KR20030036102A - 베이스와 콜렉터 스트랩을 구비한 전력 증폭기 - Google Patents

베이스와 콜렉터 스트랩을 구비한 전력 증폭기 Download PDF

Info

Publication number
KR20030036102A
KR20030036102A KR1020020067550A KR20020067550A KR20030036102A KR 20030036102 A KR20030036102 A KR 20030036102A KR 1020020067550 A KR1020020067550 A KR 1020020067550A KR 20020067550 A KR20020067550 A KR 20020067550A KR 20030036102 A KR20030036102 A KR 20030036102A
Authority
KR
South Korea
Prior art keywords
transistor
collector
cell
base
transistor cells
Prior art date
Application number
KR1020020067550A
Other languages
English (en)
Inventor
앤소니프란시스 쿠아글리에타
알렌윌리암 핸슨
토마스애론 윈슬로우
Original Assignee
엠/에이-컴, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠/에이-컴, 인크. filed Critical 엠/에이-컴, 인크.
Publication of KR20030036102A publication Critical patent/KR20030036102A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

반도체 증폭기는 트랜지스터세트 위에 에어브리지(air bridge)를 형성하고 트랜지스터의 콜렉터와 콜렉터 접촉 패드간의 전기적 연결을 평행하게 하는 콜렉터 스트랩을 포함한다. 베이스 스트랩은 베이스 바이어스를 구축하여 저항 소자를 통해 DC전류소스를 트랜지스터의 베이스와 전기적으로 연결한다.

Description

베이스와 콜렉터 스트랩을 구비한 전력 증폭기{Power Amplifier With Base and Collector Straps}
최근에는 이동 통신 장치, 휴대 통신 및 개인 디지털 보조장치가 급속하게 성장하였다. 이 장치들은 증가되는 토크 시간을 보호하여 긴 배터리 수명을 달성하기 위해 계속-증가시키는 동력 부가 효율성(power added efficiency : PAE)을 요구한다. 최근 이들 장치내에서의 전송증폭기는 갤륨아세나이드 (GaAs) 이종 접합바이폴라 트랜지스터(hetrojunction bipolar transistor : HBTs) 기술로 확산된다. HBTs가 제공하는 하나의 이점은 작은 영역을 통해 고전력 밀도를 실행하는 능력이다. 이족(binary), 삼족(ternary), 또는 사족(quaternary)형 화합물 반도체 갤륨 아세나이드(GaAs) 및 인듐포스파이드(InP)이 이러한 점에서 유용하다. 대부분의 어플리케이션에서 사용되는 실리콘-기반형 디바이스에 비해 이점을 제공할 수 있기 때문이다. 그러나, 화합물 반도체의 하나의 단점은 실리콘에 비해 열악한 상대적으로 열전도도에 있으며, 이로 인해 불안정한 동작을 일으킬 수 있는 개별장치의 자기-가열(self-heating)을 일으킬 수 있는 것이다.
배터리 전력 조건이 감소되는 것과 함께, 셀룰러폰의 크기 및 대응하는 회로가 연속적으로 감소된다. 그러나 디바이스의 전송 전력 조건들은 깨끗한 통신 신호를 위하여 그대로 유지된다. 전송 전력 조건들과 함께 감소되는 회로 크기는 열이동의 문제점과 함께 전력 밀도의 증가를 제공하는데, 이는 이들 디바이스에 대한 높은 동작 온도를 발생시키고, 또한 다비이스들의 장기간의 신뢰성을 떨어뜨린다.
일반적으로, 대전력 어플리케이션에 대한 트랜지스터의 성능을 유지시키기 위해, 트랜지스터는 병렬로 전기적으로 함께 묶인 많은 작은 트랜지스터들로 나뉜다. 그러나 열적 안정성은 다수의 트랜지스터 및 트랜지스터로부터의 출력신호 및 트랜지스터에 대한 입력신호로 이용되는 관련 트랜지스터 핑거부(finger)에서 더 요구된다. 특히, 트랜지스터 배열 중앙부 근처의 디바이스들은 배열의 모서리에서 디바이스들보다 높은 온도에서 동작하는데, 이는 전체 온도 안정성을 떨어뜨린다.트랜지스터의 전체 열저항을 감소시키는 것 역시 열적안정성 문제를 개선할 수 있으므로, 이 결과는 분산된 안정 저항기의 어플리케이션에 의한 바이폴라 트랜지스터 기술로 구현되는 전력 증폭기에 역점을 둔다.
HBTs를 제조하는 공정은 개별 HBT의 활성 물질을 형성하는 에피택셜 결정화 층의 증착으로 시작한다. 이어지는 공정단계들은 웨이퍼의 영역으로부터 트랜지터 물질을 마스킹하여 에칭함으로써 각 트랜지스터의 윤곽을 만든다. 이것은 HBT의 콜렉터, 베이스 및 에미터 층들을 전기적으로 접촉하는 방법을 제공한다. 증폭기 및 절연물질을 거쳐 전극을 통해 신호의 라우팅은 캐피시턴스와 인덕턴스를 최소화하도록 수행한다.
그러나, 전류기술이 갖는 문제점의 하나는, 장비 설계의 비효율성과 상호접속부, 전극 및 다양한 다른 비활성 소자들에 대해 기판 베이스로 사용가능한 에피택셜 트랜지스터 물질을 사용하는 것인데, 다이(die) 영역의 비효율적 사용을 일으킨다. 한편 상호접속부는 이 영역에 없으면 더 많은 트랜지스터를 제공하여 유용한 웨이퍼 영역을 더 좋게 사용하도록 허용하도록 할 수 있는 물질 상에 패턴된다. 그러므로, 하나의 웨이퍼로부터 더 많은 다이를 실현함으로써 제조비용을 줄일 수 있는 감소된 크기의 디바이스와 이러한 디바이스를 제공하는 방법을 제공하는데 이점이 있다. 또한, 디바이스 동작이 손상되지 않으므로, 활성 디바이스로부터 효율적으로 열을 제거하며, 고주파(RF) 신호 증폭에 대해 더 안정한 환경을 허용하며, 많은 트랜지스터셀들 간에 DC바이어스를 분산하도록 더 효율적이고 컴팩트한 방법을 제공하는 장점이 있다.
일실시예에서, 반도체 증폭기는 기판상에 다수의 트랜지스터셀을 갖는 적어도 하나의 증폭기셀과 트랜지스터셀을 통해 에어브리지를 형성하는 적어도 하나의 콜랙터셀을 포함한다. 접촉 패드는 트랜지스터의 콜렉터에 대해 신호 출력을 제공할 수 있으며, 상기 콜렉터 스트랩은 콜렉터와 접촉 패드 사이의 전기적 연결을 제공한다.
인접한 트랜지스터쌍은 콜렉터 접촉 물질과 서브콜렉터를 공유할 수 있다. 콜렉터 스트랩의 하나의 브리지는 제1 인접한 트랜지스터쌍과 서로 이웃하는 제2 인접한 트랜지스터 쌍의 콜렉터 접촉 물질과 연결될 수 있다. 콜렉터 스트랩의 브리지는 제1 인접한 트랜지스터쌍의 트랜지스터 중 하나와 제2 인접한 트랜지스터쌍의 트랜지스터 중 하나에 걸쳐질(span) 수 있다.
제2 실시예에서, 증폭기는 기판의 전면상에 배열되는 적어도 하나의 증폭기 셀, 기판의 배면상에 배치되는 접지면과, 트랜지스터셀의 에미터와 전기적으로 연결되는 다수의 전극을 포함한다. 접지 비아는 전극과 연결되어 접지면으로 직류 흐름 및 무선 주파수 전류 흐름 증 적어도 하나를 허용할 수 있다. 인접한 트랜지스터 셀의 에미터쌍은 대응하는 비아와 전극 중 하나를 통해 연결될 수 있다. 트랜지스터 셀은 열로 배열되며, 비아는 상기 트랜지스터셀에 격렬(隔列: 한번 걸러 한번의 열)로 인접될 수 있다.
제3 실시예에서, 증폭기는 트랜지스터의 베이스와 연결되는 다수의 저항소자와 저항소자와 연결하여 상기 저항소자를 통해 에어브리지를 형성하는 적어도 하나의 베이스 스트랩을 포함한다. 인접한 트랜지스터쌍은 하나의 저항 소자를 공유할 수 있다. 캐패시터는 트랜지스터의 베이스와 대칭 단계간 피드부와 연결될 수 있는데, 입력신호를 수신하여 캐패시터로 제공할 수 있도록 구성된다. 또한, 바이어스 회로는 트랜지스터 DC전류를 조절하기 위해 추가될 수 있다.
열 저항의 문제점을 감소시기키 위한 몇몇 가능한 해결책은 디바이스의 상부에서 열을 제거하기 위해 플립-칩의 사용을 포함하지만, 이 방법은 증가된 공정단계와 비용을 포함하여 다수의 실행 제조단계의 문제를 갖는다. 다른 해결방안은 넓은 영역을 통해 열을 방산시키기 위한 노력으로 열전도성 물질(금과 같은 일반적인 금속)을 통해 트랜지스터로부터 열을 떨어뜨리는 전도성을 이용한다. 이것은 안정한 동작을 위해 제공하는 내부의 트랜지스터의 열을 경감시키는 것을 돕지만, 영역을 증가시키므로 이 역시 비용이 많이 든다. 다른 해결책으로 트랜지스터 아래에서 열저항을 감소기키기 위해 기판을 얇게 만들지만, 이 해결책은 기판이 깨지기 쉽다.
본 발명의 실시예에서는, 송수신용 셀룰러 폰과 다른 무선장치에 사용될 수 있는 고성능 증폭기가 도시 및 설명된다. 증폭기는 콜렉터와 베이스가 에어브리지를 이용하여 각각 개별적으로 공통 연결되는 이종접합바이폴라 트랜지스터를 포함한다. 에어브리지는 기판상의 측면공간보다 기판 위의 수직 공간을 이용하는 개별 전기 소자들 사이의 상호접속이다. 에어브리지의 걸쳐짐(span)은 공기중에서 트랜지스터, 레지스터, 상호접속부 들을 포함하는 기판 아래에서 분리된다. 에어브리지의 사용은 증폭기 및 다이(die)의 크기를 감소시키고, 트랜지스터에 근접하게 배치되도록 전기적 접지를 형성하는 다중 대형 비아들을 허용함으로써 열방산의 효율성을 증가시키고 접지에 대한 인덕턴스를 감소시킨다. 크기의 감소는 거의 사용되는 에어브리지의 폭이다. 접지에 대한 인덕턴스에서의 감소는 전기적 안정성과 증폭기의 고주파 성능에 이익이 있다. 전극의 위치는 접지에 대해 전류를 이송하고 기판의 접지 플레인(금속) 배면에 대한 다중 바이어스를 통해 합성열을 이송하도록 에미터 접촉부를 허용한다.
이 실시예들의 하나의 이점은 감소된 열저항이 트랜지스터의 타이트한 공간을 허용하므로써 개별웨이퍼로부터 얻어지는 다이 또는 증폭기의 개수가 증가된다. 이것은 특히 제조 비용을 크게 감소시킨다.
도 1은 일실시예에 따른 이종 접합 바이폴라 트랜지스터셀(hetrojunction bipolar transistor cell)의 횡단면도를 도시한다.
도 2는 일실시예에 따른 하나의 트랜지스터의 횡단면도이다.
도 3은 일실시예에 따른 다수의 트랜지스터셀에 걸쳐지는 콜렉터 스트랩의 횡단면도를 도시한다.
도 4는 패키징전의 실시예에 따른 증폭기의 상면도를 나타낸다.
도 5는 일시예에 따른 증폭기의 전기적 개략도이다.
도 6은 일실시예에 따른 베이스 스트랩의 횡단면도이다.
도 1은 실시예에 따른 이종 접합 바이폴라 트랜지스터(heterojunction bipolar transistor : HBT) 셀(100)의 횡단면도를 도시한다. 트랜지스터 셀(100)은 반-절연성(semi-insulating) 반도체의 기판(102) 상부에 메사 구조(mesa structures)로 제조된다. 전형적으로 트랜지스터 셀(100)은 에피택셜 성장 기법(epitaxial growth techniques)으로 형성되며, 그 다음은 당업자에 의해 잘 알려진 모든 광노광공정(opitical lithographic process) 예를 들면, 노출, 패턴 전개, 세정, 금속공정 등을 이용하여 처리된다. 본 명세서에서 HBT셀(100)은 InGaP/GaAs에 근거를 두며, 다른 구조물들은 상이한 물질 시스템(예를 들면 GaAS/AlGaAs, InGaAs/InP, 또는 InP/GaAsSb과 같은 Ⅲ-Ⅴ족 화합물 반도체 시스템)이나 SiGe와 같은 원소 시스템(elemental system)을 사용할 수 있다. 도핑과 같은물질 특성 및 트랜지스터를 제조하는데 사용되는 공정들은 반도체 제조공정 분야에서 잘 알려져 있으므로 제공되지 않는다.
트랜지스터셀(100)은 트랜지스터에 대한 기구적 지지를 제공하는 기판(102)을 포함하고, 회로에 의해 발생된 대부분의 열이 그것을 통해 방산되도록 하는 매체를 제공한다. 부콜렉터영역(부콜렉터 : 104)은 기판(102)상에 배치되며, 콜렉터영역(콜렉터:110)은 부콜렉터(104) 상에 배치된다. 부콜렉터(104)는 콜렉터 접촉부 (collector contact : 106)와 콜렉터(110)간의 좋은 전기 전도도를 제공한다. 베이스영역(베이스 : 112)은 콜렉터(110)상에 배치되고 에미터영역(에미터 : 120)은 베이스(112)위에 배치된다. 콜렉터 접촉부(106)는 콜렉터(110)에 인접한 부콜렉터(104) 상에 배치되고, 상호접속 콜렉터 금속부(콜렉터 상호접속 : 108)는 구조물 위에 배치된다. 유사하게, 베이스 접촉부(base contact : 114)는 상호접속 베이스 금속부(interconnect base metalization)(베이스 상호접속 : 116)와 접촉한다. 베이스 접촉부(114)는 베이스(112)상에 배치되고, 상호접속 에미터 금속부(에미터 상호접속 : 124)는 에미터(120)상에 배치되는 에미터 접촉부(122)를 연결한다. 레지영역(ledge region)(레지 : 118)은 물질 시스템에 따라, 베이스(112)와 에미터(120)사이에 배치될 수 있다. 제1 절연/보호층(insulating /passivation layer : 128)은 베이스(112)상에 배치되어 베이스(112)위의 층들을 둘러싼다. 제2 절연/보호층(126)은 금속부들을 제외하고 전체 트랜지스터 위에 배치된다. 트랜지스터(100)의 각각의 영역에 대한 접촉부들은 절연층(126,128)내의 접촉 홀을 에칭하고, 금속부를 증착한 다음 초과 금속을 리프트 오프(lift-off)함으로써 형성될수 있다. 동일한 상호접속 금속부 층은 분리된 상호접속 금속부를 콜렉터(108), 베이스(116), 및 에미터(124)로 형성하는데 이용된다.
베이스 및 에미터 접촉부(114,122)와 같이, 콜렉터 접촉부(106)가 금속부와 각 접촉부 사이에 좋은 전기 전도도를 동시에 제공하는 동안, 각 접촉부에 대해 더 좋은 금속부의 부착력을 제공한다. 또한, 콜렉터, 베이스, 및 에미터 금속부(108, 116,124)는 전극 또는 상호접속부라 불린다.
절연/보호층(126, 128)은 적합한 유전체 물질로 형성된다. 제1 및 제2 절연/보호층(126,128)은 바람직하게는 SiN이지만, 다른 물질들(SiO2, 폴리이미드, BCB)이 설계 및 기초가 되는 물질시스템에 따라 사용될 수 있다. 도시된 실시예에서 제1 절연층(128)은 제2 절연층(126)보다 더 얇다. 일실시예에서, 제1 절연층(128)의 두께는 약 50nm로 될 수 있는 반면 제2 절연층(126)의 두께는 약 150nm로 될 수 있다. 그러나, 절연층의 개수, 이들 층의 두께 및 조합물은 디바이스 및 상호간의 물질 특성에 따라 변화할 수 있다.
도 2는 트랜지스터셀(200) 쌍에 걸쳐지고(span) 트랜지스터셀(200)쌍의 콜렉터들을 연결하는 콜렉터 스트랩(collector strap : 210)에 대한 횡단면도를 도시한다. 트랜지스터 셀(200)은 서로 반대인 쌍으로 정렬된다. 쌍을 이루는 트랜지스터셀의 제1 트랜지스터(202)로부터의 에미터 전극(124)은 쌍을 이루는 트랜지스터 셀의 제2 트랜지스터(204)와 연결된다. 또한 쌍을 이루며 연결되는 에미터들은 전도성 상호접속부(124)라 불려질 수 있다. 이 전도성 상호접속부(124)는 에미터로부터 열을 퍼뜨리고, 그것에 연결되는 개별 트랜지스터 셀(202, 204)의 에미터들을 접지한다.
쌍을 이루는 트랜지스터 셀(202,204)에 인접한 공통영역(220)에는 에칭공정에 의해 사전에 제거되어지는 트랜지스터셀(예를 들면, 부콜렉터, 콜렉터)을 형성하는 층이 전혀없다. 에미터 상호접속부(124)는 절연층(126,128)위에 에미터 접촉부로부터 연장하여, 이 인접한 영역(220)에서 연결된다. 또한, 에미터 상호접속부(124)는 전기적 및 열적으로 전도성 패턴들(미도시)을 따라 접지 비아(490)와 연결된다. 접지 비아(490)는, 플레인 외부에 배치되므로 도 2에는 도시되지 않고 도 4에 도시된다. 에미터 상호 접속부(124)는 본 분야에서 잘 알려진 소정의 전도체(예를 들면, TiPtAu, Cu, Al)로 형성될 수 있다.
에미터 상호접속부(124)와 유사하게, 쌍을 이루는 트랜지스터 셀(202, 204)의 콜렉터 상호접속부(212)는 다른 트랜지스터 셀의 콜렉터 상호접속부와 전기적으로 접촉한다. 그러나, 에미터 상호접속부(124)가 기판(206)의 표면상에 배치되는 동안, 콜렉터 상호접속부(212)는 쌍을 이루는 트랜지스터 셀(202, 204)에 대해 인접한 영역(220)을 포함하는 것과 마찬가지로 쌍을 이루는 트랜지스터셀(202,204) 둘다에 걸쳐지는 에어브리지(air bridge: 210)로 연결된다. 콜렉터 상호접속부(212) 역시 본 분야에서 잘 알려진 소정의 전도체, 예를 들면 TiPtAu, Cu, Al로 형성될 수 있다.
에어브리지(210)를 형성하는 방법은 반도체 제조공정분야에서 잘 알려져 있다. 콜렉터 에어브리지(210)를 제조하기 위하여, 예를 들면, 양성 또는 음성 포토레지스트의 제거층(sacrificial layer)이 트랜지스터 셀(202, 204) 및 인접한 영역(220)위에 우선적으로 형성된다. 제거층을 형성하기 위하여, 콜렉터 스트랩(212) 및 기본 금속(underlying metal) 사이의 접촉을 정의하는 사전층(post layer)과 콜랙터 스트랩(212)의 가로 치수(lateral dimension)을 정의하는 스팬층 (span layer)이 모두 이용된다. 포토레지스트가 형성된 다음, 상호접속부는 증착 또는 플레이팅에 의해 제조되며, 그 다음 포토레지스트층은 에어갭(air gap)을 남기는 아세톤과 같은 솔벤트를 이용하여 제거된다. 실시예에 따른 에어브리지(210)는 다중 트랜지스터 셀의 메사들에 걸쳐진다(span).
다중 트랜지스터 셀(302,304,306)과 증폭기(300)에서 트랜지스터 셀(302, 304,306)들간의 상호접속부의 연장된 횡단면도가 도 3에 도시된다. 도 3의 횡단면도에서는 인접한 트랜지스터셀(302,304) 및 이웃하는 트랜지스터셀들(304,306)이 모두 도시된다. 콜렉터 상호접속부(312, 314)는 콜렉터 스트랩(310)을 구성하는 에어브리지를 형성하기 위해 관련된 콜렉터 접촉부(308)에서와 같이 연결된다. 공통 에미터 상호접속부(302)를 공유하지 않는 인접한 트랜지스터셀(302,304)이 공통 콜렉터 접촉부(308)를 공유한다. 그러므로, 특정 콜렉터 스트랩(310)의 에어 브리지(312)는 인접한 트랜지스터셀(302,304)의 공유된 콜렉터 접촉 물질(308)을 연결하는데, 상기한 브리지는 쌍을 이루는 인접한 트랜지스터셀(302, 304)에서의 트랜지스터셀(304)중 어느 하나와 인접한 쌍을 이루는 트랜지스터셀의 다른 세트의 서로 이웃하는 트랜지스터(306)에 걸쳐진다(즉, 수직으로 오버랩핑함). 또한, 후술되는 바와 같이, 공통 콜렉터 접촉부(308)를 공유하는 트랜지스터셀들(302, 304)역시 공통 베이스 안정 저항기(common base ballast resistor)를 공유한다.
도 4에는 실시예에 따른 증폭기의 상면도가 도시되고, 도 5에는 증폭기의 전기적 개략도가 도시된다. 증폭기(400)는 도 2의 트랜지스터 셀들(202,204)과 같은, 다수의 트랜지스터셀들을 포함하는 적어도 하나의 주증폭기셀(main amplifier cell : 410)을 포함하는데, 하나 또는 그 이상의 열로 정렬된다. 도 2에 도시된 트랜지스터셀은 증폭기(400)내에서 콜렉터 스트랩(450) 아래에 배치된다. 적어도 하나의 주증폭기셀(410)과 함께, 증폭기(400)는 전치증폭기 회로(420)와 안정화회로(stabilation circuit: 430)를 포함한다. 전치증폭기 혹은 제 1 스테이지 증폭기(420)는 입력신호를 수신하고, 전치증폭된 신호를 증폭기셀(410)에 출력하도록 구성된다. 전치증폭기(420)는 주증폭기셀 또는 제2 스테이지 증폭기(410) 각각과 비교하여 감소된 다수의 트랜지스터셀 및 연관된 연결 소자들을 갖는 증폭기셀을 포함한다. 바이어스 회로(430)는 증폭기(400), 전치증폭기(420) 및 주증폭기셀(410)의 양단에 대한 DC전류를 설치한다. 게다가, 온도함수가 스테이지(410,420)가 증폭하는 온도를 추적할 수 있기 때문에, 바이어스 전류(430)는 바이어스 회로(430)의 특성을 변화시키므로써 DC 바이어스 전류의 열적 안정성에 대한 몇몇 이점으로 제공한다. 전치증폭기(420) 및 바이어스회로(430)가 각 증폭기셀(410)의 트랜지스터셀의 베이스와 연결되는 반면, 공통 출력 연결패드(440)는 제2 스테이지 증폭기(410)의 트랜지스터셀 콜렉터와 연결된다.
트랜지스터의 각 열에서는, 열내에서의 트랜지스터의 콜렉터들이 콜렉터 스트랩(450)에 의해 병렬로 연결되는데, 콜렉터 스트랩(450)은 그 열의 개별 디바이스들에 걸쳐진다. 콜렉터 스트랩(450)은 다른 위치에서 공통 출력 연결 패드(440)와 교대로 연결된다. 이에 따라, 공통 출력패드(440)는 트랜지스터셀로부터 RF 출력신호호를 수신하도록 형성된다. 증폭기의 출력신호는 공통 출력 연결 패드로부터 추출되어 외부 소자(미도시)로 제공된다.
유사하게, 전치증폭기(420)는 전치증폭된 신호를 대칭 단계간 피드부(460)에 제공하도록 구성되고, 그 다음 대칭 단계간 피드부(460)는 전치증폭된 신호를 증폭기셀(410)내에서 트랜지스터셀의 베이스와 연결되는 캐패시터(470)에 분산시킨다.
베이스 바이어스는 베이스 바이어스 스트랩(480)의 목적으로 각 증폭기 스테이지(410,420)상에 설치한다. 도 6에는 이들 베이스 스트랩(480) 중 하나에 대한증폭기(400) 일부의 횡단면도가 도시된다. 도 6에 도시된 증폭기 영역(500)은 도 2의 콜렉터 스트랩(450)과 유사하게, 기판상의 소자들에 걸쳐지는 에어브리지(512)를 포함하는 베이스 스트랩(510)을 포함한다. 그러므로 대칭 단계간 피드부(460)는 이미 전치증폭기(420)에 의해 증폭되어진 입력신호를 더 증폭되도록 제2 스테이지의 트랜지스터셀의 베이스에 제공한다. 콜렉터 스트랩이 콜렉터 사이의 병렬접촉을 제공하는 것과 같은 방식으로, 베이스 스트랩(512)은 증폭기셀(410,420)에서 각 트랜지스터셀의 베이스 터미널을 직접 연결하는 베이스 안정 저항기사이의 병렬 접촉을 제공한다. 베이스 스트랩(512)은 콜렉터 스트랩(450)과 같은 동일한 공정단계 및 물질들을 사용하여 형성될 수 있다.
이점들은 트랜지스터셀위에 병렬방식으로 배치되는 베이스 스트랩(450,480)과 콜렉터의 결합을 이용하여 달성될 수 있다. 하나의 이점은 웨이퍼상에 패턴화된 전형적인 콜렉터 및 베이스 상호접속부들의 제거를 허용할 수 있다. 제1 스테이지 증폭기셀(420) 및 제2 스테이지 증폭기셀(410)이 더 소형화될 수 있으며, 각 증폭기셀(410,420)에 대해 요구되는 영역의 크기가 감소된다. 이것은 다이 상에 유용한 영역을 저장하고 소정의 웨이퍼로부터 많은 다이가 제공되도록 허용함으로써, 소정의 증폭기(400)에 대한 다이의 전체 크기를 감소시킨다. 그러므로, 증폭기(400)를 제조하기 위해 필요한 물질의 양은 감소될 것이며, 증폭기를 제조하는 제조비용과 마찬가지로 기본 물질의 낭비를 모두 줄인다. 도 4의 특정 설계에서는, 예를 들면 콜렉터 및 베이스 스트랩의 사용은 다이 크기를 각각 약 20% 및 13%로 줄였다. 그러나 이들 개수들은 특정 설계로 변화할 수 있다. 또한, 감소되는 다이크기는 증폭기(400)에 대해 더 작은 패키지 옵션을 허용할 수 있다. 또한 증폭기에 대한 접지 인덕턴스의 감소는 높은 허용 이득을 나타내는 증폭기를 생성할 수 있으며, 증폭기의 전체효율성을 잠재적으로 개선할 수 있다.
일실시예에서는 DC전압이 트랜지스터셀의 베이스를 바이어스로하여 제공되는 반면, 다른 어플리케이션에서는 DC전압이 전원공급기로부터 직접 제공될 수 있다. 바이어스 회로(430)는 저항소자(504)(예, 베이스 안정 저항기(base ballast resistor))에 연결되는데, 이 저항소자는 제1 상호접속 금속부(506)를 통해 트랜지스터셀의 베이스에 교대로 연결된다. 베이스 안정 저항기(504)는 DC 전류소스로부터 트랜지스터 셀의 베이스를 통과하고, 트랜지스터 셀에 대한 바이어스 동작점을 설치하고, 열적 안정성이 유지되는 것을 확실히 하는 전류를 제한한다. 또한 공통 콜렉터 접촉부를 공유하는 동일한 트랜지스터셀쌍은 실시예에서 공통 안정 저항기를 공유하지만, 각 베이스 안정 저항기를 공유하는 트랜지스터셀의 개수는 열적 안정성에 의해 제한된다. 다른 어플리케이션에서는, 베이스 안정 저항기의 개수는 동일한 트랜지스터셀의 개수로 증가될 수 있고 또는 네개의 트랜지스터셀마다 하나의 저항기와 같이 높은 비율로 감소될 수도 있다.
도시된 본 실시예에서의 베이스 안정 저항기는 박막 저항 금속, 특히 NiCr로 제조되지만, 다른 적합한 물질 역시 시용될 수 있다. 이러한 저항기를 실현하는 방법은 저항기를 부콜렉터, 베이스 또는 에미터 층과 같은 에피택셜층 중 하나로 형성하는 것이다. 박막 저항기에 대해서는, 저항기 제조 및 저항기들을 연결하는 제조방법은 실질적으로 제거되는 패턴화 포토레지스트를 통해 기판상에 레지스터를 제조하는 단계를 포함한다. SiN과 같은 보호층은 기판상에 배치되며, 포토레지스트의 다른 층은 패턴화되고, 저항기에 대한 접촉홀은 보호층에서 에칭되며, 포토레지스트는 제거된다. 접촉홀은 그들 사이에서 실질적인 저항을 갖는 저항기상에 접촉점을 형성하여, 각 저항기의 반대면에 배치된다.
다른 포토레지스트는 트랜지스터셀에 대한 상호접속부을 형성하는 금속을 배치하여 패턴화되고, 에어브리지 접촉부가 배치되고 포토레지스트가 제거된다. 상호접속 금속은 베이스 및 콜렉터 스트랩과 동일한 금속을 이용하여 제조되는 것이 바람직하며, 일예로 TiPtAu이다. 에어브리지 접촉부는 에어브리지 및 저항기 간의 접촉에 대한 금속화를 제공한다. 다음, 바이어스 회로에 대한 베이스 스트랩이 형성되어, 바이어스회로와 저항기를 통해 트랜지스터셀의 베이스 간의 병렬 접촉을 허용한다. 베이스 접촉부들의 제조는 증폭기에서 다른 소자들과 대응하여 동시에달성될 수 있다. 트랜지스터셀의 베이스에 대한 접촉부의 형성에 이용되는 다른 금속 및 보호층은 스퍼링, 증착 및 코팅될 수 있으며, 또는 달리 제조될 수도 있다. 또한, 명확하게 언급되지 않은 제조 단계들은 원하는 대로 다양한 단계들 사이에 웨이퍼 세정단계와 다른 종래의 제조단계들 역시 포함할 수 있다.
공통 콜렉터 접촉부(470) 및 베이스 안정 저항기(504)을 공유하는 동일한 트랜지스터셀(302,304)쌍은 공통 캐패시터(470)을 공유한다. 그 다음 전치증폭기 (420)로부터 신호는 대칭 단계간 피드부(460)를 통해 캐패시터(470)와 특정 트랜지스터셀(100)의 베이스(112) 또는 트랜지스터셀쌍에 흐른다. 대칭 단계간 피드부(460)는 각 캐패시터의 하부에서 연장된 공통 저전극(미도시)에 연결된다. 대칭 단계간 피드부(460) 및 저전극간의 연결은 대칭 단계간 피드부(460)의 각 단부상에 배치된다. 다른 열의 트랜지스터셀(100)의 베이스(112)를 연결하는 에어브리지 (480)는 본질적으로 이들 연결들위에 배치된다. 인접한 캐패시터(470)열의 세트는 저전극을 오버래핑한다. 캐패시터(470)는 RF회로로부터 블럭 DC바이어스까지 제공한다.
캐패시터(470)의 개수 및 값을 변화시키는 것이 베이스 안정 저항기(504)와 함께 응답 조정을 허용하며, 이는 디바이스 설계(더우기, 예를 들면, 외부 캐패시터 또는 인덕터는 접착패드(bond pad)를 통해 대칭 단계간 피드부와 연결됨)에 의존한다. 캐패시터의 상부플레이트(미도시)는 연관된 트랜지스터셀쌍의 베이스와 연결된다.
도 4 및 도 5에 도시된 바와 같이, 트랜지스터셀 열들은 접지 비아(490) 열또는 캐패시터 열로 분리되며, 이들 둘다 트랜지스터셀 열들과 병렬이다. 트랜지스터셀 열의 에미터들은 트랜지스터셀에 인접하게 위치되는 접지비아(490)와 연결된다. 그러므로, 도시된 바와 같이, 베이스 스트랩(480) 및 콜렉터 스트랩(450)의 이용으로부터 허용할 수 있는 추가 영역은 트랜지스터의 열에 가까운 금속의 접지면을 가져오는데 사용된다. 이것은 근접 영역의 효력으로 인해 접지에 대한 인덕턴스양이 감소된는 것과 마찬가지로, 제1 및 제2 스테이지 증폭기(410, 420)의 열전도도를 교대로 증가시킨다.
접지 비아는 기판을 통해 에칭되고 순차적으로 금속화공정으로 코팅되는 홀을 포함하므로, 접지 플레인의 배면(미도시), 즉, 기판의 배면상에 배치되는 접지 플레인에 대한 전기적 연속성을 가능하게 한다. 일반적으로 접지 비아들은 실린더 형태나 원뿔 형태이지만, 직사각형 또는 사각형과 같은 다른 형태가 특적 공정에 따라 가능할 것이다. 그러므로, 일실시예에서 기판의 두께 및 접지 비아의 깊이는 약 4mils이다. 약 4 mils 이하에서, 기판은 아주 정밀하게 되어 구성의 어려움이 함께 증가된다. 반도체 기판이 금속들에 비해 상대적으로 안좋은 열전도성을 나타내기 때문에, 콜렉터 스트랩 배열 및 베이스 소싱과 결합하여 접지 비아에 금속을 추가하는 것은 트랜지스터셀로부터 열을 제거하는 능력을 개선시킨다. 그러므로, 일실시예에서, 트랜지스터에서 방산되는 열 제거에서의 개선은 접지 비아 개수 및 크기를 증가시키는 것을 통해 달성된다. 반면 도시된 실시예에서는, 접지비아가 개별 트랜지스터셀보다 더 크고 각 열에서 나타나는 트랜지스터셀보다 더 작으므로, 비아의 크기 및 개수는 공정 및 기구적인 기판 특성에 의해 제한된다.
에미터 및 접지 사이에서 증가되는 금속화 공정의 다른 장점은 에미터 전극 인덕턴스의 감소이다. 전기적으로, 비아는 접지에 대해 인덕터와 레지스터가 등가이다. 그러므로, 병렬 비아의 수가 증가함에 따라, 병렬 인덕턴스 및 레지스턴스는 Z/N으로 감소하며, 여기서, Z는 단일 비아의 인덕턴스 또는 레지스턴스이며, N은 비아의 개수이다. 이것이 회로의 전기적 안정성을 개선시킨다.
또한, 기판의 표면을 따라 제조되는 콜렉터 및 베이스의 상호접속을 제거함으로써, 콜렉터 및 베이스 스트랩의 사용은 접지비아를 레지스턴스와 인덕턴스가 모두 감소하는 종래의 증폭기에서보다 트랜지스터셀에 근접하게 배치되도록 허용한다. 일실시예에서, 트랜지스터 셀과 접지 비아 사이의 거리는 약 30㎛ 내지 10㎛ 감소하는데, 이는 접지에 대한 인덕턴스의 23% 감소이다.
일반적으로, 전력증폭기에 대해서, 저 접지 인덕턴스는 회로의 안정성과 같이 인덕턴스를 감소시킴으로써 증가하는 것이 바람직하다. 이것은 이득을 증가되도록 하고, 이득 함수인 동력 부가 효율성(power added efficiency : PAE)에 대응하게 증가하도록 허용한다. 이에 따라, 도 4의 배열은 비아가 트랜지스터셀에 근접하기 때문에 기판상에 제조되는 베이스 및 콜렉터 상호접속을 포함하는 유사한 구조물들에 비해 감소된 인덕던스를 갖는다. 감소된 인덕턴스의 이점은 다이의 둘레를 증가시키거나 동작주파수를 증가시킴으로써 증가한다. 도 4에 도시된 바와 같이 GaAs기판은 상대적으로 손실이 많은 매체이기 때문에, 기판의 표면으로부터 콜렉터 및 베이스 스트랩을 제거하는 것이 PAE를 증가시키는 추가의 이점을 발생시킨다.
도시되지는 않았지만, 트랜지스터셀의 하나이상의 열은 동일한 콜렉터패드를 연결하는데 사용될 수 있다. 이 경우에서, 콜렉터 패드에서 비롯되는 다른 콜렉터 스트랩은 연속열에서의 트랜지스터셀들에 대해 콜렉터를 연결할 수 있다. 트랜지스터셀의 추가 열에 대해서는, 콜렉터연결에서와 동일한 방법이 적용될 수 있다.
단지 실시예의 목적으로, 전형적인 트랜지스터셀의 치수는 도 2의 횡단면도의 방향에서 약 20-30㎛의 높이와 약 30㎛의 트랜지스터셀의 길이를 포함한다. 에미터 상호접속부의 두께는 약 2.2㎛인 반면 콜렉터 상호접속부의 두께는 일반적으로 약 3㎛이다. 에어브리지는 약 3㎛의 두께이다. 에어브리지 및 구조물 아래에서의 최고점 간의 최소 거리(약 2-3㎛)는, 구조물 상부의 에미터 상호접속부와 에어브리지 사이에서 야기된다. 비아는 약 5㎛로 감소될 수 있지만, 명목상 회로로부터 개선된 열방산을 적용하는 것이 더 크다. 트랜지스터셀, 콜렉터 및 베이스스트랩과, 증폭기의 다른 구성요소들의 치수는 설계특성에 의존하며, 그러므로, 다른 치수들이 필수적으로 제조될 수 있다.
특정 셀폰에서의 동작을 위한 증폭기의 일실시예에서는, 증폭기가 약 800㎒ 내지 2.5㎓범위의 증폭을 제공한다. 보다 구체적으로, 일실시예에서는, 증폭기가 약 824 - 849㎒범위에서의 효과적인 동작을 위해 설계된다. 이러한 증폭기에 대해서, 작은 신호 및 선형 이득은 일반적으로 약 29㏈이고, 최소 출력전력은 약28.5dBm이며, 인접한 채널 전력 비는 약 -47dBc이고, 선형 효율은 적어도 35%이고, CW출력 전력은 일반적으로 31.5dBm이며, CW효율성은 약 51%이고 정지 전류는 약 100mA이다.
다른 실시예에서, 반도체 증폭기는 기판상에 다수의 이종접합 바이폴라 트랜지스터를 갖는 적어도 하나의 증폭기셀과 트랜지스터쌍을 통해 에어브리지를 형성하는 적어도 하나의 콜렉터 스트랩을 포함한다. 반도체 증폭기는 대안적으로 또는 추가로 기판을 통해 접지와 트랜지스터의 에미터를 연결하는 비아를 포함할 수 있다. 유사하게, 반도체 증폭기는 대안적으로 또는 추가적으로, 저항소자를 통해 에어브리지를 형성하는 증폭기셀에서 저항소자를 연결하는 적어도 하나의 베이스 스트랩을 포함할 수 있다. 이들 실예들은 증가되는 열방산과 감소되는 접지 인덕턴스를 갖는 감소된 크기의 증폭기를 제공한다.
본 발명은 송수신 휴대 전화기 및 다른 장치에 사용될 수 있는 고성능 증폭기를 포함한다. 증폭기의 다른 어플리케이션능 고전력 어플리케이션 또는 통신에 대한 레이저 구동 어플리케이션에서의 사용을 포함한다. 본 발명의 특정 실시예가 도시 및 설명되어있지만, 변경가능하다. 그러므로, 첨부된 청구범위에 의해 본 발명의 정신 및 범주를 벗어나지 않는 범위에서 이러한 변경 및 수정할 수 있다.
본 발명에서의 에어브리지의 사용은 증폭기 및 다이(die)의 크기를 감소시키고, 트랜지스터에 근접하게 배치되도록 전기적 접지를 형성하는 다중 대형 비아들을 허용함으로써 열방산의 효율성을 증가시키고 접지에 대한 인덕턴스를 감소시킬 수 있다. 접지에 대한 인덕턴스의 감소로 인해 전기적 안정성과 증폭기의 고주파수 성능에 이익을 가질 수 있다.

Claims (53)

  1. 반도체 증폭기에 있어서,
    기판과,
    상기 기판상에 배치되며 각각에 콜렉터를 구비하는 다수의 트랜지스터셀을 포함하는 적어도 하나의 증폭기셀과,
    상기 트랜지스터셀의 콜렉터에 출력신호를 제공하는 접촉패드(contact pad)와,
    상기 콜렉터와 상기 접촉패드를 전기적으로 연결하며, 상기 트랜지스터셀 세트위에 에어브리지(air bridge)를 형성하는 적어도 하나의 콜렉터 스트랩(collector strap)
    을 포함하는 반도체 증폭기.
  2. 제1항에 있어서,
    상기 트랜지스터셀은 이종 접합 바이폴라 트랜지스터셀(hetrojunction bipolar transistor cells)인 반도체 증폭기.
  3. 제1항에 있어서, 상기 트랜지스터셀은,
    상기 콜렉터와 전기적으로 접촉하며 상기 기판상에 배치되는 부콜렉터 (subcollector)와,
    상기 콜렉터와 분리되며 상기 부콜렉터와 전기적으로 접촉하는 콜렉터 접촉 물질(collector contact material)과,
    상기 콜렉터와 전기적으로 접촉하는 베이스와,
    상기 베이스와 전기적으로 접촉하는 베이스 접촉 물질과,
    상기 베이스 접촉 물질로부터 분리되며 상기 베이스와 전기적으로 접촉하는 에미터와,
    상기 에미터와 전기적으로 접촉하는 에미터 접촉 물질을 포함하며, 상기 적어도 하나의 콜렉터 스트랩은 상기 콜렉터 접촉 물질과 접촉하는 반도체 증폭기.
  4. 제1항에 있어서,
    상기 인접한 트랜지스터셀 쌍은 콜렉터 접촉 물질과 부콜렉터를 공유하는 반도체 증폭기.
  5. 제4항에 있어서,
    상기 콜렉터 스트랩의 하나의 브리지는 제1 인접한 트랜지스터셀 쌍과 서로 이웃하는 제2 인접한 트랜지스터쌍의 콜렉터 접촉 물질과 연결되는 반도체 증폭기.
  6. 제5항에 있어서,
    상기 콜랙터 스트랩의 하나의 브리지는 상기 제1 인접한 트랜지스터셀쌍의 트렌지스터셀 중 하나와 상기 제2 인접한 트랜지스터셀쌍의 트랜지스터셀 중 하나에 걸쳐지는(span) 반도체 증폭기.
  7. 제1항에 있어서,
    트랜지스터셀을 포함하는 전치증폭기(pre-amplifier)와,
    상기 전치증폭기의 출력신호를 수신하기 위해 형성된 대칭 단계간 피드부(symmetrical interstage feed)와,
    상기 전치증폭기에서의 상기 트랜지스터셀의 콜렉터와 상기 대칭 단계간 피드부 사이에 전기적 연결을 제공하는 적어도 하나의 콜렉터 스트랩을 더 포함하며,
    상기 전치증폭기셀의 출력은 상기 적어도 하나의 증폭기셀에 대한 입력으로 제공되는 반도체 증폭기.
  8. 제1항에 있어서,
    상기 트랜지스터셀은 열의 균등한(even) 분산을 위해 배열되는 반도체 증폭기.
  9. 제1항에 있어서,
    상기 증폭기는 GaAs(갤륨 아세나이드)를 포함하는 반도체 증폭기.
  10. 제1항에 있어서,
    상기 트랜지스터셀은 단독 메사 구조(individual mesa structure)를 포함하는 반도체 증폭기.
  11. 제1항에 있어서,
    상기 기판 -상기 기판의 전면에는 상기 적어도 하나의 증폭기 셀이 배열됨- 의 배면상에 배치되는 접지 플레인(ground plane)과,
    상기 트랜지스터셀의 에미터와 전기적으로 연결되는 다수의 전극(electrode)과,
    상기 전극과 연결되며 상기 기판을 관통하여 상기 접지 플레인으로 직류 및 고주파(radio-frequency:RF) 전류 흐름을 모두 허용하는 다수의 접지 비아(ground vias)를 더 포함하는 반도체 증폭기.
  12. 제11항에 있어서,
    이웃하는 트랜지스터셀쌍의 에미터는 상기 전극 중 하나를 통해 대응하는 비아에 연결되는 반도체 증폭기.
  13. 제11항에 있어서,
    상기 트랜지스터셀은 열(Row)로 정렬되며, 상기 비아는 트랜지스터셀에 대해 격렬(膈冽:한번 걸러 한번의 열)(every other row of the trasistor cell)로 인접하는 반도체 증폭기.
  14. 제12항에 있어서,
    상기 서로 이웃하는 트랜지스터셀쌍은 제1 인접한 트랜지스터셀쌍의 상기 트랜지스터 셀 중 하나와 제2 인접한 트랜지스터셀쌍의 상기 트랜지스터셀 중 하나를 포함하며, 인접한 트랜지스터셀쌍은 콜렉터 접촉 물질과 부콜렉터를 공유하는 반도체 증폭기.
  15. 제14항에 있어서,
    상기 콜렉터 스트랩의 하나의 브리지는 상기 서로 이웃하는 트랜지스터셀쌍의 콜렉터 접촉 물질과 연결되는 반도체 증폭기.
  16. 제15항에 있어서,
    상기 콜렉터 스트랩의 하나의 브리지는 상기 서로 이웃하는 트랜지스터셀쌍에 걸쳐지는 반도체 증폭기.
  17. 제11항에 있어서,
    상기 증폭기는 상기 비아에 연결되는 트랜지스터셀보다 더 적은 비아를 갖는 반도체 증폭기.
  18. 반도체 증폭기에 있어서,
    기판과,
    상기 기판상에 배치되며 상기 베이스를 포함하는 다수의 트랜지스터셀을 포함하는 적어도 하나의 증폭기셀과,
    상기 트랜지스터셀의 베이스와 연결되는 다수의 저항소자(resistive element)와,
    상기 저항소자를 연결하며 상기 저항소자위에 에어브리지를 형성하는 적어도 하나의 베이스 스트랩(base strap)
    을 포함하는 반도체 증폭기.
  19. 제18항에 있어서,
    상기 트랜지스터셀은 이종 접합 바이폴라 트랜지스터셀인 반도체 증폭기.
  20. 제18항에 있어서,
    인접한 트랜지스터셀쌍은 하나의 저항소자를 공유하는 반도체 증폭기.
  21. 제18항에 있어서,
    상기 트랜지스터셀 세트 각각은 상기 트랜지스터에 연관되는 단독 저항 소자를 갖는 반도체 증폭기.
  22. 제18항에 있어서, 상기 트랜지스터셀은,
    상기 기판상에 배치되는 부콜렉터와,
    상기 베이스와 전기적으로 접촉하고 상기 부콜렉터와 전기적으로 접촉하는 콜렉터와,
    상기 콜렉터로부터 분리되며 상기 부콜렉터와 전기적으로 접촉하는 콜렉터 접촉 물질과,
    상기 베이스와 전기적으로 접촉하는 베이스 접촉 물질과,
    상기 베이스 접촉 물질로부터 분리되며 상기 베이스와 전기적으로 접촉하는 에미터와,
    상기 에미터와 전기적으로 접촉하는 에미터 접촉물질을 더 포함하며, 상기 베이스 스트랩은 상기 베이스 접촉 물질과 접촉하는 반도체 증폭기.
  23. 제18항에 있어서,
    상기 베이스 바이어스를 조절하고 상기 베이스에 대한 열피드백(thermal feedback)을 제공하는 바이어스 회로를 더 포함하며, 상기 베이스 스트랩은 상기 저항소자를 상기 바이어스 회로에 연결하는 반도체 증폭기.
  24. 제18항에 있어서,
    상기 트랜지스터셀의 베이스와 연결되는 캐패시터와,
    입력 신호를 수신하여 상기 캐패시터에 상기 입력신호를 제공하도록 구성되는 대칭 단계간 피드부를 더 포함하는 반도체 증폭기.
  25. 제24항에 있어서,
    상기 입력 신호를 상기 대칭 단계간 피드부에 제공하도록 구성되는 전치증폭기셀 -상기 전치 증폭기 셀은 이종 접합 바이폴라 트랜지스터와, 전치증폭기 셀에서의 트랜지스터셀의 콜렉터와 상기 대칭 단계간 피드부 사이에 전기적 연결을 제공하는 적어도 하나의 콜렉터 스트랩을 포함함-을 더 포함하는 반도체 증폭기.
  26. 제18항에 있어서,
    상기 기판 -상기 기판의 전면에는 상기 적어도 하나의 증폭기 셀이 배열됨- 의 배면상에 배치되는 접지 플레인(ground plane)과,
    상기 트랜지스터셀의 에미터와 전기적으로 연결되는 다수의 전극과,
    상기 전극과 연결되며 상기 기판을 관통하여 상기 접지 플레인으로 직류 및 고주파 전류 흐름 중 적어도 하나를 허용하는 다수의 접지 비아를 더 포함하는 반도체 증폭기.
  27. 제26항에 있어서,
    서로 이웃하는 트랜지스터셀쌍의 에미터는 상기 전극 중 하나를 통해 대응하는 비아에 연결되는 반도체 증폭기.
  28. 제26항에 있어서, 상기 트랜지스터셀은 열(Row)로 정렬되는 반도체 증폭기.
  29. 제28항에 있어서,
    상기 비아는 트랜지스터셀에 대해 격렬로 인접한 반도체 증폭기.
  30. 제26항에 있어서, 상기 증폭기는 상기 비아에 연결되는 트랜지스터셀보다 더 적은 비아를 갖는 반도체 증폭기.
  31. 제18항에 있어서,
    상기 트랜지스터셀은 열의 균등한 분산을 위해 배열되는 반도체 증폭기.
  32. 제18항에 있어서,
    상기 증폭기는 GaAs(갤륨 아세나이드)을 포함하는 반도체 증폭기.
  33. 제18항에 있어서, 상기 트랜지스터셀은 단독 메사 구조(individual mesa structure)를 포함하는 반도체 증폭기.
  34. 제20항에 있어서,
    상기 베이스 스트랩의 적어도 하나의 브리지는 상기 저항 소자 중 하나와 트랜지스터셀쌍의 베이스에 대한 상호접속부에 걸쳐지는(span) 반도체 증폭기.
  35. 반도체 증폭기에 있어서,
    기판상에 다수의 트랜지스터셀을 포함하는 적어도 하나의 증폭기셀과,
    상기 콜렉터 사이에서 전기적으로 연결되며, 상기 트랜지스터셀 세트위에 에어브리지를 형성하는 적어도 하나의 콜렉터 스트랩과,
    상기 트랜지스터셀의 베이스와 연결되는 다수의 저항소자와,
    상기 저항소자위에 에어브리지를 형성하며 상기 저항소자들을 연결하는 적어도 하나의 베이스 스트랩
    을 포함하는 반도체 증폭기.
  36. 제35항에 있어서,
    상기 트랜지스터셀은 이종 접합 바이폴라 트랜지스터셀인 반도체 증폭기.
  37. 제35항에 있어서, 상기 인접한 트랜지스터셀 쌍은 콜렉터 접촉 물질과 부콜렉터를 공유하는 반도체 증폭기.
  38. 제37항에 있어서,
    상기 콜렉터 스트랩의 하나의 브리지는 제1 인접한 트랜지스터셀 쌍과 이웃하는 제2 인접한 트랜지스터쌍의 콜렉터 접촉 물질과 연결되는 반도체 증폭기.
  39. 제38항에 있어서,
    상기 콜렉터 스트랩의 하나의 브리지는 상기 제1 인접한 트랜지스터셀쌍의트렌지스터셀 중 하나와 상기 제2 인접한 트랜지스터셀쌍의 트랜지스터셀 중 하나에 걸쳐지는(span) 반도체 증폭기.
  40. 제39항에 있어서,
    상기 인접한 트랜지스터셀쌍은 하나의 저항소자를 공유하는 반도체 증폭기.
  41. 제35항에 있어서,
    상기 베이스 바이어스를 조절하고 상기 베이스에 대한 열피드백(thermal feedback)을 제공하는 바이어스 회로를 더 포함하며, 상기 베이스 스트랩은 상기 저항소자를 상기 바이어스 회로에 연결하는 반도체 증폭기.
  42. 제35항에 있어서,
    상기 트랜지스터셀의 베이스와 연결되는 캐패시터와,
    입력 신호를 수신하고 상기 캐패시터에 상기 입력신호를 제공하도록 구성되는 대칭 단계간 피드부를 더 포함하는 반도체 증폭기.
  43. 제42항에 있어서,
    상기 입력 신호를 상기 대칭 단계간 피드부에 제공하도록 구성되는 전치증폭기셀 -상기 전치 증폭기 셀은 이종 접합 바이폴라 트랜지스터와, 전치증폭기 셀에서의 트랜지스터셀의 콜렉터와 상기 대칭 단계간 피드부 사이에 전기적 연결을 제공하는 적어도 하나의 콜렉터 스트랩을 포함함-을 더 포함하는 반도체 증폭기.
  44. 제35항에 있어서, 상기 베이스 스트랩의 적어도 하나의 브리지는 저항소자들 중 적어도 하나와 하나의 트래지스터셀쌍의 베이스 상호 접속부 모두에 걸쳐지는(span) 반도체 증폭기.
  45. 제35항에 있어서,
    상기 기판 -상기 기판의 전면에는 상기 적어도 하나의 증폭기 셀이 배열됨- 의 배면상에 배치되는 접지 플레인과,
    상기 트랜지스터셀의 에미터와 전기적으로 연결되는 다수의 전극과,
    상기 전극과 연결되며 상기 기판을 관통하여 상기 접지 플레인으로 직류 및 고주파 전류 흐름을 모두 허용하는 다수의 접지 비아를 더 포함하는 반도체 증폭기.
  46. 제45항에 있어서, 이웃하는 트랜지스터셀쌍의 에미터는 상기 전극 중 하나를 통해 대응하는 비아에 연결되는 반도체 증폭기.
  47. 제46항에 있어서, 상기 서로 이웃하는 트랜지스터셀쌍은 제1 인접한 트랜지스터셀쌍의 상기 트랜지스터 셀 중 하나와 제2 인접한 트랜지스터셀쌍의 상기 트랜지스터셀 중 하나를 포함하며, 상기 인접한 트랜지스터셀쌍은 콜렉터 접촉 물질과부콜랙터를 공유하는 반도체 증폭기.
  48. 제47항에 있어서,
    상기 콜랙터 스트랩의 하나의 브리지는 상기 서로 이웃하는 트랜지스터셀쌍의 콜렉터 접촉 물질과 연결되는 반도체 증폭기.
  49. 제48항에 있어서,
    상기 콜랙터 스트랩의 하나의 브리지는 서로 이웃하는 트랜지스터셀쌍들에 걸쳐지는 반도체 증폭기.
  50. 제49항에 있어서, 상기 인접한 트랜지스터셀쌍들은 하나의 저항소자를 공유하는 반도체 증폭기.
  51. 제44항에 있어서, 상기 트랜지스터셀은 열로 정렬되는 반도체 증폭기.
  52. 제51항에 있어서, 상기 비아는 상기 트랜지스터셀에 격렬로 인접되는 반도체 증폭기.
  53. 제35항에 있어서, 상기 증폭기는 GaAs를 포함하는 반도체 증폭기.
KR1020020067550A 2001-11-01 2002-11-01 베이스와 콜렉터 스트랩을 구비한 전력 증폭기 KR20030036102A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/004,309 US6600179B2 (en) 2001-11-01 2001-11-01 Power amplifier with base and collector straps
US10/004,309 2001-11-01

Publications (1)

Publication Number Publication Date
KR20030036102A true KR20030036102A (ko) 2003-05-09

Family

ID=21710137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020067550A KR20030036102A (ko) 2001-11-01 2002-11-01 베이스와 콜렉터 스트랩을 구비한 전력 증폭기

Country Status (4)

Country Link
US (1) US6600179B2 (ko)
KR (1) KR20030036102A (ko)
CN (1) CN1327523C (ko)
TW (1) TW569446B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063050B2 (ja) * 2002-10-31 2008-03-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法
CN100349305C (zh) * 2003-12-04 2007-11-14 中国科学院半导体研究所 大功率氮化镓基发光二极管的制作方法
JP4089662B2 (ja) * 2004-07-21 2008-05-28 ソニー株式会社 バイポーラトランジスタとその製造方法
JP2009088194A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置および半導体集積回路装置
JP2010205837A (ja) * 2009-03-02 2010-09-16 Mitsubishi Electric Corp 電界効果型トランジスタ及びその製造方法
CN103199804A (zh) * 2012-01-09 2013-07-10 广州程星通信科技有限公司 宽带高功率反馈结构放大器
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
JP6390207B2 (ja) * 2013-08-30 2018-09-19 セイコーエプソン株式会社 液体吐出装置、印刷ヘッドユニット、および駆動基板
CN103730486A (zh) * 2013-10-18 2014-04-16 苏州贝克微电子有限公司 一种横向pnp功率晶体管
US20160169833A1 (en) * 2014-12-11 2016-06-16 International Business Machines Corporation Biosensor based on heterojunction bipolar transistor
US9653586B2 (en) * 2015-08-28 2017-05-16 Avago Technologies General Ip (Singapore) Pte. Ltd. Amplifier device comprising enhanced thermal transfer and structural features
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
CN108598158B (zh) 2018-03-09 2019-06-07 苏州闻颂智能科技有限公司 一种共射共基异质结双极型晶体管
KR20220136990A (ko) * 2021-03-30 2022-10-11 텐센트 테크놀로지(센젠) 컴퍼니 리미티드 포토레지스트 제거 방법 및 포토레지스트 제거 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229426A (ja) * 1989-11-29 1991-10-11 Texas Instr Inc <Ti> 集積回路及びその製造方法
US5084750A (en) * 1991-02-20 1992-01-28 Raytheon Company Push-pull heterojunction bipolar transistor
US5446294A (en) * 1991-07-31 1995-08-29 Texas Instruments Incorporated Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same
JPH09162194A (ja) * 1995-12-08 1997-06-20 Mitsubishi Electric Corp ヘテロ接合バイポーラトランジスタ
US5939739A (en) * 1996-05-31 1999-08-17 The Whitaker Corporation Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors
US6121842A (en) * 1997-05-21 2000-09-19 Raytheon Company Cascode amplifier
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
US6410396B1 (en) * 2000-04-26 2002-06-25 Mississippi State University Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications

Also Published As

Publication number Publication date
CN1327523C (zh) 2007-07-18
US20030080349A1 (en) 2003-05-01
US6600179B2 (en) 2003-07-29
TW569446B (en) 2004-01-01
CN1495901A (zh) 2004-05-12
TW200301966A (en) 2003-07-16

Similar Documents

Publication Publication Date Title
JP5011549B2 (ja) 半導体装置
US6844575B2 (en) Heterojunction bipolar transistor and method for fabricating the same
JP4977313B2 (ja) ヘテロ接合バイポーラトランジスタ
US7705425B2 (en) Solid-state high power device and method
KR101132898B1 (ko) 열 스페이서를 갖는 반도체 소자
US6600179B2 (en) Power amplifier with base and collector straps
US20060157825A1 (en) Semiconductor device and manufacturing the same
US20050258452A1 (en) Semiconductor device and manufacturing method therefor
US8598713B2 (en) Deep silicon via for grounding of circuits and devices, emitter ballasting and isolation
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
US7067857B2 (en) Semiconductor device having led out conductor layers, manufacturing method of the same, and semiconductor module
US20060108665A1 (en) Semiconductor device, manufacturing method of the same, and electronic device
US6743691B2 (en) Semiconductor device and method for fabricating the same
TWI752598B (zh) 放大電路之單位單元及功率放大器模組
JP2007242727A (ja) ヘテロ接合バイポーラトランジスタ及びこれを用いた電力増幅器
JP2004039657A (ja) 半導体装置
JP5543936B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器
TWI757801B (zh) 半導體裝置
JPH10144801A (ja) 半導体装置
JP5783241B2 (ja) 半導体装置
JP5527313B2 (ja) 半導体装置およびそれを用いた無線通信機器
JP2007035809A (ja) 半導体装置及びその製造方法
KR20010070895A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 이를 이용한전력 증폭기
JPH08111618A (ja) マイクロ波半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid