CN103730486A - 一种横向pnp功率晶体管 - Google Patents

Abstract

一种横向PNP功率晶体管。适用于集成电路的大电流横向晶体管，并且是以一系列平行晶体管的形式焊接而成的。每个晶体管的发射极周围紧密环绕着与之相对的集电极，它们当中的半导体作为基极区域。平行连接的晶体管组位于中心线的两侧，并沿着中心线分布，中心线包括若干散布的穿接电阻元件。每一个晶体管组的两侧有一基极结点，该基极结点垂直于中心线延伸出去，并且由金属镀层连接至一个电阻元件上。电阻元件通过镇流装置对晶体管基极电流进行分流，由此产生合适的电流分配。因为电阻是氧化物，所以发射极和集电极金属镀层可以通过中心线区域，平行连接单个晶体管。

Description

一种横向PNP功率晶体管

技术领域

在单片式半导体集成电路（IC）设备中，将横向PNP晶体管与NPN垂直晶体管一同应用在双极设备电路中已经越来越普遍。特别的是，当需要高功耗的时候，就会使用大面积NPN晶体管。在许多情况下，一个大面积集电极用来与一系列具有相互交叉的基区电极的独立发射极相对应。指状电极通常用来连接独立的发射极，并且这些发射极可能包括作为发射极负反馈电阻的电阻部分，以此来保证总电流在众多元件中的合理分配。一个十分普通的IC设备就是一个稳压器，其中，传输晶体管就是主要的功率消散元件。当一个正向电压受到控制，NPN传输晶体管的集电极就接在输入端上。这就意味着可获得的最小压降要大于晶体管的                                               

。如果使用达林顿连接，其限值就为

。但是，如果使用了PNP传输晶体管，发射极连接在输入端上，那么压降就可以下降至

，并且

一般情况下是要大大低于

的。

另一个关于NPN正向电压稳压器的问题与IC的版本有关。如上所述，输入端连接在传输晶体管的集电极，在IC结构中，这就会形成一个独立的PN结区域。如果这样的设备不小心以错误的极性接到电源上，独立的二极管就会被正向偏置。如果电源电压高于0.6伏，就会产生很大的电流流过IC，并且损坏IC。但是，当传输晶体管为PNP 时，基极表示独立区域。如果P型发射极以错误的极性连接在电源上，它就会反向偏置二极管，这样就不会产生过剩电流。

背景技术

如果一个横向晶体管具有高电流增益β，那它就应该具有与其面积比相应的大周长。这个要求就需要通过一个相对较小的圆形发射极来满足，该发射极周围被集电极环绕。当这样的结构应用于高功率设备中时，就需要大量的独立平行连接的器件。同样很明显的是，基极电流必须经过镇流，以此来克服这种平行连接结构产生拱电流的自然趋势。由于使用了大量的元件，问题也随之产生，例如平行连接如何与基极电流的镇流电阻一同产生。更多诸如此类的问题被认为是十分艰难的，以至于尽管高功率PNP晶体管在IC中的实用性十分理想，但其使用程度并不可观。

发明内容

本发明的一个目的是产生一个用于双极单片式半导体IC的大电流横向PNP功率晶体管。

本发明的进一步的目的是将一系列横向晶体管平行连接，以此来提供用于IC的PNP晶体管的大工作电流。

本发明的进一步目的是在IC中使用穿接电阻元件来同时为大电流PNP横向晶体管的电流分配进行镇流，同时使得大金属通道能够将独立的发射极和集电极相互连接。

本发明的技术解决方案是：

这些以及其他目的由下述方法达到。一系列PNP晶体管在传统的双极单片式半导体IC中形成，其中，独立的PN结区域包括导电埋层。晶体管按组排列在中心区域的两侧。每一部分包括一个单个的共集电极扩散区，以及一系列位于集电极扩散区空穴内的发射极。中心区域包括一系列受控的穿接电阻，构成用来调整基极电流分流的镇流电阻。穿接部分包括一个独立的P型基极扩散区，受限于基极扩散区类型的电阻为N+发射极扩散。在最后的金属镀层中，发射极由位于平面氧化物顶部的横向金属条的端子平行连接，表面氧化物位于中心区域之上。由其他横向金属条平行连接的集电极同样位于氧化物的顶部。众多的电阻元件由金属镀层欧姆连接至位于共集电极扩散区的共基连接上。

对比专利文献：CN87209110U  MOS栅控横向晶闸管87209110.4

附图说明：

图1为本发明功率晶体管的原理图；

图2展示了图1中晶体管的局部剖面；

图3展示了图2中IC结构的金属镀层；

图4为图2结构中通过中心区域的交叉部分；

图5为图2结构中单个晶体管元件的交叉部分。

具体实施方式：

横向功率晶体管由图1的图解形式进行展示。由8个独立的晶体管10—17，举例说明了其原理。它们的发射极共同接在接点18上，集电极共同接在接点19上。

基极端20通过镇流电阻22—29驱动晶体管基极。镇流电阻的值通过调整来补偿众多平行连接晶体管的电流消耗。箭头表明了电阻中电流的流向。原理图本身很好地举例说明了在多元件设备设计中最令人头痛的问题之一。可以看到，有许多地方的发射极和集电极的连线必须穿过基极连线。这就使得元件很难在平行连接的同时仍然能对基极电流驱动进行镇流。

图2举例说明了本发明的局部剖面。需要理解的是，图2以及之后的图都是为了举例说明，而不是按实际比例给出的。在图2中，片段31举例说明了包含本发明晶体管的IC芯片的一部分。为了清楚起见，平面氧化物以及金属镀层都略去了。虚线部分表示的是由氧化物切口连接的多种扩散区，其中的氧化物切口将在下文作详细说明。片段31包括一个常规扩散独立区域30，相当于是一个独立的PN结，同时也是IC所在半导体晶片顶层的一部分。该结构还包括一个常规的底部埋层（图中未画出），其作用是减少晶体管中的横向基极阻抗。

下面的讨论将要假设，常规的采用P型衬底晶片的IC实例与N型外延层一同被使用，以此来构成有源器件。当提到P型扩散时，它通常用来形成NPN垂直晶体管的基极。N+型扩散通常用于NPN晶体管的发射极。这样的基极扩散区典型的深度为3微米，发射极扩散区典型的深度为2微米。如果需要的话，加强设备性能可以通过使P型扩散区的深度为5微米来实现，并且使得掺杂浓度远高于常规NPN晶体管基极的浓度。

P扩散区32包括9个晶体管的集电极，而发射极由P扩散区的33—41表示。这组晶体管表示图1中的晶体管10和11。扩散区32由氧化物切口42—45连接。发射极33—41由氧化物切口46—54连接。

位于扩散区32两侧的N+扩散区56和57由切口58和59连接。以上这些向与发射极33—41有关的横向晶体管提供共基连接。

P扩散区60向一组由6个晶体管组成的平行晶体管组提供集电极，该晶体管组包含图1中的晶体管14和15。发射极由P扩散区61—66产生。连接切口67和68为扩散区60提供连接，切口69—74为发射极60—66提供连接。N+扩散区76提供连接切口77，与基极侧面连接，而扩散区56提供与之相对的共基连接。

图2中右侧的晶体管与左侧是镜像对称的，并且其等价的连接切口也作了表示，这些构成了图1中的晶体管12、13、16和17。

在中心区域有一块P扩散区80，其包括许多独立的穿接电阻。一个N+扩散区81用来形成电阻22和23，它们由切口82—84连接。需要注意的是，连接切口82贯穿扩散区80和81，并且使它们显露出来。这就意味着金属镀层（接下来会详细说明）将会在两个扩散区之间提供一个低阻抗连接，将它们缩短至一点将会包含图1中的基极输入端。

电阻24由N+扩散区85构成，并且由切口86和87连接。相同的扩散区又构成了电阻25和26，由切口88和89连接。

电阻27由N+扩散区91构成，并且由切口92和93连接。相同的扩散区又构成了电阻28和29，由切口94和95连接。

图3展示了位于平面氧化物顶部的金属镀层，这些平面氧化物来自前面所述的扩散区，并且使得图1所示的电路完整。虚线中所示的连接切口（如图2中所示的）以及表示金属镀层的地方将会连接硅片。在金属与硅连接的地方就形成了欧姆连接。

可以看到的是，金属镀层框100包括了图1中的发射极接点18。它把发射极一同整合到了连接处69—74和46—54，左侧的发射极切口未编号。

金属镀层框101包括图1中的集电极接点19。它把连接切口42—45、67、68处的硅片整合到一起，左侧等价的切口未编号。

金属镀层框103包括图1中的基极端接点20。它在连接切口82处将扩散区80整合到扩散区81。通过连接切口82和86，金属镀层103同样将电阻22—24整合到了接点20上。

金属镀层框104和105分别将电阻22和23连接至图1中的晶体管10和12的基极上。

金属镀层框106通过连接切口87和92将电阻24连接至电阻27。

金属镀层框107和108分别将电阻25和26连接至晶体管11、14以及13、16的基极上。

金属镀层框109在连接切口93处形成了电阻27的末端。

金属镀层框110和111分别将电阻28和29连接至晶体管15和17的基极上。

图4和图5展示了图2中选取的半导体芯片的横截面，分别位于片段31的中心线和一个横向晶体管元件处。

由图1、图2和图4可知，N+穿接电阻22—29位于P型独立区域80处。当电流流过穿接电阻时，N+扩散区的电势不是与区域80相同就是相对。同样的，因为区域80连接在端子20上，而且端子20的电势比端子18低一个

，所以通常来说它相对于外延层就会反向偏置。

图5展示了重掺杂的N+埋层，其为基极电流提供了低阻抗通道，从P扩散区到N+扩散区的垂直距离为两区域水平距离的1/10到1/100。

从之前的描述中可以看出，由一系列独立平行连接的元件组成的复合晶体管已经阐明。电流分配由连接在晶体管基极端的穿接镇流电阻调整。平行连接通过使用三行独立的平行晶体管完成。外部的晶体管直接连接在共基连接的侧面，中间一行将另外两行平均分开。尽管所示的各行的长度只有两三个元件那么长，所含的各组分别也只包括6个和8个元件，其实更多的晶体管是可以使用的。此外，尽管只展示了四组（中心线两侧各两个），其实还可以使用更多。每增加一组晶体管，就需要沿着中心线增加三个电阻。

例子

图中所示的该种结构使用常规的工艺制造成所述的IC形式。最靠近输入端20的长元件组，每组包含24个元件，位于发射极与集电极接点间的短元件组，每组包含18个元件。因此，总共有84个元件。独立的发射极直径大约为10微米，整个功率晶体管阵列的面积小于40万平方微米，或者大约为一块小IC芯片面积的三分之一。

使用的镇流电阻的阻值如下：

电阻	阻值（欧姆）
		22	50
23	50
		24	3.3
25	19
		26	19
27	5.3
		28	32
29	32

最终的PNP晶体管功耗大约为3瓦，其β在150毫安时为25—30，在250毫安时为15—20。

根据本发明原则，人们会发现，它还可以被应用于其他的电路，为说明起见，本发明不受限制，只受本发明的权利要求所限制。

Claims (9)

1.一种横向PNP功率晶体管，其特征是：一种适用于半导体衬底结构的横向功率晶体管，具有一个表面为平面的氧化物，上述晶体管包括：一系列平行连接的单独晶体管元件，按照位于具有一种导电类型的半导体表面的元件分组排列，每个元件具有一个半导体导电类型相反的发射极，以及与之有一定距离间隔的，具有上述相反导电类型的集电极，其中，上述发射极和集电极之间的空间构成了基极区域；位于中心区域的相对两侧的上述元件组，并且其沿着中心区域分布；与上述每个元件组邻近的端子，用于形成上述晶体管基极区域的分散连接；位于上述中心区域的穿接阻抗，用于形成连接至上述分散式连接端子的阻抗连接，上述晶体管元件中的基极电流是稳定平衡的；位于上述半导体氧化物顶部的金属镀层，用于相互连接上述晶体管元件，使其成为一个统一的元件，其中，上述金属镀层可以越过中心区域直接起作用，因此就能允许上述元件组平行连接而不会妨碍到上述共基连接。

2.根据权利要求1所述的一种横向PNP功率晶体管，其特征是：上述元件组包含在一个半导体材料中的单个PN的结独立区域内。

3.根据权利要求2所述的一种横向PNP功率晶体管，其特征是：导电埋层位于上述独立区域的下方，上述分散连接端子构成了一个低阻抗连接。

4.根据权利要求2所述的一种横向PNP功率晶体管，其特征是：上述穿接阻抗端子包括一个第一扩散区，其半导体导电类型与上述独立区域相反，一个第二扩散区，其导电类型与上述第一扩散区中提到的独立区域相同，并且具有波状外形，构成上述阻抗连接。

5.根据权利要求4所述的一种横向PNP功率晶体管，其特征是：上述第一和第二扩散区连接在同一末端上，该末端包括上述晶体管中的基极端连接。

6.根据权利要求1所述的一种横向PNP功率晶体管，其特征是：一种适用于双极单片式半导体集成电路的复合横向晶体管，上述符合晶体管包括一系列单独的横向晶体管元件，它们连接在一起来构成一个共基极馈送连接，一个共集电极端和一个共发射极端，上述复合晶体管包括：一个具有平面氧化物的半导体衬底；一系列焊接在上述半导体表面的单独的横向晶体管，上述晶体管至少被分为两组，位于中心线区域相对的两侧，每一组都包括一行行的单独的横向晶体管；一个焊接在上述中心线区域中半导体衬底上的电阻元件，包括用于每一个上述元件组的独立的电阻元件，上述电阻区域的一个末端构成上述共基极馈送连接；上述平面氧化物顶部的金属镀层通过上述中心线区域延伸至上述独立横向晶体管的相互平行连接的发射极和集电极，以此来构成上述共发射极和共集电极端。

7.根据权利要求6所述的一种横向PNP功率晶体管，其特征是：上述电阻元件包括一个具有波状外形的扩散区域，产生所需要的电阻值。

8.根据权利要求7所述的一种横向PNP功率晶体管，其特征是：上述电阻区域包括一个第一扩散区，其导电类型与上述半导体衬底相反，一个位于上述第一扩散区内的第二扩散区，并且第二扩散区的导电类型与上述半导体相同。

9.根据权利要求8所述的一种横向PNP功率晶体管，其特征是：上述第一、第二扩散区连接在一起，构成上述共基极馈送连接。

Images