JPH07183311A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、二枚のフォトマスクによって、ｎ⁺
型埋込層，ｐ⁺型埋込層及びｎ⁺型拡散層が形成され得る
ようにした、バーチカルＰＮＰトランジスタを有するバ
イポーラＩＣのための半導体装置の製造方法を提供する
ことを目的とする。 【構成】ｐ^-型シリコン基板の表面に対して、ｎ⁺型埋込
層を形成し、該ｎ⁺埋込層の上にｐ⁺型埋込層を形成し、
該ｎ⁺型埋込層から上方に延びるｎ⁺型層を形成した後、
その上から表面全体に亘ってｎ^-型層を形成した、半導
体装置１ａにおいて、上記ｎ⁺型層９が、上記ｎ⁺型埋込
層３を形成するための第一のフォトマスク２３により、
ポジレジスト２６を露光させ、続いて上記ｐ⁺型埋込層
を形成するための第二のフォトマスク２５により、ネガ
レジスト２７を露光させて、二回のフォトリソグラフィ
ーにより、該ｎ⁺型層に対応する領域のみが開口したフ
ォトレジスト膜２６，２７を形成し、ｎ⁺拡散を行なう
ことにより、形成されるように、構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バーチカルＰＮＰトラ
ンジスタを有するバイポーラＩＣの製造に利用される、
異なる種類のｎ⁺型埋込層を有する、半導体装置の製造
方法に関するものである。

【０００２】

【従来の技術】従来、バーチカルトランジスタを含むバ
イポーラＩＣは、例えば、図２に示すように構成されて
いる。即ち、図２において、バイポーラＩＣ１は、バー
チカルＰＮＰトランジスタの領域においては、ｐ^-型シ
リコン基板２の表面に対して、熱拡散等によってｎ⁺型
埋込層３を形成し、該ｎ⁺型埋込層３の上にバーチカル
ＰＮＰトランジスタのコレクタとなるｐ⁺型埋込層４を
形成すると共に、該ｎ⁺型埋込層３の周囲に、ｐ⁺型分離
層４ａを形成した後、熱拡散等により該ｎ⁺型埋込層３
上に、後述するディープｎ⁺型埋込層１９につながる補
足のｎ⁺埋込層９を形成する。その後、基板２の表面全
体に亘ってエピタキシャル成長等によりｎ^-型層５を形
成する。その後、上記ｐ⁺型分離層４ａの上部にｐ⁺型層
５ａを形成することにより、上記ｎ^-型層５を分離する
と共に、該ｎ^-型層５の表面にて、上記ｐ⁺型埋込層４の
周囲に対応する領域にて、熱拡散によりｐ⁺型コレクタ
層６を形成した後、該ｐ⁺型コレクタ層６の内側にて、
熱拡散等により、該ｐ⁺型エミッタ拡散層７とｎ⁺型ベー
ス拡散層８を形成することにより、バーチカルＰＮＰト
ランジスタが構成されている。

【０００３】このように構成されたバイポーラＩＣ１
は、さらに、その表面に電極を形成した後、必要な配線
をした上で、上から保護層を被せることにより、完成す
るようになっている。かくして、バイポーラＩＣ１にお
いては、ｐ⁺型エミッタ拡散層７がエミッタとして、ま
たｎ⁺型ベース拡散層８がベースとして、さらにｐ⁺型埋
込層４及びｐ⁺型コレクタ層６がコレクタとして作用す
ることにより、バーチカルＰＮＰトランジスタが動作す
るようになっている。

【０００４】ここで、上述したｎ⁺型埋込層３は、図示
のように、ｎ^-型層５の表面から熱拡散等によって形成
された、所謂ディープｎ⁺型拡散層１９が接触し得るよ
うに、ｐ⁺型埋込層４に隣接した領域（Ｐ⁺埋込層に隣接
している所とは限らない）にて、上方に向かってやや盛
り上がるように、補足のｎ⁺埋込層９が形成されてい
る。

【０００５】従って、上記バイポーラＩＣ１の製造工程
においては、途中で、図３に示すようなバイポーラＩＣ
の基礎となるべき半導体装置１ａが構成されることにな
る。

【０００６】この半導体装置１ａは、従来は、図４に関
連して、以下のように製造される。即ち、図４におい
て、先づｐ^-型シリコン基板２の表面を酸化させて、Ｓ
ｉＯ ₂酸化膜１０を形成し、その表面に、ポジレジスト
１１を塗布する。さらに、その上に、ｎ⁺型埋込層３の
形状に対応した光遮断部１２ａを有する第一のフォトマ
スク１２を載置して、露光・現像する（図４（Ａ）参
照）。続いて、ＳｉＯ₂をエッチングし、該ポジレジス
ト１１を剥離し、例えばＳｂまたはＡｓの熱拡散または
イオン注入により、ｎ⁺型埋込層３を形成し、表面を酸
化させる（図４（Ｂ）参照）。

【０００７】次に、再びポジレジスト１３を塗布し、そ
の上にｐ⁺型埋込層４及びｐ⁺型分離層４ａの形状に対応
した光遮断部１４ａを有する第二のフォトマスク１４を
載置して、露光・現像する（図４（Ｃ）参照）。続い
て、ＳｉＯ₂をエッチングし、該ポジレジスト１３を剥
離し、熱拡散またはイオン注入によって、ｐ⁺型埋込層
４及びｐ⁺型分離層４ａを形成する（図４（Ｄ）参
照）。

【０００８】さらに、ポジレジスト１５を塗布し、その
上にｎ⁺型拡散層９の形状に対応した光遮断部１６ａを
有する第三のフォトマスク１６を載置して、露光・現像
する（図４（Ｅ）参照）。続いて、ＳｉＯ₂をエッチン
グし、該ポジレジスト１５を剥離し、熱拡散またはイオ
ン注入によって、ｎ⁺型拡散層９を形成する（図４
（Ｆ）参照）。

【０００９】最後に、酸化膜１０を剥離した後、基板２
の表面全体に亘ってエピタキシャル成長等により、ｎ^-
型層５を形成する。かくして、半導体装置１ａが完成す
ることになる。

【００１０】

【発明が解決しようとする課題】しかしながら、このよ
うな構成のバイポーラＩＣ１においては、その前提とな
る半導体装置１ａを製造する際に、ｎ⁺型埋込層３，ｐ⁺
型埋込層４及びｎ⁺型拡散層９を形成する際に、それぞ
れの形状に対応した光遮断部を有する三枚のフォトマス
ク１２，１４，１６が必要である。ここで、各フォトマ
スク１２，１４，１６は、その光遮断部の形状を高精度
に加工することが必要であり、作業性がわるく、部品点
数が多くなると共に、比較的高価であるという問題があ
った。

【００１１】本発明は、以上の点に鑑み、二枚のフォト
マスクによって、ｎ⁺型埋込層，ｐ⁺型埋込層及びｎ⁺型
拡散層が形成され得るようにした、バーチカルＰＮＰト
ランジスタを有するバイポーラＩＣのための半導体装置
の製造方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】上記目的は、ｐ^-型シリ
コン基板の表面に対して、拡散またはイオン注入によ
り、ｎ⁺型埋込層を形成し、該ｎ⁺埋込層の上にｐ⁺型埋
込層を形成すると共、該ｐ⁺型埋込層の周囲にｐ⁺型分離
層を形成し、該ｎ⁺型埋込層から上方に延びるｎ⁺型層を
形成した後、その上から表面全体に亘ってｎ^-型層を形
成して分離することにより、構成されている、半導体装
置において、上記ｎ⁺型層が、上記ｎ⁺型埋込層を形成す
るための第一のフォトマスクにより、ポジレジストまた
はネガレジストを露光させ、続いて上記ｐ⁺型埋込層及
びｐ⁺型分離層を形成するための第二のフォトマスクに
より、ネガレジスト及びポジレジストを露光させて、二
回のフォトリソグラフィーにより、該ｎ⁺型層に対応す
る領域のみが開口したフォトレジスト膜を形成し、ｎ⁺
拡散を行なうことにより、形成されることを特徴とす
る、半導体装置の製造方法により、達成される。

【００１３】

【作用】上記構成によれば、ｎ⁺型拡散層は、例えば第
一のフォトマスクを介してポジレジストを露光させ、且
つ第二のフォトマスクを介してネガレジストを露光させ
ることにより、ｎ⁺型埋込層の領域からｐ⁺型埋込層の領
域を除いた領域に関して、ｎ⁺型拡散層を形成するよう
にしたから、ｎ⁺型拡散層の形状に対応した光遮断部を
有する第三のフォトマスクを用意する必要がなく、従っ
て、二枚のフォトマスク即ち第一及び第二のフォトマス
クのみによって、ｎ⁺型拡散層も形成され得ることにな
る。かくして、フォトマスクが二枚で済むことから、作
業性が良く、部品点数が減ると共に、低コストで製造さ
れ得ることとなる。

【００１４】

【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明によるバイポーラ
ＩＣの基礎となる半導体装置（図３参照）の製造方法の
一実施例における製造工程を順次に示している。

【００１５】図１において、先づｐ^-型シリコン基板２
の表面を酸化させて、ＳｉＯ₂酸化膜２１を形成し、そ
の表面に、ポジレジスト２２を塗布する。さらに、その
上に、ｎ⁺ 型埋込層３の形状に対応した光遮断部２３ａ
を有する第一のフォトマスク２３を載置して、露光・現
像する（図１（Ａ）参照）。続いて、ＳｉＯ₂をエッチ
ングし、該ポジレジスト２２を剥離し、例えばＳｂまた
はＡｓの熱拡散またはイオン注入により、ｎ⁺型埋込層
３を形成し、表面を酸化させる（図１（Ｂ）参照）。

【００１６】次に、再びポジレジスト２４を塗布し、そ
の上にｐ⁺型埋込層４及びｐ⁺型分離層４ａの形状に対応
した光遮断部２５ａを有する第二のフォトマスク２５を
載置して、露光・現像する（図１（Ｃ）参照）。続い
て、ＳｉＯ₂をエッチングし、該ポジレジスト２４を剥
離し、例えばＢの熱拡散またはイオン注入によって、ｐ
⁺ 型埋込層４及びｐ⁺型分離層４ａを形成し、表面を酸
化させる（図１（Ｄ）参照）。

【００１７】さらに、ポジレジスト２６を塗布し、その
上に上記第一のフォトマスク２３を載置して、露光し
（図１（Ｅ）参照）、現像する（図１（Ｆ）参照）。続
いて、ネガレジスト２７を塗布し、その上に上記第二の
フォトマスク２５を載置して、露光し（図１（Ｇ）参
照）、現像する（図１（Ｈ）参照）。これにより、酸化
膜２１上には、第一のフォトマスク２３の光遮断部２３
ａに対応した部分にて、ポジレジスト２６に、開口が設
けられると共に、第二のフォトマスク２５の光遮断部２
５ａ以外の部分にて、ネガレジスト２７に、開口が設け
られる。かくして、全体として、ｎ＋ 型埋込層３の領
域からｐ⁺型埋込層４の領域を除いた部分に関して、フ
ォトレジストの開口が設けられることになる。

【００１８】ここで、エッチングによって、該ポジレジ
スト２６，ネガレジスト２７を剥離し、例えばＰの熱拡
散またはイオン注入によって、ｎ⁺型拡散層９を形成す
る（図１（Ｉ）参照）。

【００１９】最後に、酸化膜２１を剥離した後、基板２
の表面全体に亘ってエピタキシャル成長等により、ｎ^-
型層５を形成する。かくして、半導体装置１ａが完成す
ることになる。

【００２０】本発明による半導体装置１ａの製造方法
は、以上のように構成されており、ｎ⁺型拡散層９を形
成する際に、該ｎ⁺型拡散層９の形状に対応した特別の
フォトマスクを必要とせずに、ｎ⁺型埋込層３及びｐ⁺型
埋込層４のための第一及び第二のフォトマスク２３，２
５と、ポジレジスト２６及びネガレジスト２７との組合
せによって、形成され得る。

【００２１】尚、図１に示した製造工程において、第二
のフォトマスク２５は、ポジレジスト２４及びネガレジ
スト２７の双方に対して使用されることになるが、フォ
トマスクのオフセットがあったとしても、二回のフォト
リソグラフィーの際に、レジスト幅の増減方向が、互い
に逆方向となり、相殺されることになるため、差し支え
ない。

【００２２】また、上述したフォトマスク２３，２５
と、レジスト２２，２４，２６，２７は、上記説明に対
して、ポジ，ネガが逆になってもよいことは、明らかで
ある。

【００２３】

【発明の効果】以上述べたように、本発明によれば、二
枚のフォトマスクによって、ｎ⁺型埋込層，ｐ⁺型埋込層
及びｎ⁺型拡散層が形成され得るようにした、バーチカ
ルＰＮＰトランジスタを有するバイポーラＩＣのための
半導体装置の製造方法が提供され得ることになる。

【図面の簡単な説明】

【図１】本発明による半導体装置の製造方法の一実施例
における製造工程を順次に示す（Ａ）〜（Ｊ）は概略断
面図である。

【図２】従来のバイポーラＩＣの一例を示す概略断面図
である。

【図３】図２のバイポーラＩＣの基礎となる半導体装置
の概略断面図である。

【図４】図３の半導体装置の製造方法における製造工程
を順次に示す（Ａ）〜（Ｇ）は概略断面図である。

【符号の説明】

１ａ 半導体装置 ２ ｐ^-型シリコン基板 ３ ｎ⁺型埋込層 ４ ｐ⁺型埋込層 ５ ｎ^-型層 ９ ｎ⁺型拡散層 ２１ 酸化層 ２２，２４ ポジレジスト ２３ 第一のフォトマスク ２５ 第二のフォトマスク ２６ ポジレジスト（フォトレジスト膜） ２７ ネガレジスト（フォトレジスト膜）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｐ^-型シリコン基板の表面に対して、拡
   散またはイオン注入により、ｎ⁺型埋込層を形成し、該
   ｎ⁺埋込層の上にｐ⁺型埋込層を形成すると共に、該ｐ⁺
   型埋込層の周囲にｐ⁺型分離層を形成し、該ｎ⁺型埋込層
   から上方に延びるｎ⁺型層を形成した後、その上から表
   面全体に亘ってｎ^-型層を形成して分離することによ
   り、構成されている、半導体装置において、 上記ｎ⁺型層が、上記ｎ⁺型埋込層を形成するための第一
   のフォトマスクにより、ポジレジストまたはネガレジス
   トを露光させ、続いて上記ｐ⁺型埋込層及びｐ⁺型分離層
   を形成するための第二のフォトマスクにより、ネガレジ
   スト及びポジレジストを露光させて、二回のフォトリソ
   グラフィーにより、該ｎ⁺型層に対応する領域のみが開
   口したフォトレジスト膜を形成し、ｎ⁺拡散を行なうこ
   とにより、形成されることを特徴とする、半導体装置の
   製造方法。