JP3219712B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3219712B2 JP3219712B2 JP1913697A JP1913697A JP3219712B2 JP 3219712 B2 JP3219712 B2 JP 3219712B2 JP 1913697 A JP1913697 A JP 1913697A JP 1913697 A JP1913697 A JP 1913697A JP 3219712 B2 JP3219712 B2 JP 3219712B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- diffusion
- alignment mark
- alignment
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、微細化された製造
プロセスに適したホトマスクのアライメントマークを具
備した半導体装置の製造方法に関し、詳しくは半導体ウ
ェハの洗浄工程においてアライメントマークに付着する
ウォーターマークの防止に関する。
プロセスに適したホトマスクのアライメントマークを具
備した半導体装置の製造方法に関し、詳しくは半導体ウ
ェハの洗浄工程においてアライメントマークに付着する
ウォーターマークの防止に関する。
【０００２】
【従来の技術】半導体装置の製造においては、ホトレジ
スト工程、エッチング工程、拡散工程等を組み合わせ、
これを多数回繰り返すことで所望の回路機能を半導体チ
ップ上に作り込んでいる。この時のホトマスクの合わせ
精度は、半導体装置の集積度を決定付ける重要な要素で
あり、マスクの合わせ精度を向上することは即集積度を
向上できることを意味する。
スト工程、エッチング工程、拡散工程等を組み合わせ、
これを多数回繰り返すことで所望の回路機能を半導体チ
ップ上に作り込んでいる。この時のホトマスクの合わせ
精度は、半導体装置の集積度を決定付ける重要な要素で
あり、マスクの合わせ精度を向上することは即集積度を
向上できることを意味する。
【０００３】図４（Ａ）を参照して、一般的には半導体
ウェハ１上のあらかじめ決められた領域に半導体チップ
と同じ面積でターゲットエリア２を形成し、この中に図
４（Ｂ）に示すような山形のアライメントマーク３を作
り込み、該アライメントマーク３を露光装置側でスキャ
ン認識することによって半導体ウェハ１の位置あわせを
行っている。また、１回の拡散工程で図４（Ｂ）に示す
ように次工程で使用する為のアライメントマーク３ａを
同時に作り込み、図４（Ｃ）に示すように次の工程では
更に次工程で使用するためのアライメントマーク３ｂを
形成するというように、常に前工程で形成したアライメ
ントマーク３を基準にして、マスク合わせを行うような
手法を採っていた。これは、工程を重ねる毎に熱酸化膜
を成長させるので、該酸化膜により過去に形成したアラ
イメントマーク３が徐々に不鮮明になるからである。
ウェハ１上のあらかじめ決められた領域に半導体チップ
と同じ面積でターゲットエリア２を形成し、この中に図
４（Ｂ）に示すような山形のアライメントマーク３を作
り込み、該アライメントマーク３を露光装置側でスキャ
ン認識することによって半導体ウェハ１の位置あわせを
行っている。また、１回の拡散工程で図４（Ｂ）に示す
ように次工程で使用する為のアライメントマーク３ａを
同時に作り込み、図４（Ｃ）に示すように次の工程では
更に次工程で使用するためのアライメントマーク３ｂを
形成するというように、常に前工程で形成したアライメ
ントマーク３を基準にして、マスク合わせを行うような
手法を採っていた。これは、工程を重ねる毎に熱酸化膜
を成長させるので、該酸化膜により過去に形成したアラ
イメントマーク３が徐々に不鮮明になるからである。
【０００４】しかし、工程を進めると共にアライメント
マークをも更新する従来の手法では、１回のマスク合わ
せ工程の合わせ誤差が累積されることから、最初の工程
と最後の工程とは前記累積する誤差の分だけ余裕度を持
たせた設計をしなければならず、これが集積度の向上を
阻害する一因になっていた。そこで、半導体装置製造の
初期に形成したアライメントマーク３を最後の工程まで
利用するようなプロセスを検討する事になった。斯かる
プロセスは、アライメントマーク３の段差を不鮮明にす
るような工程を省くことから検討が進められ、イオン注
入と非酸化性雰囲気内での拡散処理を駆使し、アライメ
ントマーク３上に新たな熱酸化膜を形成しないようにす
ることで、初期に形成したアライメントマーク３を最後
の工程まで利用しようとしたものである。合わせ誤差の
累積が無くなるので、飛躍的に集積度を向上できる。
マークをも更新する従来の手法では、１回のマスク合わ
せ工程の合わせ誤差が累積されることから、最初の工程
と最後の工程とは前記累積する誤差の分だけ余裕度を持
たせた設計をしなければならず、これが集積度の向上を
阻害する一因になっていた。そこで、半導体装置製造の
初期に形成したアライメントマーク３を最後の工程まで
利用するようなプロセスを検討する事になった。斯かる
プロセスは、アライメントマーク３の段差を不鮮明にす
るような工程を省くことから検討が進められ、イオン注
入と非酸化性雰囲気内での拡散処理を駆使し、アライメ
ントマーク３上に新たな熱酸化膜を形成しないようにす
ることで、初期に形成したアライメントマーク３を最後
の工程まで利用しようとしたものである。合わせ誤差の
累積が無くなるので、飛躍的に集積度を向上できる。
【０００５】ところで、アライメントマーク３は熱拡散
によってシリコン表面に現れる段差によって構成されて
おり、これは集積回路内部のある拡散工程で、合アライ
メントマーク３となるべき線状の領域に不純物を拡散せ
ず、その周囲には不純物を拡散することにより、アライ
メントマーク３の部分だけを周囲から凸状に突起させる
ことにより形成している。
によってシリコン表面に現れる段差によって構成されて
おり、これは集積回路内部のある拡散工程で、合アライ
メントマーク３となるべき線状の領域に不純物を拡散せ
ず、その周囲には不純物を拡散することにより、アライ
メントマーク３の部分だけを周囲から凸状に突起させる
ことにより形成している。
【０００６】
【発明が解決しようとする課題】しかしながら、１回の
拡散工程で全工程用のアライメントマーク３を形成する
ことは、ターゲットエリア２内部のほぼ全部に不純物を
拡散することになるので、ターゲットエリア２のほぼ全
表面にわたってシリコン表面を露出することになる。な
お、シリコン表面は疎水性を示し、シリコン酸化膜表面
は親水性を示す。
拡散工程で全工程用のアライメントマーク３を形成する
ことは、ターゲットエリア２内部のほぼ全部に不純物を
拡散することになるので、ターゲットエリア２のほぼ全
表面にわたってシリコン表面を露出することになる。な
お、シリコン表面は疎水性を示し、シリコン酸化膜表面
は親水性を示す。
【０００７】このように大面積のエリアを開口すると、
エッチング後の洗浄・乾燥工程でターゲットエリア２表
面を被覆していた洗浄液がまとまって大きな水滴とな
り、親水性の部分、即ちアライメントマーク３のシリコ
ン酸化膜付近に付着し、そのまま乾燥すると図５に示し
たようにウォーターマーク４となって残留する事が明ら
かになった。
エッチング後の洗浄・乾燥工程でターゲットエリア２表
面を被覆していた洗浄液がまとまって大きな水滴とな
り、親水性の部分、即ちアライメントマーク３のシリコ
ン酸化膜付近に付着し、そのまま乾燥すると図５に示し
たようにウォーターマーク４となって残留する事が明ら
かになった。
【０００８】上記のウォーターマーク４はシリコン残査
他であることが確認されており、これは露光装置のスキ
ャン光を散乱させるので、その結果ウェハ１の位置あわ
せができなくなる欠点があった。
他であることが確認されており、これは露光装置のスキ
ャン光を散乱させるので、その結果ウェハ１の位置あわ
せができなくなる欠点があった。
【０００９】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、ターゲットエリア内に複数個
のアライメントマークを形成する際に、個々のアライメ
ントマーク毎にシリコン酸化膜による囲みパターンを設
けることにより、ウォーターマークの発生を防止した半
導体装置の製造方法を提供する物である。
題に鑑みなされたもので、ターゲットエリア内に複数個
のアライメントマークを形成する際に、個々のアライメ
ントマーク毎にシリコン酸化膜による囲みパターンを設
けることにより、ウォーターマークの発生を防止した半
導体装置の製造方法を提供する物である。
【００１０】本発明によれば、ターゲットエリア表面を
被覆する洗浄液が囲みパターン毎に分割されるので、囲
みパターン毎に水滴を作ったとしても洗浄液の絶対量が
少なく、露光工程を阻害するほどの大きさに成長するこ
とがない。
被覆する洗浄液が囲みパターン毎に分割されるので、囲
みパターン毎に水滴を作ったとしても洗浄液の絶対量が
少なく、露光工程を阻害するほどの大きさに成長するこ
とがない。
【００１１】
【発明の実施の形態】以下に本発明の一実施の形態を、
バイポーラ型集積回路を例に取り図面を参照しながら詳
細に説明する。図１、図２は半導体ウェハ１上のターゲ
ットエリア２部分の断面図である。先ず、図４（Ａ）に
示したのと同様の半導体ウェハ１を準備する。準備した
段階の半導体ウェハ１はＰ型のシリコン半導体基板から
成り、結晶方位に従ったオリエンテーションフラット５
を具備している。
バイポーラ型集積回路を例に取り図面を参照しながら詳
細に説明する。図１、図２は半導体ウェハ１上のターゲ
ットエリア２部分の断面図である。先ず、図４（Ａ）に
示したのと同様の半導体ウェハ１を準備する。準備した
段階の半導体ウェハ１はＰ型のシリコン半導体基板から
成り、結晶方位に従ったオリエンテーションフラット５
を具備している。
【００１２】図１（Ａ）を参照して半導体ウェハ１のシ
リコン半導体基板１１表面にアンチモンを選択拡散する
ことによりＮ＋埋め込み層（図示せず）を形成する。こ
の工程は最初の工程であるから、位置あわせは半導体ウ
ェハ１のオリエンテーションフラット５を基準にして行
う。次いで半導体基板１１の上にＮ型のエピタキシャル
層１２を積層する。Ｎ＋埋め込み層形成時に、半導体ウ
ェハ１のターゲットエリア２の一部にもＮ＋拡散を行っ
て基板１１表面に段差を形成しておき、この段差に従っ
てエピタキシャル層１２表面に現れた段差を次工程の位
置あわせ用の基準とする。そして、エピタキシャル層１
２表面を熱酸化して膜厚２０００Å程度の酸化膜１３を
形成する。なお、バイポーラ型集積回路にあっては基板
１１上にエピタキシャル層１２を形成したものも半導体
ウェハとして定義される。
リコン半導体基板１１表面にアンチモンを選択拡散する
ことによりＮ＋埋め込み層（図示せず）を形成する。こ
の工程は最初の工程であるから、位置あわせは半導体ウ
ェハ１のオリエンテーションフラット５を基準にして行
う。次いで半導体基板１１の上にＮ型のエピタキシャル
層１２を積層する。Ｎ＋埋め込み層形成時に、半導体ウ
ェハ１のターゲットエリア２の一部にもＮ＋拡散を行っ
て基板１１表面に段差を形成しておき、この段差に従っ
てエピタキシャル層１２表面に現れた段差を次工程の位
置あわせ用の基準とする。そして、エピタキシャル層１
２表面を熱酸化して膜厚２０００Å程度の酸化膜１３を
形成する。なお、バイポーラ型集積回路にあっては基板
１１上にエピタキシャル層１２を形成したものも半導体
ウェハとして定義される。
【００１３】図１（Ｂ）を参照して、エピタキシャル層
１２形成後の最初の拡散工程として、酸化膜１３表面に
ホトレジスト膜をスピンオンコートにより形成し、これ
を前記埋め込み層の段差を利用してホトマスクの位置あ
わせを行い、露光、現像することによりレジストマスク
１４を形成する。そして沸酸により酸化膜１３を選択的
に除去してエピタキシャル層１２表面を露出する。その
後、レジストマスク１４を除去するためにウェハを硫酸
で洗浄し、更にウェハ表面に残った硫酸を洗浄するため
に純水洗浄を数十秒行い、乾燥処理する。
１２形成後の最初の拡散工程として、酸化膜１３表面に
ホトレジスト膜をスピンオンコートにより形成し、これ
を前記埋め込み層の段差を利用してホトマスクの位置あ
わせを行い、露光、現像することによりレジストマスク
１４を形成する。そして沸酸により酸化膜１３を選択的
に除去してエピタキシャル層１２表面を露出する。その
後、レジストマスク１４を除去するためにウェハを硫酸
で洗浄し、更にウェハ表面に残った硫酸を洗浄するため
に純水洗浄を数十秒行い、乾燥処理する。
【００１４】なお、図１（Ｂ）で中央の酸化膜１３ａは
アライメントマークを形成するためのものであり、周囲
の酸化膜１３ｂはアライメントマークを囲む囲みパター
ンを形成するためのものである。詳細は後述する。図１
（Ｃ）を参照して、表面にシランガスを用いて拡散源と
してのリングラス膜１５を堆積し、初期拡散によりエピ
タキシャル層１２表面にＮ＋初期拡散層１６を形成す
る。
アライメントマークを形成するためのものであり、周囲
の酸化膜１３ｂはアライメントマークを囲む囲みパター
ンを形成するためのものである。詳細は後述する。図１
（Ｃ）を参照して、表面にシランガスを用いて拡散源と
してのリングラス膜１５を堆積し、初期拡散によりエピ
タキシャル層１２表面にＮ＋初期拡散層１６を形成す
る。
【００１５】図２（Ａ）を参照して、リングラス膜１５
を沸酸洗浄により除去し、純水による洗浄工程を経た
後、拡散炉で熱処理を加えることにより初期拡散層１６
を引き延ばし拡散してＮ＋拡散層１７を形成する。Ｎ＋
拡散層１７は、例えばバイポーラ型ＮＰＮトランジスタ
のコレクタ低抵抗取り出し領域として用いられる。本工
程は酸化性雰囲気中での処理により、エピタキシャル層
１２表面に酸化膜１８を成長させる。シリコン表面が露
出するＮ＋拡散層１７上ではエピタキシャル層１２表面
のシリコン（Ｓｉ）と雰囲気中の酸素（Ｏ２）とが結合
することにより酸化膜１８を形成するので、表面のシリ
コンが消費され、その結果酸化膜１８との界面が図示す
るように約５０Å程度掘り下げられる。この段差が拡散
段差１９であり、アライメントマークを形成するもので
ある。
を沸酸洗浄により除去し、純水による洗浄工程を経た
後、拡散炉で熱処理を加えることにより初期拡散層１６
を引き延ばし拡散してＮ＋拡散層１７を形成する。Ｎ＋
拡散層１７は、例えばバイポーラ型ＮＰＮトランジスタ
のコレクタ低抵抗取り出し領域として用いられる。本工
程は酸化性雰囲気中での処理により、エピタキシャル層
１２表面に酸化膜１８を成長させる。シリコン表面が露
出するＮ＋拡散層１７上ではエピタキシャル層１２表面
のシリコン（Ｓｉ）と雰囲気中の酸素（Ｏ２）とが結合
することにより酸化膜１８を形成するので、表面のシリ
コンが消費され、その結果酸化膜１８との界面が図示す
るように約５０Å程度掘り下げられる。この段差が拡散
段差１９であり、アライメントマークを形成するもので
ある。
【００１６】図２（Ｂ）を参照して、拡散に使用した酸
化膜１８を一旦完全に除去する。その後再度熱酸化して
エピタキシャル層１２表面に比較的薄い膜厚５００Å程
度の熱酸化膜を形成する。この酸化膜は以降の工程を進
めるときの保護膜としての機能を持つ。そして、以降の
拡散工程を行うときは、エピタキシャル層１２上にレジ
ストマスクを形成し、該レジストマスクによって不純物
を選択的にイオン注入し、レジストマスク除去後、イオ
ン注入した不純物を非酸化性の雰囲気中で熱処理するこ
とにより必要な拡散層を形成する。そして、上記レジス
トマスクの形成と非酸化性の雰囲気中での熱処理を繰り
返すことにより回路素子を形成する。レジストマスクの
形成時には、Ｎ＋拡散層１７形成時に形成した拡散段差
１９によるアライメントマークを用いてホトマスクの位
置あわせを行う。この様なプロセスでは、エピタキシャ
ル層１２表面の酸化膜が成長しないので、拡散段差１９
がダレることなく、最後の工程まで鮮明に残すことが可
能となる。
化膜１８を一旦完全に除去する。その後再度熱酸化して
エピタキシャル層１２表面に比較的薄い膜厚５００Å程
度の熱酸化膜を形成する。この酸化膜は以降の工程を進
めるときの保護膜としての機能を持つ。そして、以降の
拡散工程を行うときは、エピタキシャル層１２上にレジ
ストマスクを形成し、該レジストマスクによって不純物
を選択的にイオン注入し、レジストマスク除去後、イオ
ン注入した不純物を非酸化性の雰囲気中で熱処理するこ
とにより必要な拡散層を形成する。そして、上記レジス
トマスクの形成と非酸化性の雰囲気中での熱処理を繰り
返すことにより回路素子を形成する。レジストマスクの
形成時には、Ｎ＋拡散層１７形成時に形成した拡散段差
１９によるアライメントマークを用いてホトマスクの位
置あわせを行う。この様なプロセスでは、エピタキシャ
ル層１２表面の酸化膜が成長しないので、拡散段差１９
がダレることなく、最後の工程まで鮮明に残すことが可
能となる。
【００１７】従って、図２（Ａ）の工程で形成した拡散
段差１９を拡散工程の最後までアライメントマークとし
て利用することにより、従来の位置あわせ誤差の累積が
ないので、高精度の位置あわせが可能となり、素子の高
集積化が可能となる。なお、拡散工程を全て終了した後
は電極配線の形成工程になる。電極配線野形成ではアル
ミ材料や層間絶縁膜材料を被覆させるので、熱酸化膜を
成長させないとはいえアライメントマークの段差が不鮮
明になる。従って、電極配線工程以降は、従来と同様に
後工程のためのアライメント膜を常に更新していくとい
うような手法を採る。
段差１９を拡散工程の最後までアライメントマークとし
て利用することにより、従来の位置あわせ誤差の累積が
ないので、高精度の位置あわせが可能となり、素子の高
集積化が可能となる。なお、拡散工程を全て終了した後
は電極配線の形成工程になる。電極配線野形成ではアル
ミ材料や層間絶縁膜材料を被覆させるので、熱酸化膜を
成長させないとはいえアライメントマークの段差が不鮮
明になる。従って、電極配線工程以降は、従来と同様に
後工程のためのアライメント膜を常に更新していくとい
うような手法を採る。
【００１８】図３は半導体ウェハ１のターゲットエリア
２を示す平面図である。形成する位置は図４（Ａ）と同
じである。ターゲットエリア２内部の領域２０は埋め込
み層形成等の位置あわせマークを形成するための領域と
して使用された領域である。従ってＮ＋拡散層１７形成
後は使用しない。そして、図１（Ｂ）の工程で、酸化膜
１３ａによりアライメントマーク２１ａ〜２１ｆを、酸
化膜１３ｂにより囲みパターン２２を形成する。アライ
メントマーク２１ａ〜２１ｆは同形状で複数個同時に形
成する。これはアライメントマークを常時更新する従来
プロセスとの位置の整合性を確保するためであり、これ
により露光装置の共用化が図られる。そして例えばＡと
いう拡散工程ではアライメントマーク２１ａを利用し、
Ｂという拡散工程ではアライメントマーク２１ｂを利用
するというように、各々の工程で利用するアライメント
マーク２１ａ〜２１ｆを変えるものである。
２を示す平面図である。形成する位置は図４（Ａ）と同
じである。ターゲットエリア２内部の領域２０は埋め込
み層形成等の位置あわせマークを形成するための領域と
して使用された領域である。従ってＮ＋拡散層１７形成
後は使用しない。そして、図１（Ｂ）の工程で、酸化膜
１３ａによりアライメントマーク２１ａ〜２１ｆを、酸
化膜１３ｂにより囲みパターン２２を形成する。アライ
メントマーク２１ａ〜２１ｆは同形状で複数個同時に形
成する。これはアライメントマークを常時更新する従来
プロセスとの位置の整合性を確保するためであり、これ
により露光装置の共用化が図られる。そして例えばＡと
いう拡散工程ではアライメントマーク２１ａを利用し、
Ｂという拡散工程ではアライメントマーク２１ｂを利用
するというように、各々の工程で利用するアライメント
マーク２１ａ〜２１ｆを変えるものである。
【００１９】そして、本発明が最も特徴とするように、
個々の位置あわせパターン２１ａ〜２１ｆの各々を囲み
パターン２２で取り囲むパターンとする。図中斜線部分
は酸化膜１３の残存部分、白抜き部分はＮ＋拡散層１７
を形成する部分を示す。囲みパターン２２の部分は酸化
膜１３ｂが残っている親水性の部分であるので、図１
（Ｂ）の酸化膜１３エッチング後の洗浄工程、及び図１
（Ｃ）のリングラス除去工程後の洗浄工程で、ターゲッ
トエリアの表面を被覆する水分が囲みパターン２２毎に
分割され、分割された量だけの水分が囲みパターン２２
の酸化膜１３ｂまたはアライメントマーク２１の酸化膜
１３ａに付着することになる。仮に水分が水滴となって
これらの酸化膜１３ａ、１３ｂに付着しても、その絶対
量が少ないので、アライメントマーク２１そのもののパ
ターンを覆うようなウォーターマークは発生せず、露光
装置での従来の弊害を完全に防止できる。
個々の位置あわせパターン２１ａ〜２１ｆの各々を囲み
パターン２２で取り囲むパターンとする。図中斜線部分
は酸化膜１３の残存部分、白抜き部分はＮ＋拡散層１７
を形成する部分を示す。囲みパターン２２の部分は酸化
膜１３ｂが残っている親水性の部分であるので、図１
（Ｂ）の酸化膜１３エッチング後の洗浄工程、及び図１
（Ｃ）のリングラス除去工程後の洗浄工程で、ターゲッ
トエリアの表面を被覆する水分が囲みパターン２２毎に
分割され、分割された量だけの水分が囲みパターン２２
の酸化膜１３ｂまたはアライメントマーク２１の酸化膜
１３ａに付着することになる。仮に水分が水滴となって
これらの酸化膜１３ａ、１３ｂに付着しても、その絶対
量が少ないので、アライメントマーク２１そのもののパ
ターンを覆うようなウォーターマークは発生せず、露光
装置での従来の弊害を完全に防止できる。
【００２０】従って、本発明はシリコン表面を大面積で
開口するようなプロセスとしたときでも、囲みパターン
２２を設けることによりアライメントマーク２１に付着
するウォーターマーク４の発生を防止することができ
る。
開口するようなプロセスとしたときでも、囲みパターン
２２を設けることによりアライメントマーク２１に付着
するウォーターマーク４の発生を防止することができ
る。
【００２１】
【発明の効果】以上に説明したとおり、本発明によれ
ば、囲みパターン２２を設けることによりアライメント
マーク２１に付着するウォーターマーク４の発生を防止
することができる利点を有する。これによりプロセスの
初期に形成したアライメントマークを最後の拡散工程ま
で利用するようなプロセスを確立することができ、集積
回路の高集積化に大幅に寄与できる利点を有する。
ば、囲みパターン２２を設けることによりアライメント
マーク２１に付着するウォーターマーク４の発生を防止
することができる利点を有する。これによりプロセスの
初期に形成したアライメントマークを最後の拡散工程ま
で利用するようなプロセスを確立することができ、集積
回路の高集積化に大幅に寄与できる利点を有する。
【図１】本発明の製造方法を説明するための断面図であ
る。
る。
【図２】本発明の製造方法を説明するための断面図であ
る。
る。
【図３】本発明を説明するための平面図である。
【図４】従来例を説明するための断面図である。
【図５】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 恒夫 新潟県小千谷市千谷甲3000番地 新潟三 洋電子株式会社内 (56)参考文献 特開 平８−213302（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 1/08
Claims (3)
- 【請求項１】 複数箇所にターゲットエリアを具備する
半導体ウェハを準備する工程と、 前記半導体ウェハの表面にシリコン酸化膜を形成する工
程と、 前記ターゲットエリア内の前記シリコン酸化膜を開口し
て、アライメントマークとなる部分に前記シリコン酸化
膜を残し、その周囲のシリコン酸化膜を除去する工程
と、 前記開口部から不純物拡散を行う工程と、 前記不純物拡散により形成したシリコン表面の段差をア
ライメントマークとして、次の拡散工程のマスク合わせ
を行う半導体装置の製造方法において、 前記ターゲットエリア内に前記アライメントマークを複
数個作り込むと共に、前記シリコン酸化膜を開口する工
程において、前記アライメントマークの各々の周囲にシ
リコン酸化膜による囲みパターンを形成したことを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記不純物拡散を行う工程により、以降
の工程で使用するアライメントマークの殆どを形成する
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記アライメントマークを形成する工程
以降の拡散工程の殆どを、イオン注入と非酸化性雰囲気
内における拡散処理で処理することを特徴とする請求項
１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1913697A JP3219712B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1913697A JP3219712B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10213894A JPH10213894A (ja) | 1998-08-11 |
| JP3219712B2 true JP3219712B2 (ja) | 2001-10-15 |
Family
ID=11991053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1913697A Expired - Fee Related JP3219712B2 (ja) | 1997-01-31 | 1997-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3219712B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1303663C (zh) * | 2003-12-30 | 2007-03-07 | 中芯国际集成电路制造(上海)有限公司 | 评估半导体制程的方法 |
-
1997
- 1997-01-31 JP JP1913697A patent/JP3219712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10213894A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228578B2 (ja) | ||
| US5100830A (en) | Method of manufacturing a semiconductor device | |
| US3933528A (en) | Process for fabricating integrated circuits utilizing ion implantation | |
| EP0401786A2 (en) | Method of manufacturing a lateral bipolar transistor | |
| US4371423A (en) | Method of manufacturing semiconductor device utilizing a lift-off technique | |
| JPS61501483A (ja) | 埋込層の形成および位置づけ方法 | |
| US4898837A (en) | Method of fabricating a semiconductor integrated circuit | |
| US4465705A (en) | Method of making semiconductor devices | |
| JP3219712B2 (ja) | 半導体装置の製造方法 | |
| JPH04171979A (ja) | 半導体装置およびその製造方法 | |
| US4469535A (en) | Method of fabricating semiconductor integrated circuit devices | |
| JP3013385B2 (ja) | 半導体装置の製造方法 | |
| JP3062597B2 (ja) | 半導体装置の製造方法 | |
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| JPH0126184B2 (ja) | ||
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JPS6123665B2 (ja) | ||
| JP2595997B2 (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| KR100227189B1 (ko) | 반도체장치의 소자분리방법 | |
| JPS5916340A (ja) | 半導体装置の製造方法 | |
| US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices | |
| JP2849287B2 (ja) | 半導体装置の製造方法 | |
| JP2663516B2 (ja) | 半導体素子の製造方法 | |
| JPH113870A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |