JP2005033224A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005033224A5 JP2005033224A5 JP2004291073A JP2004291073A JP2005033224A5 JP 2005033224 A5 JP2005033224 A5 JP 2005033224A5 JP 2004291073 A JP2004291073 A JP 2004291073A JP 2004291073 A JP2004291073 A JP 2004291073A JP 2005033224 A5 JP2005033224 A5 JP 2005033224A5
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- forming
- silicon layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000010409 thin film Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 9
- 230000007261 regionalization Effects 0.000 claims description 7
- 230000000875 corresponding Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001172 regenerating Effects 0.000 claims 2
- 150000002500 ions Chemical class 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005755 formation reaction Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective Effects 0.000 description 1
Description
本発明は、薄膜半導体装置の製造方法及びそのレジストパターン形成方法に関し、特に、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法、そのレジストパターン形成方法及びこれらの方法に使用するフォトマスクに関する。
従来、この種の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、イオンドーピングのようなフォトレジスト除去後の基板にパターンが残らない工程に、次の工程をアライメントすることができない。従って、この場合、次の工程では他の工程で形成したアライメントパターンが共通に使われている。
例えば、図6(a)に示されるように、レジスト層14の表面に、遮光領域121に対して光の透過領域としてアライメントパターン領域122とイオンドーピング領域123とを有する露光用マスク120を用いる場合を想定する。
この状態で露光し現像処理した結果、図6(b)に示されるように、遮光領域121以外のアライメントパターン領域122とイオンドーピング領域123とで露光した部分では、レジスト層14が除去され、レジスト層14(0)が生成される。すなわち、レジスト層14(0)には、アライメントパターン領域122及びイオンドーピング領域123それぞれに対応して下地シリコン層13までの空間を形成するアライメントパターン部2及びイオンドーピング部3が形成される。
この状態のレジスト層14(0)をマスクとしてイオンドーピングが実行される場合には、イオンドーピング部3のみならず、アライメントパターン部2の下地シリコン層13までがドーピングされるので、露出されるアライメントパターン部分もイオンドーピング部分と同一材質となる。従って、次の工程のためにレジスト層14を除去した場合、両者の光学的な識別ができず、アライメントマークの識別ができない。
従って、例えば、図6(c)に示されるように、複数パターンを有するレジスト層14(0)をマスクとせず、別に用意したアライメントパターン領域222のみを有するエッチング用マスク220を用いたエッチング処理を行う必要がある。このようにして、下地シリコン層13には、エッチングによりアライメントパターン4が形成される。この結果、図6(d)に示されるようにアライメントパターン4が他の領域と識別できるので次の工程では、レジスト層14(0)をマスクとして、位置合わせにこのアライメントパターン4を利用することができる。
また、最初にイオンドーピングを行う別の工程では、アライメントマーク形成だけのためにマスクを準備し、このマスクによりフォトレジスト層を形成する工程を追加して、上記図(d)と同一の状態を形成することができる。すなわち、アライメントマークを作成した後に次のイオンドーピング工程に移行するので、二つの工程それぞれでフォトレジスト層を作成するという方法が採用される。
上述した従来の薄膜半導体装置の製造方法及びそのレジストパターン形成方法では、最初にイオンドーピングのような処理工程がある場合、エッチング用マスクを用意してアライメントマークを生成する、又は次工程でアライメントマークに位置合わせするためのマスクを用意して主要処理を実行するなど、余分な工程が必要であるのみならず、次工程とのアライメントが間接的なアライメントとなるため目合わせ精度が悪くなるという問題点があった。
本発明の課題は、このような問題点を解決し、工程の簡略化を実現すると共にアライメント精度を向上させることができる薄膜半導体装置の製造方法、そのレジストパターン形成方法及びこれら方法に使用するフォトマスクを提供することである。
本発明による薄膜半導体装置の製造方法では、その使用されるレジストパターンとして、ハーフトーン又はグレートーンの領域を有するマスクを用いて異なる複数パターンに対応する複数の異なる膜厚領域をレジスト層に生成することを特徴としている。例えば、上記マスクは透過マスク領域、ハーフトーン露光領域及び遮光マスク領域それぞれを有し、それぞれの領域がレジスト層に複数段階の層厚パターンを形成している。すなわち、このように生成されたレジストパターンのうちアライメントパターンに対応する領域に最初にエッチング処理して下地シリコン層にアライメントマークを作成することができる。
具体的な薄膜半導体装置の製造方法は、まず、基板表面上に下地シリコン層を形成する工程と、下地シリコン層の表面上に複数の異なる膜厚領域を有するレジストパターンを形成する工程とを備えている。次いで、ここで下地が露出していない場合には下地を露出させるようにアライメントパターン部分であるレジストの最薄膜厚領域をアッシングにより除去する工程と、これにより生成されたレジストパターンをマスクにしてエッチングし、下地シリコン層にアライメントパターンを形成する工程とを備えている。更に、次のパターン部分の下地を露出させるようにレジストの最薄膜厚領域をアッシングにより除去する工程と、ここで生成されたレジストパターンをマスクにしてアライメントパターン以外を形成する工程とを備えている。このように、複数の異なる膜厚領域を有するレジストパターンに対して、レジストの最薄膜厚部分をアッシングにより段階的に除去している。
下地シリコン層にアライメントパターンを形成する以外の工程は、アライメントパターン以外のレジストパターンをマスクとして、エッチング加工またはエッチング以外の加工が可能である。更に、エッチング以外の工程の一つはレジストパターンをマスクとしてイオン注入加工する工程である。
また、液晶ディスプレー用に、基板に絶縁性透明基板を用いることができ、また、下地シリコン層の表面上に形成するレジストパターンとしてアライメントパターンを開口パターンに形成することができる。この工程により、アライメントパターン生成のためのアッシング処理工程を不用にしている。
このような方法により、アライメントパターンに対応するレジストパターンを、最薄膜厚のパターン又は露光・現像により開口パターンに形成することができる。従って、アライメントパターンは、必要であれば最初のアッシングで開口パターンに形成できるので、アライメントパターンのエッチングが可能である。この結果、次のアッシングで次に最も薄くなった膜厚のレジストパターン部分を除去して、例えばイオンドーピングが可能である。すなわち、アライメントマークの形成とイオンドーピングとの二つの工程に対して、レジストパターン形成のために一つのみのフォトマスクを使用すればよい。
以上説明したように本発明によれば、フォトマスクにハーフトーン領域を有するハーフトーンマスクを用いて生成した最も薄厚のレジスト層部分を利用し、エッチング処理してアライメントパターンを形成する薄膜半導体装置の製造方法が得られる。この方法によって、複数のフォトレジスト生成工程を一つにできるので、工程の簡略化を実現すると共に複数のフォトレジストによる目合わせを回避してアライメント精度を向上させることができる。
次に、本発明の実施の形態について図面を参照して説明する。
図1は、本発明による実施一形態を説明するための薄膜半導体装置の断面図による製造工程図を示す図である。また、図2は、図1(c)における製造工程の詳細な一形態を示す図であり、図3は本発明を適用する薄膜半導体装置の基板平面の一形態を示す図である。図3に示されるように、基板30の上面にアライメントパターン31がトランジスタ形成領域32の一角を挟んで基板30上面の位置決めのために設けられる。
図1に示された薄膜半導体装置の製造方法では、まず、図1(a)に示されるように、例えば透明絶縁性のガラス基板11の表面に、例えば二酸化ケイ素の絶縁膜12が下地保護膜としてほぼ3000オングストロームに形成される。次いで、図1(b)に示されるように、絶縁膜12の表面に、LP−CVD又はPE−CVDによりほぼ600オングストロームのアモルファスシリコン(以後、a−Siと呼称する)が下地シリコン層13として形成される。PE−CVDにより形成されたa−Siは、下地シリコン層13として成膜後、1%以下に脱水素処理される。
ここで、図2を参照して、図1(c)に示されるレジスト層14aの生成方法について説明する。
まず、図2(a)に示されるように、図1(b)に示される下地シリコン層13の上面にほぼ2μmのレジスト層14が塗布される。
次いで、図2(b)に示されるように、フォトマスクにハーフトーン領域が形成されたハーフトーンマスク20により露光処理する。すなわち、ハーフトーンマスク20は、レジスト層14の厚さが保たれる遮光マスク部分21と、レジスト層14を残さない透過マスク部分22と、例えば中間の厚さというような所定の厚さにレジスト層14が残される半透過(以後、ハーフトーン)マスク部分23とを有する。
図2に示される例では、透過マスク部分22は図3におけるアライメントパターン31の形成のためにいられる。また、ハーフトーンマスク部分23は図3におけるトランジスタ領域32のイオンドーピングに用いられる。
露光して現像した後には、図2(c)に示されるように、余分な露光部分のレジスト層14が除去されるので、3段階のレジスト層膜厚が成形されたレジスト層14aが生成する。すなわち、レジスト層14の厚さを残す遮光パターン部1と、レジスト層14を残さない透過パターン部2と、所定の厚さにレジスト層14が残されるハーフトーンパターン部3とである。
ハーフトーン露光によるハーフトーンパターン部3のレジスト層14aの厚さは、プロセス条件により異なるが、ドライエッチングの場合には3000オングストローム以上、またウェットエッチングの場合には1000オングストローム以上あることが好ましい。
再度、図1に戻り説明する。図1(c)は上述した工程により生成された図2(c)と同一の形態である。
続いて、図1(d)に示されるように、レジスト層14aの透過パターン部2のみで露出する下地シリコン層13がレジスト層14aをマスクにしてドライエッチングされる。その結果、下地シリコン層13はアライメントパターン4を備えた下地シリコン層13aに形成される。
次に、図1(e)に示されるように、アッシングによりレジスト層14aの膜厚を全体的に減らしてハーフトーンパターン部3のレジスト層14aが除去されたメインパターン領域5で下地シリコン層13aの露出部分に、例えばNchトランジスタの閾値制御用ボロンのイオン注入又はイオンドーピングを行う。最後にレジスト14bを除去することにより次工程のためのアライメントマーク4とボロンの選択的な導入領域となったメインパターン領域5との形成を一つのマスク工程で実行することができる。
上記では、ドライエッチングとNchトランジスタのチャネル領域形成とについて説明したが、ドライエッチングの代わりにウェットエッチングを適用することが可能なことはいうまでもなく、Nchトランジスタの代わりにPchトランジスタのチャネル形成領域への選択的な不純物導入を行う場合にも適用できる。また、トランジスタに限らず不純物導入を必要とする全てのデバイスの選択的な不純物導入工程に適用可能である。更に、ハーフトーンマスク部分はハーフトーンパターン部に形成され、ドーピング工程だけでなく第2のエッチング工程にも適用可能である。また、下地シリコン層はa−Si(amorphous silicon)としたが多結晶シリコン(polycrystal silicon)でも適用可能である。
次に、図4を参照して、パターン形成以外の、アイランド領域の同時形成について説明する。
上述した製造工程では、次ぎ工程のためのアライメントパターン形成工程と選択的な不純物導入工程とに適用したが、アライメントパターン形成は単なるパターンの形成のみならず、例えばアイランド領域6の形成と同時に行うこともできる。すなわち、図示されるように、アライメントパターン4の他にアイランド領域8に対するパターンも同時形成できるので、アライメントマーク用、アイランド用、及びドーピング用それぞれの三つの形成目的に対して一つのフォトレジストで充足可能である。
次に、図5を参照して、図1とは別の実施の形態について説明する。
図示されるガラス基板11には、図1(b)に示される下地シリコン層13の表面にほぼ1000オングストロームの二酸化ケイ素がLP−CVDあるいはPE−CVDにより酸化膜15として形成されている。この酸化膜15を下地シリコン層13の上に形成することにより、下地シリコン層13がレジスト層14から汚染されることを防ぐことが可能となる。
上記説明では、レジスト層を三層に形成しているが、フォトマスクのハーフトーン領域を複数段階に形成することにより、四層以上の複数層を形成することも可能である。
1 遮光パターン部
2 透過パターン部
3 ハーフトーンパターン部
4、31 アライメントパターン
5 メインパターン領域
6 アイランド領域
11 ガラス基板
12 絶縁膜
13 下地シリコン層
14 レジスト層
20 ハーフトーンマスク
21 遮光マスク部分
22 透過マスク部分
23 半透過マスク部分(ハーフトーンマスク部分)
30 基板
32 トランジスタ形成領域
2 透過パターン部
3 ハーフトーンパターン部
4、31 アライメントパターン
5 メインパターン領域
6 アイランド領域
11 ガラス基板
12 絶縁膜
13 下地シリコン層
14 レジスト層
20 ハーフトーンマスク
21 遮光マスク部分
22 透過マスク部分
23 半透過マスク部分(ハーフトーンマスク部分)
30 基板
32 トランジスタ形成領域
Claims (8)
- 基板表面上に下地シリコン層を形成する工程と開口パターンと、複数の異なる膜厚領域のパターンとを有するレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記開口パターンの位置する前記下地シリコン層をエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記レジストパターンの複数の異なる膜厚領域ごとにレジストパターンの膜厚を薄くすることによって再生されたレジストパターンをマスクにして前記アライメントパターン以外のパターンをエッチング以外で加工して順次形成する工程とを備えることを特徴とする薄膜半導体装置の製造方法。
- 請求項1において、前記エッチング以外で加工する工程は、前記レジストパターンをマスクとしてイオン注入加工する工程であることを特徴とする薄膜半導体装置の製造方法。
- 請求項1乃至2のうちの何れか一つにおいて、前記基板に絶縁性透明基板を用いることを特徴とする薄膜半導体装置の製造方法。
- 請求項1乃至3のうちのいずれか1つにおいて、再生されたレジストパターンをアッシングにより形成することを特徴とする薄膜半導体装置の製造方法。
- 基板表面上に形成した下地シリコン層にフォトレジストを塗布してフォトレジスト層を形成する工程と、前記フォトレジスト層に露光・現像処理して開口パターンと複数の異なる膜厚領域のパターンとを有するレジストパターンを形成する工程と、前記レジストパターンをマスクにして前記開口パターンの位置する下地シリコン層をエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記アライメントパターン以外のパターンをエッチング以外で加工するためのレジストパターンを前記複数層の膜厚領域ごとに前記レジストパターンの膜厚を薄くすることにより順次再生する工程とを有することを特徴とするレジストパターン形成方法。
- 請求項5において、アッシングにより前記レジストパターンの膜厚を薄くすることを特徴とするレジストパターン形成方法。
- 基板表面上に下地シリコン層を形成する工程と、開口パターンと複数の異なる膜厚領域のパターンとを有するレジストパターンを前記下地シリコン層の上部に形成する工程と、前記レジストパターンをマスクにして前記開口パターンの位置する前記下地シリコン層をエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記レジストパターンの複数の異なる膜厚領域ごとにレジストパターンの膜厚を薄くすることによって再生されたレジストパターンをマスクにして前記アライメントパターン以外のパターンをエッチング以外で加工して順次形成する工程とを備える薄膜半導体装置の製造方法に使用するフォトマスクであって、開口パターンと複数の異なる膜厚領域のパターンとを有するレジストパターンを形成するために1つのフォトマスクに、アライメントパターン部、アライメントパターン形成に続く次工程処理用メインパターン部、及びこれら以外の少なくとも三つの部分に対応して、透過マスク領域、少なくとも一段階のハーフトーン露光領域、及び遮光マスク領域が形成されたフォトマスク。
- 基板表面上に下地シリコン層を形成する工程と、フォトレジストを塗布してフォトレジスト層を形成する工程と、前記フォトレジスト層に露光・現像処理して開口パターンと複数の異なる膜厚領域のパターンとを有するレジストパターンを前記下地シリコン層の上部に形成する工程と、前記レジストパターンをマスクにして前記開口パターンの位置する前記下地シリコン層をエッチングすることにより前記下地シリコン層にアライメントパターンを形成する工程と、前記アライメントパターン以外のパターンをエッチング以外で加工するためのレジストパターンを前記複数層の膜厚領域ごとに前記レジストパターンの膜厚を薄くすることにより順次再生する工程とを有するレジストパターン形成方法に使用するフォトマスクであって、開口パターンと複数の異なる膜厚領域のパターンとを有するレジストパターンを形成するために1つのフォトマスクに、アライメントパターン部、アライメントパターン形成に続く次工程処理用メインパターン部、及びこれら以外の少なくとも三つの部分に対応して、透過マスク領域、少なくとも一段階のハーフトーン露光領域、及び遮光マスク領域が形成されたフォトマスク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291073A JP4108662B2 (ja) | 2004-10-04 | 2004-10-04 | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291073A JP4108662B2 (ja) | 2004-10-04 | 2004-10-04 | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163083A Division JP3612525B2 (ja) | 2002-06-04 | 2002-06-04 | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005033224A JP2005033224A (ja) | 2005-02-03 |
JP2005033224A5 true JP2005033224A5 (ja) | 2005-07-21 |
JP4108662B2 JP4108662B2 (ja) | 2008-06-25 |
Family
ID=34214502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004291073A Expired - Fee Related JP4108662B2 (ja) | 2004-10-04 | 2004-10-04 | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4108662B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693451B2 (ja) * | 2005-03-22 | 2011-06-01 | Hoya株式会社 | グレートーンマスクの製造方法及び薄膜トランジスタ基板の製造方法 |
JP2010287656A (ja) | 2009-06-10 | 2010-12-24 | Toshiba Corp | 固体撮像装置の製造方法 |
-
2004
- 2004-10-04 JP JP2004291073A patent/JP4108662B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100866438B1 (ko) | 박막 반도체 장치의 레지스트 패턴 형성 방법과 그 하프톤마스크 | |
JPH10163174A (ja) | 薄膜のパターニング方法 | |
JP3190878B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2004200651A (ja) | トップゲート型薄膜トランジスタの形成方法 | |
JP5064687B2 (ja) | 半導体素子の製造方法 | |
CN100527353C (zh) | 半导体器件的制造方法 | |
JP4108662B2 (ja) | 薄膜半導体装置の製造方法、レジストパターン形成方法及びこれらの方法に使用するフォトマスク | |
JP2007123342A (ja) | 半導体装置の製造方法。 | |
JP2005033224A5 (ja) | ||
JP2007180475A (ja) | 非晶質カーボンを利用する半導体素子の製造方法 | |
KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
JP2754202B2 (ja) | 半導体素子の製造方法 | |
JP2002221782A (ja) | フォトマスク、フォトマスクの製造方法および半導体装置の製造方法 | |
JPH0697024A (ja) | レジストパターンの形成方法 | |
JPH1048809A (ja) | 位相シフトマスクの製造方法 | |
KR100824198B1 (ko) | 반도체 소자의 제조방법 | |
JPH11261101A (ja) | フォトセンサ素子の製造方法 | |
KR20030092569A (ko) | 반도체 소자의 제조 방법 | |
KR0172551B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
US7902079B2 (en) | Method for fabricating recess pattern in semiconductor device | |
KR20040031524A (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
JPH07161627A (ja) | アライメントマークの形成方法 | |
KR19990050158A (ko) | 고집적화를 위한 반도체 장치의 제조방법 | |
KR20020033846A (ko) | 반도체소자의 엔드캡 제조 방법 | |
KR20020002676A (ko) | 반도체 소자의 위상 반전 마스크 제조방법 |