KR0135048B1 - 멀티스텝구조를 갖는 콘택부 및 그 형성방법 - Google Patents

멀티스텝구조를 갖는 콘택부 및 그 형성방법

Info

Publication number
KR0135048B1
KR0135048B1 KR1019940013446A KR19940013446A KR0135048B1 KR 0135048 B1 KR0135048 B1 KR 0135048B1 KR 1019940013446 A KR1019940013446 A KR 1019940013446A KR 19940013446 A KR19940013446 A KR 19940013446A KR 0135048 B1 KR0135048 B1 KR 0135048B1
Authority
KR
South Korea
Prior art keywords
contact
forming
contact hole
metal
semiconductor substrate
Prior art date
Application number
KR1019940013446A
Other languages
English (en)
Inventor
김현숙
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940013446A priority Critical patent/KR0135048B1/ko
Application granted granted Critical
Publication of KR0135048B1 publication Critical patent/KR0135048B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 섭미크론급의 디자인룰을 갖는 반도체 장치의 콘택부의 형성에 적당하도록 멀티스텝구조를 갖는 콘택부 및 그 형성방법에 관한 것이다.
본 발명의 방법은 메탈라인 형성시 콘택부 형성방법에 있어서, a) 반도체 기판 내에 불순물을 도핑하여 졍션을 형성한 후, 기판 상에 절연막을 형성하고 콘택영역의 절연막을 식각하여 폴리머가 잔류하는 측벽을 갖는 제1콘택홀을 형성하는 단계와, b) 상기 폴리머를 마스크로하여 제1콘택홀 저부의 반도체 기판을 식각함으로서 제1콘택홀 일부에 단차를 갖는 제2콘택홀을 형성한 후, 제1콘택홀 측벽의 폴리머를 제거하는 단계와, c) 제1 및 제2콘택홀과 절연막 상에 베리어메탈과 메탈을 차례로 증착하는 단계를 포함한다.

Description

멀티스텝구조를 갖는 콘택부 및 그 형성방법
제1도는 종래 방법의 주요공정도이고,
제2도는 본 발명의 주요공정도이다.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체 기판 12,22 : 졍션
13,13-123,23-1 : 절연막 14,24 : 포토레지스트패턴
15,27 : 메탈라인 25 : 제1콘택홀
24-1 : 폴리머 25-1 : 제2콘택홀
26 : 베리어메탈
본 발명은 메탈라인형성시 콘택부에 관한 것으로서, 특히 섭미크론급의 디자인룰을 갖는 반도체 장치의 콘택부의 형성에 적당하도록 멀티스텝구조를 갖는 콘택부 및 그 형성방법에 관한 것이다.
반도체장치 디바이스의 제조공정 중에 실시하는 메탈라인형성 시에 하층의 소자와 메탈라인을 연결하기 위한 콘택부를 형성하게 된다. 즉, 콘택부는 기판 내부의 졍션간의동작을 액티브하게 해주기 위하여 졍션표면에 형성사는 접촉부이다. 이러한 졍션콘택을 매개로 하여 소자의 동작을 액티브하게 하는 역할을 하며 이러한 동작을 유도함으로서 전체적인 디바이스 동작을 구현할 수 있다.
제1도는 종래의 메탈라인형성시 콘택부형성방법을 도시한 것이다.
도면을 참조하여 설명하면 다음과 같다.
먼저 제1도의 (a)와 같이 반도체기판(11) 위에 졍션(12)을 형성한 뒤, 하지층의 전면에 산화막을 증착하여 절연막(13)을 형성한다.
다음 포토레지스트를 도포 및 노광, 현상으로 포토레지스트패턴(14)으로 콘택영역을 정의한다.
이어서 제1도의 (b)와 같이 포토레지스트패턴(14)을 이용하여 콘택부를 형성할 부위의 산화막을 제거하여 절연막(13-1)에 콘택홀을 형성한다.
제1도의 (c)와 같이 금속을 증착한 뒤, 식각하여 메탈라인(15)을 완성한다.
그런데 이러한 방법으로 형성한 콘택부에는 기본적으로 졍션 표면과 금속간의 접촉을 유도하는 것이므로 접촉면에서는 디바이스 동작에 좋지 못한 영향을 미치는 오믹콘택(Ohmic Contact)이 형성된다.
졍션 접촉부위에 발생하는 오믹콘택은 접촉면의 면적과 졍션의 도핑농도에 주로 영향을 받는데 접촉면의 면적이 클수록, 졍션이 고농도 도핑일수록 오믹콘택은 줄어든다.
그런데 근래의 고집적화 경향에 따라 디바이스 디자인룰이 섭미크론으로 가게되어 졍션콘택의 접촉면이 줄어들고 그 결과로 오믹콘택이 증가하여 디바이스의 신뢰성을 저하시켰다.
본 발명은 종래의 문제점을 해결하기 위한 것으로서, 콘택부의 실제 콘택 표면적을 증가시키는 메탈라인형성시 콘택부형성방법을 제공하는데 그 목적이 있다.
본 발명은 메탈라인 형성시 콘택부형성방법에 있어서, a) 반도체기판 내에 불순물을 도핑하여 졍션을 형성한 후, 기판 상에 절연막을 형성하고 콘택영역의 절연막을 식각하여 폴리머가 잔류하는 측벽을 갖는 제1콘택홀을 형성하는 단계와, b) 상기 폴리머를 마스크로하여 제1콘택홀 저부의 반도체기판을 식각함으로서 제1콘택홀 일부에 단차를 갖는 제2콘택홀을 형성한 후, 제1콘택홀 측벽의폴리머를 제거하는 단계와, c) 제1및 제2콘택홀과 절연막 상에 베리어메탈과 메탈을 차례로 증착하는 단계를 포함한다.
즉, 섭미크론 디자인룰을 가지는 고집적 반도체장치의 디바이스에 있어서 콘택부의 실제 접촉면을 증가시키기 위하여 콘택부에 단차를 형성하여서 오믹콘택을 개선한다.
제2도는 본 발명의 콘텍부 형성공정을 도시한 것이다.
도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
제2도의 (a)와 같이 반도체기판 내에 메탈과의 콘택부를 형성하기 위해 반도체기판(21) 내에 불순물을 도핑하여 졍션(22)영역을 형성한 후, 시판의 전면에 산화막을 증착하여 절연막(23)을 형성한다.
다음 포토레지스트를 도포하고 사진공정으로 노광 및 현상으로 콘택부를 형성할 부위의 포토레지스트를 제거하여 포토레지스트패턴(24)을 만든다.
제2도의 (b)와 같이 포토레지스트패턴을 마스크로 이용하여 포토레지스트 하부의 산화막을 식각하여 절연막(23-1) 내에 제1콘택홀(25)을 형성한 후, 포토레지스트를 제거한다.
식각공정 완료 후의 절연막의 측벽에는 도면에 도시한 바와 같이 포토레지스트 등의 폴리머(24-1)가 잔류하게 되는데, 포토레지스트와 개스의 양을 조절함으로서 절연막의 측벽에 폴리머가 잔류하도록 식각공정 진행한다.
다음 제2도의 (c)와 같이 식각공정 후에 잔류하는 폴리머를 마스크로하여 콘택홀 저부의 노출된 반도체기판을 식각하여 기판 일부에 제2콘택홀(25-1)을 형성하여 노출부위의 기판에 단차를 만든다. 단차형성 후, 폴리머를 제거한다.
제2도의 (d)와 간이 콘택부에서의 접합스파이크를 방지하기 위한 베리어메탈(26)을 증착한다.
마지막으로 제2도의 (e)와 같이 베리어메탈 위에 메탈을 증착하여 메탈라인을 완성한다.
이와 같은 방법에 의하여 제조한 콘택부는 다음과 같은 구조를 갖는다.
각종 소자를 형성한 반도체기판과 그 반도체기판 상에 형성하며 메탈과 기판과의 콘택하기 위한 콘택홀에 의하여 일부가 제거된 절연막이 있고, 반도체기판 내에는 콘택홀의저부에 단차를 갖는 표면에 의해 접합하여서 형성하는 졍션을 형성하며, 콘택홀 및 절연막 상에 증착한 베리어메탈과, 베리어메탈 상에 증착한 메탈을 포함하여 구성한 구조를 갖는다.
본 발명의 또다른 실시예로서는 졍션부위의 반도체기판의 식각을 다단계로 반복하여 콘택홀 저부의 기판에 다단계의 단차를 형성함으로서 콘택부의 실제 콘택표면적을 증가시키는 구조를 만드는 방법이 있다.
본 발명은 식각공정 중에 잔류하는 폴리머를 실리콘에치공정에 이용함으로서 기판과 메탈과의 접촉면적을 증가시켜서 콘택저항을 낮추는 효과가 있다.
또한 실리콘에치공정을 수차례로 실시할 경우 콘택부의 기판에 다단계의 단차가 형성되어 콘택저항을 감소시킨다.

Claims (5)

  1. 메탈라인 형성시 콘택부형성방법에 있어서, 가) 반도체기판 내에 불순물을 도핑하여 졍션을 형성한 후, 기판 상에 절연막을 형성하고 콘택영역의 절연칵을 식각하여 폴리머가 잔류하는 측벽을 갖는 제1콘택홀을 형성하는 단계와, 나) 상기 폴리머를 마스크로하여 제 1 콘택홀 저부의 반도체기판을 식각함으로서 제1 콘택홀 일부에 단차를 갖는 제2 콘택홀을 형성한 후, 제1 콘택홀 측벽의 폴리머를 제거하는 단계와, 다) 제1 및 제2 콘택홀과 절연막 상에 베리어메탈과 메탈을 차례로 증착하는 단계를 포함하여 이루어지는 멀티스텝구조를 갖는 콘택부형성방법.
  2. 제1항에 있어서, 상기 폴리머는 식각공정 중에 포토레지스트와 개스량을 조절함으로서 제1콘택홀 측벽의 절연막 표면에 잔류하도록 형성하는 것이 특징인 멀티스텝구조를 갖는 콘택부형성방법.
  3. 제1항에 있어서, 상기 a)단계의 식각을 1회 이상 실시하여 콘택홀 저부의 기판에 다단계의 단차를 형성하는 것이 특징인 멀티스텝구조를 갖는 콘택부형성방법.
  4. 메탈라인형성시 콘택부의 구조에 있어서, 각종 소자를 형성한 반도체기판과, 상기 반도체기판 상에 형성하며 메탈과 기판과의 콘택을 형성하기 위한 콘택홀에 의하여 일부가 제거된 절연막과, 상기 반도체기판 내에 형성하여 상기 콘택홀 저부에 단차를 갖는 표면에 의해 접하여서 형성하는 졍션과, 상기 콘택홀 및 절연막 상에 증착한 베리어메탈과, 베리어메탈 상에 증착한 메탈을 포함하는 멀티스텝구조를 갖는 콘택부.
  5. 제4항에 있어서, 상기 졍션의 표면은 다단계의 단차를 형성한 것이 특징인 멀티스텝구조를 갖는 콘택부.
KR1019940013446A 1994-06-15 1994-06-15 멀티스텝구조를 갖는 콘택부 및 그 형성방법 KR0135048B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940013446A KR0135048B1 (ko) 1994-06-15 1994-06-15 멀티스텝구조를 갖는 콘택부 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940013446A KR0135048B1 (ko) 1994-06-15 1994-06-15 멀티스텝구조를 갖는 콘택부 및 그 형성방법

Publications (1)

Publication Number Publication Date
KR0135048B1 true KR0135048B1 (ko) 1998-04-20

Family

ID=19385307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013446A KR0135048B1 (ko) 1994-06-15 1994-06-15 멀티스텝구조를 갖는 콘택부 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR0135048B1 (ko)

Similar Documents

Publication Publication Date Title
KR0136569B1 (ko) 고집적 반도체 소자의 콘택홀 형성 방법
JPH05152293A (ja) 段差付き壁相互接続体及びゲートの製造方法
KR100190261B1 (ko) 집적회로의 게이트 스택 제조 방법
KR0135048B1 (ko) 멀티스텝구조를 갖는 콘택부 및 그 형성방법
US5902133A (en) Method of forming a narrow polysilicon gate with i-line lithography
US6583036B1 (en) Method of manufacturing a semiconductor device
KR100226791B1 (ko) 반도체 소자의 제조 방법
KR100281275B1 (ko) 반도체 소자의 다결정 실리콘 배선 제조방법
KR100265989B1 (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR100632047B1 (ko) 반도체 소자의 게이트 형성 방법
KR0138963B1 (ko) 금속배선 형성방법
KR0167607B1 (ko) 롬의 게이트전극 제조 방법
KR100265853B1 (ko) 반도체소자제조방법
JPH09172168A (ja) 半導体装置の製造方法
KR100282338B1 (ko) 반도체장치의 소자분리방법
JPS63102340A (ja) 半導体装置の製造方法
JP2602142B2 (ja) 半導体装置の製造方法
KR100382548B1 (ko) 반도체 소자의 제조방법
KR0141106B1 (ko) 반도체소자의제조방법
KR0147485B1 (ko) 롬의 게이트전극 제조방법
KR100511923B1 (ko) 반도체소자의 소자분리막 형성방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR100204910B1 (ko) 반도체장치의 배선들의 접촉 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111222

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee