KR100281275B1 - 반도체 소자의 다결정 실리콘 배선 제조방법 - Google Patents
반도체 소자의 다결정 실리콘 배선 제조방법 Download PDFInfo
- Publication number
- KR100281275B1 KR100281275B1 KR1019940039050A KR19940039050A KR100281275B1 KR 100281275 B1 KR100281275 B1 KR 100281275B1 KR 1019940039050 A KR1019940039050 A KR 1019940039050A KR 19940039050 A KR19940039050 A KR 19940039050A KR 100281275 B1 KR100281275 B1 KR 100281275B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- oxide film
- polysilicon
- polycrystalline silicon
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 다결정실리콘 배선 제조방법에 관한것으로서, 필드산화막의 단차에 의해 버즈빅 상에 다결정실리콘층이 식각되지 않고 남는 스트링거를 제거하기 위하여 패턴 식각 공정시 다량의 폴리머가 형성되는 HBr 가스를 식각가스에 혼합 사용하여 패턴들의 표면에 폴리머가 형성되도록한 후, 폴리머 및 스트링거 제거를 염소 및 SF6가스가 혼합된 식각가스를 사용하여 등방성식각하여 스트링거의 식각속도를 상대적으로 증가시켜 기판 손상을 방지하였으므로, 결함 증가에 따른 노설전류 증가등과 같은 불량 발생을 방지하고, 식각공정의 효율성이 증가되어 공정수율 및 소자동작의 신뢰성이 증가된다.
Description
제1a도 내지 제1c도는 종래 기술에 따른 반도체소자의 다결정 실리콘 배선 제조 공정도.
제2a도 내지 제2c도는 본 발명에 따른 반도체소자의 다결정실리콘 배선 제조 공정도.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 반도체기판 2 : 필드산화막
3 : 게이트산화막 4 : 제 1 다결정실리콘층
5 : 층간절연막 6 : 제 2 다결정실리콘층
7 : 감광막패턴 8 : 다결정실리콘 스트링거
9 : 폴리머
본 발명은 반도체소자의 다결정실리콘 배선 제조방법에 관한것으로서, 특히 필드산화막의 단차에 의해 소자분리영역의 경계 부분에 띠형상으로 형성되는 다결정실리콘층 스트링거를 제거하기 위하여 식각공정시 폴리머가 형성되도록하여 패턴으로 예정된 부분을 보호하고, 식각 속도를 증가시킨 등방성식각을 실시하여 상기 스트링거를 제거하여 과식각에 따른 반도체기판의 손상을 방지하여 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 다결정실리콘 배선 제조방법에 관한것이다.
최근 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 많은 영향을 받고 있다. 특히 사진 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
종래 반도체소자의 미세패턴 제조방법을 살펴보면 다음과 같다.
먼저, 미세패턴이 되는 피식각 도전층이 형성되어 있는 반도체 웨이퍼상에 감광제와 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 균일하게 도포하고, 상기 감광막을 선택적으로 노광한후, 알카리성 현상액으로 처리하여 감광막패턴을 형성하고, 상기 감광막 패턴을 마스크로 도전층을 식각하여 미세패턴을 형성한다.
상기와 같은 종래 도전배선 미세패턴은 (배선의 폭)/ (배선간 간격) 즉 라인/스페이스가 상기 감광막패턴의 분해능에 따라 좌우된다.
따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.
일반적인 감광막패턴 형성 기술은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약요인에 의해 어느정도, 예를들어, 광파장이 각각 436, 365 및 248nm인 G-라인, i-라인 및 엑시머 레이저를 광원으로 사용하는 축소노광장치의 공정분해능으로는 약 0.7㎛, 0.5㎛, 0.3㎛ 정도 크기의 패턴을 형성하는 것이 한계이다.
또한 대면적 도포가 가능하고, 가공성이 우수하며, 저항이 비교적 작은 다결정실리콘층은 반도체소자의 배선으로 다양하게 사용된다.
제 1a 도 내지 제 1c 도는 종래 기술에 따른 반도체소자의 다결정실리콘 배선 제조 공정도로서, 플레시 메모리의 플루팅 게이트와 조절 게이트가 되는 다결정실리콘층 배선의 예이다.
먼저, 반도체기판(1)에서 소자분리영역으로 예정되어 있는 부분상에 필드산화막(2)을 형성하고, 상기 구조의 전표면에 게이트산화막(3)과 제 1 다결정실리콘층(4), 층간절연막(5) 및 제 2 다결정실리콘층(6)을 순차적으로 형성하고, 상기 제 1 및 제 2 다결정실리콘층(4), (6)에서 패턴으로 예정되어있는 부분상측의 제 2 다결정실리콘층(6) 상에 감광막패턴(7)을 형성한다. (제 1a 도 참조).
그후, 상기 감광막패턴(7)에 의해 노출되어 있는 제 2 다결정실리콘층(6)에서 제 1 다결정실리콘층(4)까지 순차적으로 이방성식각하여 층간절연막(5)이 개재되어있는 제 1 및 제 2 다결정실리콘층(4), (6) 패턴을 형성한다. 이때 상기 필드산화막(2)의 단차에 의해 필드산화막(2)의 경계 부분에 소정의 폭을 갖는 제 1 다결정실리콘층(4) 및 층간절연막(5) 패턴으로된 다결정실리콘 스트링거(8)가 남게된다. (제 1b 도 참조).
그다음 과식각을 실시하여 상기 다결정실리콘 스트링거(8)를 제거한다. 이때 상기 노출되는 반도체기판(1)의 표면이 손상되어 격자결함이 증가된다. (제 1c 도 참조).
상기와 같은 종래기술에 따른 반도체소자의 다결정실리콘 배선 제조방법은, 다결정실리콘층 식각공정시 필드산화막의 단차에 의해 필드산화막의 경계 부분의 다결정실리콘층이 완전히 제거되지 않고 띠형상의 스트링거로 남게되면, 상기 스트링거를 제거하기 위하여 과식각을 실시하면 노출되어있는 반도체기판의 표면이 손상되어 결함이 증가되므로 누설전류가 증가되는 등 소자동작의 신뢰성이 떨어지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 다결정실리콘층 패턴닝 공정시 필드산화막의 단차에 의해 버즈빅 부분에 형성되는 스트링거를 제거하기 위하여 다결정실리콘층의 식각시 폴리머가 형성되도록하여 패턴의 표면을 감싸게 하고, 식각 속도를 증가시킨 등방성식각을 하여 스트링거를 제거하고, 폴리머를 제거하여 기판의 손상을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 다결정실리콘 배선 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 다결정실리콘 배선 제조방법의 특징은, 반도체기판에서 소자분리영역으로 예정되어 있는 부분상에 필드산화막을 형성하는 공정과, 상기 구조의 전표면에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 제 1 다결정실리콘층과 형성하는 공정과, 상기 제 1 다결정실리콘층상에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 제 2 다결정실리콘층을 형성하는 공정과, 상기 제 2 다결정실리콘층에서 패턴으로 예정되어 있는 부분상에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 제 2 다결정실리콘층에서 제 1 다결정실리콘층까지 순차적으로 이방성 식각하여 제 1 및 제 2 다결정실리콘층 패턴을 형성하되, HBr 가스를 포함하는 식각가스를 사용하여 전표면에 폴리머가 도포되도록하는 공정과, 상기 폴리머를 염소가스를 포함하는 식각가스를 사용하여 제거하되 등방성식각하여 다결정실리콘 스트링거를 제거하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 다결정실리콘 배선 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제 2a 도 내지 제 2c 도는 본발명에 따른 반도체소자의 다결정실리콘 배선 제조 공정도로서, 플레시 메모리의 플루팅 게이트와 조절 게이트가 되는 다결정실리콘층 배선의 예이다.
먼저, 반도체기판(1)에서 소자분리영역으로 예정되어 있는 부분상에 필드산화막(2)을 형성하고, 상기 구조의 전표면에 게이트산화막(3)과 제 1 다결정실리콘층(4), 층간절연막(5) 및 제 2 다결정실리콘층(6)을 순차적으로 형성한다. 이때 상기 제 1 층간절연막(4)은 플루팅 게이트로서, 이미 일차로 패턴닝되어 있으며, 상기 제 2 다결정실리콘층(6)은 조절 게이트가 된다. 또한 상기 층간절연막(5)은 단일 산화막 또는 질화막이거나 산화막-질화막-산화막 적층 구조로서 화학기상증착(chamical vapor deposition: 이하 CVD라 칭함) 방법으로 형성한다.
그다음 상기 제 2 다결정실리콘층(4), (6)에서 패턴으로 예정되어있는 부분상에 감광막패턴(7)을 형성한다.(제 2a 도 참조).
그후, 상기 감광막패턴(7)에 의해 노출되어 있는 제 2 다결정실리콘층(6)에서 제 1 다결정실리콘층(4)까지 HBr을 포함하는 식각가스를 사용하여 순차적으로 이방성식각하여 층간절연막(5)이 개재되어있는 제 1 및 제 2 다결정실리콘층(4), (6) 패턴을 형성한다. 이때 상기 필드산화막(2)의 단차에 의해 필드산화막(2)의 경계 부분에 소정의 폭을 갖는 제 1 다결정실리콘층(4) 및 층간절연막(5) 패턴으로된 다결정실리콘 스트링거(8)가 남게되며, 상기 HBr 가스에 의해 다결정실리콘 폴리머(9)가 다량으로 발생되어 상기 제 1 및 제 2 다결정실리콘층(4), (6) 패턴과 스트링거(8) 및 전표면에 도포된다. (제 2b 도 참조).
그다음 등방성식각 식각공정을 진행하여 상기 폴리머(9)와 스트링거(8)를 제거한다. 상기 식각공정은 측면 식각이 용이하도록 식각가스의 압력을 100~800mTorr로 비교적 높게하고, 식각 파워를 100~400W로 낮게하였으며, 폴리머 제거용 가스인 염소가스와, 등방성식각이 용이한 SF6가스를 혼합 사용하여, 상기 폴리머(9)에 의해 상대적으로 감광막패턴(7) 하부의 제 1 및 제 2 다결정실리콘층(4), (6) 패턴 보다는 다결정실리콘 스트링거(8)가 빨리 제거되어, 상기 제 1 및 제 2 다결정실리콘층 (4), (6) 패턴을 식각되지 않거나, 식각되는 정도가 감소된다. (제 2c 도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 다결정실리콘 배선 제조방법은 필드산화막의 단차에 의해 버즈빅 상에 다결정실리콘층이 식각되지 않고 남는 스트링거를 제거하기 위하여 패턴 식각 공정시 다량의 폴리머가 형성되는 HBr 가스를 식각가스에 혼합 사용하여 패턴들의 표면에 폴리머가 형성되도록한 후, 폴리머 및 스트링거 제거를 염소 및 SF6가스가 혼합된 식각가스를 사용하여 등방성식각하여 스트링거의 식각속도를 상대적으로 증가시켜 기판 손상을 방지하였으므로, 결함 증가에 따른 노설전류 증가등과 같은 불량 발생을 방지하고, 식각공정의 효율성이 증가되어 공정수율 및 소자동작의 신뢰성이 증가되는 이점이 있다.
Claims (4)
- 반도체기판에서 소자분리영역으로 예정되어 있는 부분상에 필드산화막을 형성하는 공정과, 상기 구조의 전표면에 게이트산화막을 형성하는 공정과, 상기 게이트산화막상에 제 1 다결정실리콘층을 형성하는 공정과, 상기 제 1 다결정실리콘층상에 층간절연막을 형성하는 공정과, 상기 층간절연막상에 제 2 다결정실리콘층을 형성하는 공정과, 상기 제 2 다결정실리콘층에서 패턴으로 예정되어 있는 부분상에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 제 2 다결정실리콘층에서 제 1 다결정실리콘층까지 순차적으로 이방성 식각하여 제 1 및 제 2 다결정실리콘층 패턴을 형성하되, HBr 가스를 포함하는 식각가스를 사용하여 전표면에 폴리머가 도포되도록하는 공정과, 상기 폴리머를 염소가스를 포함하는 식각가스를 사용하여 제거하되 등방성식각하여 다결정실리콘 스트링거를 제거하는 공정을 구비하는 반도체소자의 다결정실리콘 배선 제조방법.
- 제1항에 있어서, 상기 층간절연막이 산화막 또는 질화막의 단일층이나 산화막-질화막-산화막의 적층 구조로 형성하는 것을 특징으로하는 반도체소자의 다결정 실리콘 배선 제조방법.
- 제1항에 있어서, 상기 폴리머 및 스트링거 제거공정을 100~800mTorr의 식각가스 압력에서, 100~400W의 식각 파워로 실시하는 것을 특징으로하는 반도체소자의 다결정실리콘 배선 제조방법.
- 제1항에 있어서, 상기 폴리머 및 스트링거 제거공정을 SF6가스를 포함하는 식각가스를 사용하는 것을 특징으로하는 반도체소자의 다결정실리콘 배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039050A KR100281275B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 다결정 실리콘 배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039050A KR100281275B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 다결정 실리콘 배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026400A KR960026400A (ko) | 1996-07-22 |
| KR100281275B1 true KR100281275B1 (ko) | 2001-03-02 |
Family
ID=66647486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039050A KR100281275B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 다결정 실리콘 배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281275B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520140B1 (ko) * | 1997-12-31 | 2005-12-01 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100268935B1 (ko) * | 1997-12-17 | 2000-12-01 | 김영환 | 반도체소자의 플러그 형성방법 |
-
1994
- 1994-12-29 KR KR1019940039050A patent/KR100281275B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100520140B1 (ko) * | 1997-12-31 | 2005-12-01 | 주식회사 하이닉스반도체 | 반도체소자의캐패시터제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026400A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (ko) | 중간층리소그래피 | |
| WO2006073871A1 (en) | Line edge roughness reduction compatible with trimming | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| US8048764B2 (en) | Dual etch method of defining active area in semiconductor device | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| KR20010106923A (ko) | 반도체소자의 제조방법 | |
| JP2007149768A (ja) | 半導体装置の製造方法 | |
| KR100281275B1 (ko) | 반도체 소자의 다결정 실리콘 배선 제조방법 | |
| US4631113A (en) | Method for manufacturing a narrow line of photosensitive material | |
| JP3585039B2 (ja) | ホール形成方法 | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| US6537866B1 (en) | Method of forming narrow insulating spacers for use in reducing minimum component size | |
| JP2004363371A (ja) | 電子デバイスの製造方法 | |
| KR100434132B1 (ko) | 중간층리쏘그래피 | |
| JP2932462B1 (ja) | 半導体製造の表面パターニング方法 | |
| KR100607755B1 (ko) | 반도체 소자의 플로팅 게이트 형성 방법 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR100338098B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0150751B1 (ko) | 잔류 폴리실리콘 제거 방법 | |
| KR20020048616A (ko) | 플래시 메모리 장치의 게이트 패턴 형성 방법 | |
| KR19980026094A (ko) | 패턴 형성 방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |