CN104115275A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104115275A
CN104115275A CN201280069809.9A CN201280069809A CN104115275A CN 104115275 A CN104115275 A CN 104115275A CN 201280069809 A CN201280069809 A CN 201280069809A CN 104115275 A CN104115275 A CN 104115275A
Authority
CN
China
Prior art keywords
region
connecting portion
contact structure
line contact
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280069809.9A
Other languages
English (en)
Other versions
CN104115275B (zh
Inventor
辻内幹夫
新田哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN104115275A publication Critical patent/CN104115275A/zh
Application granted granted Critical
Publication of CN104115275B publication Critical patent/CN104115275B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在重视电流的IGBT中，集电极用导电层(PR1)针对集电极区域(CR)中包含的1个集电极用活性区域(CRa)通过多个接触进行连接。针对1个集电极用活性区域(CRa)的集电极用导电层(PR1)的接触部的个数多于针对基极区域(BR、BCR)中包含的1个基极用活性区域(BCR)的发射极用导电层(PR2)的接触部的个数。

Description

半导体装置
技术领域
本发明涉及半导体装置，涉及具有例如绝缘栅极双极型晶体管的半导体装置。
背景技术
以往已知横向(横向型)的IGBT(Insulated Gate BipolarTransistor)，例如在日本特开2001-203358号公报(专利文献1)、日本特开平8-274308号公报(专利文献2)中公开。
现有技术文献
专利文献1：日本特开2001-203358号公报
专利文献2：日本特开平8-274308号公报
发明内容
为了变更横向IGBT的电流、导通耐压这样的特性，需要进行元件尺寸的变更、注入布局的变更、杂质注入条件的变更这样的大规模的变更和最佳化。因此，开发所有相应于各个要求的元件的做法存在开发上的负荷大这样的问题。
其他课题和新的特征根据本说明书的叙述以及附图将更加明确。
根据一个实施方式的半导体装置，集电极用导电层通过多个接触部对集电极区域中包含的1个集电极用活性区域进行连接。针对1个集电极用活性区域的集电极用导电层的接触部的个数多于针对基极区域中包含的1个基极用活性区域的发射极用导电层的接触部的个数。
根据所述一个实施方式，在绝缘栅极双极型晶体管的发射极和集电极中，通过变更各自的导电层和连接部的面积，能够容易地改善绝缘栅极双极型晶体管的特性，所以能够得到无需大规模的变更而开发上的负荷小的半导体装置。
另外，通过多个接触部对1个集电极用活性区域进行连接，所以能够分散电流路径，并且能够分散少数载流子的注入。
附图说明
图1是示出在将实施方式1中的半导体装置应用于PDP(PlasmaDisplay Panel)扫描驱动器的情况下的电路的图。
图2是在将实施方式1中的半导体装置应用于PDP扫描驱动器的情况下的芯片整体的平面布局的示意图(A)、和(A)的1bit的平面布局的示意图(B)。
图3是概略地示出图1以及图2的IGBT的结构的俯视图。
图4是将图3的IGBT放大示出的俯视图。
图5是沿着图4的V-V线的概略剖面图。
图6是沿着图4的VI-VI线的概略剖面图。
图7是示出实施方式1中的半导体装置的接触面积相对基极接触区域的面积之比与线性电流(Ilin)的关系的图。
图8是示出实施方式1中的半导体装置的接触面积相对基极接触区域的面积之比与饱和电流(Isat)的关系的图。
图9是示出实施方式1中的半导体装置的接触面积相对基极接触区域的面积之比与导通耐压(BVon)的关系的图。
图10是示出实施方式1中的半导体装置的接触面积相对集电极区域的面积之比与线性电流的关系的图。
图11是示出实施方式1中的半导体装置的接触面积相对集电极区域的面积之比与饱和电流的关系的图。
图12是示出实施方式1中的半导体装置的接触面积相对集电极区域的面积之比与导通耐压的关系的图。
图13是用于说明在基极接触区域中的接触面积大的情况下IGBT的特性变化的概略剖面图。
图14是用于说明在基极接触区域中的接触面积小的情况下IGBT的特性变化的概略剖面图。
图15是用于说明在集电极区域中的接触面积大的情况下IGBT的特性变化的概略剖面图。
图16是示出对集电极区域施加了正向偏置时的少数载流子密度的分布的图。
图17是用于说明在集电极区域中的接触面积小的情况下IGBT的特性变化的概略剖面图。
图18是示出在集电极侧的接触部具有线宽大的线接触构造、发射极侧的接触部具有线宽小的线接触构造的情况下的IGBT的结构的概略俯视图。
图19是示出在集电极侧的接触部具有线接触构造、发射极侧的接触部具有孔接触构造的情况下的IGBT的结构的概略俯视图。
图20是示出在集电极侧的接触部具有线接触构造、发射极侧的接触部具有分割线接触构造的情况下的IGBT的结构的概略俯视图。
图21是示出在集电极侧的接触部具有分割线接触构造、发射极侧的接触部具有孔接触构造的情况下的IGBT的结构的概略俯视图。
图22是示出在集电极侧的接触部具有孔间距小的孔接触构造、发射极侧的接触部具有孔间距大的孔接触构造的情况下的IGBT的结构的概略俯视图。
图23是示出在集电极侧的接触部具有孔径大的孔接触构造、发射极侧的接触部具有孔径小的孔接触构造的情况下的IGBT的结构的概略俯视图。
图24是示出在集电极侧的接触部具有2列的线接触构造、发射极侧的接触部具有1列的线接触构造的情况下的IGBT的结构的概略俯视图。
图25是示出在实施方式2中的半导体装置中，在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有线宽大的线接触构造、发射极侧的接触部具有线宽小的线接触构造的情况下的IGBT的结构的概略俯视图。
图26是沿着图25的XXVI-XXVI线的概略剖面图。
图27是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有线接触构造、发射极侧的接触部具有孔接触构造的情况下的IGBT的结构的概略俯视图。
图28是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有线接触构造、发射极侧的接触部具有分割线接触构造的情况下的IGBT的结构的概略俯视图。
图29是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有分割线接触构造、发射极侧的接触部具有孔接触构造的情况下的IGBT的结构的概略俯视图。
图30是沿着图29的XXX-XXX线的概略剖面图。
图31是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔间距小的孔接触构造、发射极侧的接触部具有孔间距大的孔接触构造的情况下的IGBT的结构的概略俯视图。
图32是沿着图31的XXXII-XXXII线的概略剖面图。
图33是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔径大的孔接触构造、发射极侧的接触部具有孔径小的孔接触构造的情况下的IGBT的结构的概略俯视图。
图34是沿着图33的XXXIV-XXXIV线的概略剖面图。
图35是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有2列的线接触构造、发射极侧的接触部具有1列的线接触构造的情况下的IGBT的结构的概略俯视图。
图36是示出在实施方式3中的半导体装置中，在集电极区域通过n+区域被间拔(分断)、并且集电极侧的接触部具有线宽大的线接触构造、发射极侧的接触部具有线宽小的线接触构造的情况下的IGBT的结构的概略俯视图。
图37是沿着图36的XXXVII-XXXVII线的概略剖面图。
图38是概略地示出实施方式4中的半导体装置中包含的IGBT的结构的俯视图。
图39是用于说明作为比较例的关联技术的在集电极侧的电流路径中电流集中的俯视图。
图40是用于说明实施方式4中的在半导体装置的集电极侧的电流路径中电流流路分散的俯视图。
图41是用于说明作为比较例的关联技术的在集电极侧的少数载流子(空穴)的注入中注入少数载流子的区域是局部性的俯视图。
图42是用于说明实施方式4中的在半导体装置的集电极侧的少数载流子(空穴)的注入中少数载流子的注入被分散的俯视图。
图43是示出在实施方式4中的半导体装置中，在集电极侧的接触部具有分割线接触构造、发射极侧的接触部具有线接触构造的情况下的IGBT的结构的概略俯视图。
图44是示出在实施方式4中的半导体装置中，在集电极侧的接触部具有孔接触构造、发射极侧的接触部具有分割线接触构造的情况下的IGBT的结构的概略俯视图。
图45是示出在实施方式4中的半导体装置中，在集电极侧的接触部具有孔间距大的孔接触构造、发射极侧的接触部具有孔间距小的孔接触构造的情况下的IGBT的结构的概略俯视图。
图46是示出在实施方式4中的半导体装置中，在集电极侧的接触部具有孔径小的孔接触构造、发射极侧的接触部具有孔径大的孔接触构造的情况下的IGBT的结构的概略俯视图。
图47是示出在集电极侧的接触部具有1列的线接触构造、发射极侧的接触部具有2列的线接触构造的情况下的IGBT的结构的概略俯视图。
图48是概略地示出实施方式5中的半导体装置中包含的IGBT的结构的俯视图。
图49是沿着图48的XLIX-XLIX线的概略剖面图。
图50是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔接触构造、发射极侧的接触部具有线接触构造的情况下的IGBT的结构的概略俯视图。
图51是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有分割线接触构造、发射极侧的接触部具有线接触构造的情况下的IGBT的结构的概略俯视图。
图52是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔接触构造、发射极侧的接触部具有分割线接触构造的情况下的IGBT的结构的概略俯视图。
图53是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔间距大的孔接触构造、发射极侧的接触部具有孔间距小的孔接触构造的情况下的IGBT的结构的概略俯视图。
图54是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有孔径小的孔接触构造、发射极侧的接触部具有孔径大的孔接触构造的情况下的IGBT的结构的概略俯视图。
图55是示出在集电极区域通过元件分离构造被间拔(分断)、并且集电极侧的接触部具有1列的线接触构造、发射极侧的接触部具有2列的线接触构造的情况下的IGBT的结构的概略俯视图。
图56是示出集电极区域通过n+区域被间拔(分断)了的IGBT的结构的概略俯视图。
图57是沿着图56的LVII-LVII线的概略剖面图。
图58是概略地示出发射极侧的线接触部被分割了的结构的第1例子的俯视图。
图59是概略地示出发射极侧的线接触部被分割了的结构的第2例子的俯视图。
图60是概略地示出发射极侧的线接触部被分割了的结构的第3例子的俯视图。
图61是概略地示出发射极侧的线接触部被分割了的结构的第4例子的俯视图。
图62是概略地示出发射极侧的线接触部被分割了的结构的第5例子的俯视图。
(符号说明)
BR：p型区域；CH1、CH2：凹部；CH2a：线接触部；CR：集电极区域；CRa：集电极区域部分；DF：晶体缺陷；DRI：漂移区域；ER：发射极区域；ES：元件分离构造；GE：栅电极层；GI：栅极绝缘膜；II：层间绝缘膜；LC：逻辑电路部；LS：电平转换部；MI：金属布线；NHR：分离区域；NR：n型区域；OC：输出电路部；PC：保护电路部；PR1、PR2：插头层；SR：分离部分；SUB：半导体基板。
具体实施方式
以下，根据附图，说明实施方式。
(实施方式1)
首先，使用图1～图6，说明实施方式1中的半导体装置的结构。
参照图1，PDP扫描驱动器的电路具有输出电路部OC、电平转换部LS、逻辑电路部LC、以及保护电路部PC。输出电路部OC包括作为低侧(Low Side)以及高侧(High Side)的主开关元件使用了2个IGBT的图腾柱(totem pole)电路。该图腾柱电路构成为连接于被供给第1驱动电压(VH)的端子与被供给第2驱动电压(GND)的端子之间，并且从输出端子向负载供给直流输出Vout。在低侧以及高侧的各个IGBT中，在发射极·集电极之间反接了二极管。另外，高侧的IGBT也可以是其他高耐压元件。
逻辑电路部LC连接于输出电路部OC的低侧的IGBT的栅电极。另外，逻辑电路部LC经由电平转换部LS和保护电路部PC与高侧的IGBT的栅电极连接。
参照图2(A)，在上述PDP扫描驱动器的半导体芯片中，以夹入保护电路部和逻辑电路部的方式，在图中左右两侧配置了与bit数对应的输出级。另外，以夹入输出级和逻辑电路部的方式，在图中上下两侧配置了I/O(Input/Output，输入/输出)电路部。
参照图2(B)，在输出级中，针对每1bit，配置了电平转换部、高侧的IGBT、低侧的IGBT、二极管、以及输出焊盘(pad)。
参照图3，高侧的IGBT例如是重视耐压的元件，低侧的IGBT例如是重视电流的元件。此处，重视耐压的IGBT是指如下构成的IGBT：通过相比于重视电流的IGBT将漂移区域的杂质浓度设定得更低、或者将漂移区域的集电极·发射极之间的长度设定得更大等，来使得耐压变高。另外，重视电流的IGBT是指如下构成的IGBT：通过相比于重视耐压的IGBT将沟道宽设定得更大、或者将沟道长设定得更小、或者将沟道电阻设定得更小等，来使得电流驱动能力变高。另外，重视耐压意味着：设想发射极和集电极的接触布局相同的情况，与之相比变更集电极的接触布局，从而耐压比原来更高。另外，重视电流意味着：设想发射极和集电极的接触布局相同的情况，与之相比变更集电极的接触布局，从而比原来流过更多的电流。另外，关于其效果，即使在使用金属硅化物的情况下，虽然程度小，但仍得到同样的效果。
参照图5以及图6，IGBT形成于半导体基板SUB的主表面。该IGBT主要具有n－漂移区域DRI、n型区域NR、p+集电极区域CR、p型基极区域BR、BCR、n+发射极区域ER、栅极绝缘膜GI、以及栅电极层GE。
n－漂移区域DRI形成于半导体基板SUB内。n型区域NR以与n－漂移区域DRI相接的方式形成于半导体基板SUB内。p+集电极区域CR以与n型区域NR构成pn结的方式形成于半导体基板SUB内且半导体基板SUB的主表面。
p型基极区域BR、BCR以与n－漂移区域DRI构成pn结的方式，与p+集电极区域CR分开地形成于半导体基板SUB内且半导体基板SUB的主表面。该p型基极区域BR、BCR具有与n－漂移区域DRI构成pn结的p型区域BR、以及位于p型区域BR内的半导体基板SUB的主表面的p+基极接触区域BCR。p+基极接触区域BCR具有比p型区域BR高的p型杂质浓度。n+发射极区域ER以与p型基极区域BR、BCR构成pn结的方式，形成于p型基极区域BR、BCR内的半导体基板SUB的主表面。
在被p+集电极区域CR和p型基极区域BR、BCR夹着的半导体基板SUB的主表面，形成了元件分离构造ES。该元件分离构造ES既可以是通过例如LOCOS(Local Oxidation of Silicon，硅的局部氧化)形成了的硅氧化膜，并且，也可以是STI(Shallow TrenchIsolation，浅沟槽隔离)。
在至少被n+发射极区域ER和n－漂移区域DRI夹着的p型区域BR上，隔着栅极绝缘膜GI，形成了栅电极层GE。栅电极层GE的一端部放置于元件分离构造ES上，从而在之间夹着元件分离构造ES地与n－漂移区域DRI对向。
在形成有该IGBT的半导体基板SUB的主表面上，以覆盖IGBT的方式，形成了层间绝缘膜II。在该层间绝缘膜II中，形成了接触用的凹部CH1、CH2。接触用的凹部CH1被形成为从层间绝缘膜II的上表面到达p+集电极区域CR。接触用的凹部CH2被形成为从层间绝缘膜II的上表面到达n+发射极区域ER以及p+基极接触区域BCR这两者。
以埋入接触用的凹部CH1的内部的方式，形成了由导电性的材料构成的插头层(集电极用导电层)PR1。另外，以埋入接触用的凹部CH2的内部的方式，形成了由导电性的材料构成的插头层(发射极用导电层)PR2。以与这些插头层PR1、PR2分别相接的方式，在层间绝缘膜II上形成了金属布线MI。
参照图4，接触用的凹部CH1、CH2这两者具有例如线接触(狭缝接触)构造。该线接触构造是指如下构造：在俯视时具有大致矩形(也包括角部某种程度呈圆形的矩形)的形状，并且该大致矩形形状的接触用的凹部的一条边的长度(例如长度LA、LB)长达另一条边的长度(例如线宽WA、WB)的2倍以上。
接触用的凹部CH1被形成为到达p+集电极区域CR，所以埋入接触用的凹部CH1内的插头层PR1与p+集电极区域CR连接。
在1个IGBT内，沿着栅极宽度方向(图中上下方向)，相互交替地配置了多个n+发射极区域ER和多个p+基极接触区域BCR。发射极侧的接触用的凹部CH2被形成为到达多个n+发射极区域ER和多个p+基极接触区域BCR的各个。因此，埋入接触用的凹部CH2内的插头层PR2与多个n+发射极区域ER和多个p+基极接触区域BCR的各个连接。
重视耐压的IGBT的半导体基板SUB的主表面中的、p+集电极区域CR和插头层PR1的集电极连接部的面积(集电极接触面积：SB12)相对p+集电极区域CR的面积(集电极活性面积：SA12)之比(集电极接触面积/集电极活性面积：SB12/SA12)大于相同的IGBT的半导体基板SUB的主表面中的、p+基极接触区域BCR和插头层PR2的发射极连接部的面积(p+区域上接触面积：SB11)相对p+基极接触区域BCR的面积(p+区域面积：SA11)之比(p+区域上接触面积/p+区域面积：SB11/SA11)。
此处，p+集电极区域CR的面积(集电极活性面积)对应于由元件分离构造ES包围了的p+集电极区域CR的面积。另外，比(p+区域上接触面积/p+区域面积：SB11/SA11)是通过如图4所示地在栅极宽度方向上排列的多个n+发射极区域ER和多个p+基极接触区域BCR的配置区域R内的两端的n+发射极区域ER之间夹着的p+区域面积和p+区域上接触面积来定义的。
即，上述p+基极接触区域BCR的面积(p+区域面积)是在位于图4所示的配置区域R内的两端的n+发射极区域ER之间夹着的多个p+基极接触区域BCR的面积的总计。另外，上述插头层PR2和p+基极接触区域BCR的连接部的面积(p+区域上接触面积)是在位于图4所示的配置区域R内的两端的n+发射极区域ER之间夹着的p+基极接触区域BCR和插头层PR2的连接部的面积的总计。
此处，重视耐压的IGBT中的p+集电极区域CR和插头层PR1的集电极连接部(接触用的凹部CH1中的连接部)具有线接触构造。另外，相同的IGBT中的p+基极接触区域BCR和插头层PR2的发射极连接部(接触用的凹部CH2中的连接部)也具有线接触构造。
接下来，参照图7～图12，说明由本发明者进行的关于上述比与IGBT的特性的关系的研究。
首先，本发明者调查了根据上述比(p+区域上接触面积/p+区域面积：SB11/SA11)的变化而IGBT的特性(线性电流、饱和电流、导通耐压)变化的情况。通过将具有图4所示的结构的IGBT的比(集电极接触面积/集电极活性面积：SB12/SA12)设为恒定，而仅使比(p+区域上接触面积/p+区域面积)变化，进行了该研究。图7～图9示出其结果。
根据图7的结果可知，即使使上述比(p+区域上接触面积/p+区域面积：SB11/SA11)变化，线性电流也几乎不变化，但根据图8的结果可知，通过减小上述比(p+区域上接触面积/p+区域面积：SB11/SA11)，饱和电流提高。另一方面，根据图9的结果可知，通过增大上述比(p+区域上接触面积/p+区域面积：SB11/SA11)，导通耐压提高。
另外，本发明者还调查了根据上述比(集电极接触面积/集电极活性面积：SB12/SA12)的变化而IGBT的特性(线性电流、饱和电流、导通耐压)变化的情况。通过将具有图4所示的结构的IGBT的上述比(p+区域上接触面积/p+区域面积：SB11/SA11)设为恒定，而仅使上述比(集电极接触面积/集电极活性面积：SB12/SA12)变化，进行了该研究。图10～图12示出其结果。
根据图10以及图11的结果可知，如果减小上述比(集电极接触面积/集电极活性面积：SB12/SA12)，则线性电流以及饱和电流这两者提高。另外，根据图12的结果可知，通过增大上述比(集电极接触面积/集电极活性面积：SB12/SA12)，导通耐压提高。
另外，可知在使比(p+区域上接触面积/p+区域面积：SB11/SA11)以及比(集电极接触面积/集电极活性面积：SB12/SA12)这两者变化了的情况下，得到与仅使图10～图12所示的比(集电极接触面积/集电极活性面积：SB12/SA12)变化了的情况大致相同的结果。
根据上述图7～图12的结果可知，在重视耐压的IGBT中，使比(集电极接触面积/集电极活性面积：SB12/SA12)大于比(p+区域上接触面积/p+区域面积：SB11/SA11)，从提高导通耐压的观点看来，这是有效的。另外，可知：在重视电流的IGBT中，使比(集电极接触面积/集电极活性面积：SB12/SA12)小于比(p+区域上接触面积/p+区域面积：SB11/SA11)，从提高线性电流以及饱和电流的观点看来，这是有效的。
接下来，使用图13～图17，考察能够得到上述图7～图12所示的结果的理由。
参照图13，在p+基极接触区域BCR和插头层PR2的接触面积大的情况下，插头层PR2和p+基极接触区域BCR的接触电阻变小，来自p型区域BR的空穴(hole)的拉出效率变高。可以认为：通过这样，在p型区域BR中空穴滞留被抑制，从而导通耐压提高。
参照图14，另一方面，在p+基极接触区域BCR和插头层PR2的接触面积小的情况下，插头层PR2和p+基极接触区域BCR的接触电阻变大，来自p型区域BR的空穴的拉出效率变低。可以认为：通过这样，在p型区域BR中空穴容易滞留，基极电位从接地电位浮起，导通耐压的提高被抑制。
参照图15，由于形成接触用的凹部CH1时的蚀刻损伤、在接触用的凹部CH1内形成了的势垒金属(未图示)的半导体基板的主表面中的硅化物化，在集电极区域CR的表面产生晶体缺陷DF。该晶体缺陷DF的个数与集电极接触面积的大小成比例。在该晶体缺陷DF中产生空穴和电子的再结合而削减空穴，所以如图16所示，根据晶体缺陷DF的个数，从插头层PR1通过集电极区域CR注入到漂移区域DRI的空穴的数量(密度)变化。可以认为：根据该空穴密度，基于传导率调制的漂移区域DRI的电阻变化而电流增减。即使在应用了金属硅化物的情况下，蚀刻损伤所致的晶体缺陷的效果保留，虽然程度小但仍能够得到同样的效果。
即，可以认为：如果集电极接触面积大，则集电极区域CR的表面中的晶体缺陷DF的个数变多，从插头层PR1通过集电极区域CR注入到漂移区域DRI的空穴的数量减少，所以电流的提高被抑制。
参照图17，另一方面，如果集电极接触面积小，则集电极区域CR的表面中的晶体缺陷DF的个数变少，从插头层PR1通过集电极区域CR注入到漂移区域DRI的空穴的数量増加。由此，可以认为：基于传导率调制的漂移区域DRI的电阻大幅降低而电流増加。
接下来，说明本实施方式的作用效果。
如上所述，在本实施方式中，比(集电极接触面积/集电极活性面积：SB12/SA12)大于比(p+区域上接触面积/p+区域面积：SB11/SA11)。因此，在高侧等的重视耐压的IGBT中，能够提高导通耐压。即，无需进行元件尺寸的变更、注入布局的变更、杂质注入条件的变更这样的大规模的变更和最佳化，能够通过接触尺寸的变更这样的小规模的变更，将开发上的负荷抑制得较小，同时能够实现横向IGBT中的电流提高、导通耐压提高这样的特性改善。
另外，关于接触尺寸的变更，能够仅通过接触掩模的变更来控制，所以接触掩模的试制后的再调整也能够低成本地实施。
另外，在本实施方式中，如图3以及图4所示，线接触构造在中途不会中断而连续地延伸。由此，能够抑制接触用的凹部CH1、CH2的位置偏差、尺寸偏差所致的特性的偏移。
在上述IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有线接触构造。通过这样地使用线接触构造，相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，如图18所示插头层PR1和p+集电极区域CR的连接部的线宽WA优选大于插头层PR2和p+基极接触区域BCR的连接部的线宽WB。
另外，在本实施方式的IGBT中，也可以如图19所示地，集电极侧的接触用的凹部CH1具有线接触构造，而发射极侧的接触用的凹部CH2具有孔接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有线接触构造，所以相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，也可以如图20所示地，集电极侧的接触用的凹部CH1具有线接触构造，而发射极侧的接触用的凹部CH2具有分割线接触构造。此处，分割线接触构造是指发射极侧的接触用的凹部CH2具有相互分离并且串联地配置了的多个线接触部CH2a的接触构造。多个线接触部CH2a分别具有线接触构造。即，多个线接触部CH2a分别具有在如图20所示地俯视时大致矩形的形状、并且具有俯视时的一条边的长度长达另一条边的长度的2倍以上的构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有线接触构造，所以相比于使用了分割线接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，也可以如图21所示地，集电极侧的接触用的凹部CH1具有分割线接触构造，而发射极侧的接触用的凹部CH2具有孔接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有分割线接触构造，所以相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，也可以如图22所示地，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔间距PA优选小于发射极侧的接触用的凹部CH2的孔间距PB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔间距PA小，所以相比于孔间距大的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的凹部CH1的面积和发射极侧的接触用的凹部CH2的面积优选为相同。
另外，在本实施方式的IGBT中，也可以如图23所示地，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔的直径DA优选大于发射极侧的接触用的凹部CH2的孔的直径DB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔的直径DA大，所以相比于孔的直径小的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的凹部CH1的孔间距和发射极侧的接触用的凹部CH2的孔间距优选为相同。
另外，在本实施方式的IGBT中，也可以如图24所示地，集电极侧的接触用的凹部CH1具有2列的线接触构造，而发射极侧的接触用的凹部CH2具有1列的线接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1的列数多于发射极侧的接触用的凹部CH2的列数，所以能够增大集电极侧的接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，不限于集电极侧的接触用的凹部CH1是2列、且发射极侧的接触用的凹部CH2是1列的情况，集电极侧的接触用的凹部CH1的线接触构造的列数多于发射极侧的接触用的凹部CH2的线接触构造的列数即可。另外，集电极侧的接触用的凹部CH1也可以是2列的分割线接触构造、2列的孔接触构造，发射极侧的接触用的凹部CH2也可以是1列的分割线接触构造、1列的孔接触构造。
上述图18～图24所示的IGBT的结构相比于图4所示的IGBT的结构，在接触用的凹部CH1、CH2的结构上不同，在此之外的结构上，与图4所示的结构相同。因此，对图18～图24所示的结构中的与图4所示的结构相同的要素附加相同符号，不重复其说明。
(实施方式2)
参照图25以及图26，本实施方式的结构相比于图4所示的结构，在p+集电极区域CR通过元件分离构造ES被间拔(分断)了的这一点上不同。即，在1个IGBT中，p+集电极区域CR由通过元件分离构造ES分离了的多个p+集电极区域部分(集电极用活性区域)CRa构成。该元件分离构造ES如实施方式1中说明的那样，既可以是由LOCOS形成了的硅氧化膜，另外，也可以是STI。
在上述IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有线接触构造。针对1个p+集电极区域部分CRa设置了1个线接触部(凹部)CH1，在被p+集电极区域部分CRa夹着的元件分离构造ES上未设置线接触部CH1。插头层PR1和p+集电极区域CR的连接部的线宽WA优选大于插头层PR2和p+基极接触区域BCR的连接部的线宽WB。
另外，上述以外的本实施方式的结构与图4所示的结构大致相同，所以对相同要素附加相同符号，不重复其说明。
根据本实施方式，p+集电极区域CR通过元件分离构造ES被间拔，所以能够实现电流改善。另外，仅通过变更场掩模(field mask)，就能够制造将p+集电极区域CR通过元件分离构造ES被间拔了的结构，所以能够低成本地制造上述结构。
另外，在图25以及图26所示的IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有线接触构造。通过这样地使用线接触构造，相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
在图25以及图26所示的IGBT中，插头层PR1和p+集电极区域CR的连接部的线宽WA优选大于插头层PR2和p+基极接触区域BCR的连接部的线宽WB。由此，能够进一步扩大IGBT的特性的控制幅度。
另外，在图25以及图26中，说明了发射极侧的接触用的凹部CH2具有线接触构造的情况，但也可以如图27所示是孔接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有线接触构造，所以相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，也可以如图28所示地，集电极侧的接触用的凹部CH1具有线接触构造，而发射极侧的接触用的凹部CH2具有分割线接触构造。即，发射极侧的接触用的凹部CH2具有如下分割线接触构造，该分割线接触构造具有相互分离并且串联地配置了的多个线接触部CH2a。即使在该情况下，由于集电极侧的接触用的凹部CH1具有线接触构造，所以相比于使用了分割线接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，也可以如图29以及图30所示地，集电极侧的接触用的凹部CH1具有分割线接触构造，而发射极侧的接触用的凹部CH2具有孔接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有分割线接触构造，所以相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。此处的分割线接触构造是指：针对1个p+集电极区域部分CRa，具有相互分离并且相互串联地配置了的多个线接触部CH1的接触构造。
另外，也可以如图31以及图32所示地，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔间距PA优选小于发射极侧的接触用的凹部CH2的孔间距PB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔间距PA小，所以相比于孔间距大的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，也可以如图33以及图34所示地，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔的直径DA优选大于发射极侧的接触用的凹部CH2的孔的直径DB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔的直径DA大，所以相比于孔的直径小的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
另外，也可以如图35所示地，集电极侧的接触用的凹部CH1具有2列的线接触构造，而发射极侧的接触用的凹部CH2具有1列的线接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1的列数多于发射极侧的接触用的凹部CH2的列数，所以能够增大集电极侧的接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，不限于集电极侧的接触用的凹部CH1是2列、且发射极侧的接触用的凹部CH2是1列的情况，集电极侧的接触用的凹部CH1的线接触构造的列数多于发射极侧的接触用的凹部CH2的线接触构造的列数即可。另外，集电极侧的接触用的凹部CH1也可以是2列的分割线接触构造、2列的孔接触构造，发射极侧的接触用的凹部CH2也可以是1列的分割线接触构造、1列的孔接触构造。
(实施方式3)
参照图36以及图37，本实施方式的结构相比于图4所示的结构，在p+集电极区域CR通过n+分离区域NHR被间拔(分断)了的这一点上不同。即，在1个IGBT中，p+集电极区域CR由通过多个n+分离区域NHR分离了的多个p+集电极区域部分CRa构成。多个n+分离区域NHR分别具有比n型区域NR高的n型杂质浓度。
在上述IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有线接触构造。针对1个p+集电极区域部分CRa设置了1个线接触部CH1，在被p+集电极区域部分CRa夹着的n+分离区域NHR上未设置线接触部CH1。插头层PR1和p+集电极区域CR的连接部的线宽WA优选大于插头层PR2和p+基极接触区域BCR的连接部的线宽WB。
另外，上述以外的本实施方式的结构与图4所示的结构大致相同，所以对相同要素附加相同符号，不重复其说明。
根据本实施方式，p+集电极区域CR通过多个n+分离区域NHR被间拔，所以能够扩大IGBT的特性的控制幅度。另外，仅通过变更用于p+集电极区域CR以及n+分离区域NHR形成的杂质注入掩模，就能够制造将p+集电极区域CR通过n+分离区域NHR间拔了的结构，所以能够低成本地制造上述结构。
另外，在图36以及图37所示的IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有线接触构造。通过这样地使用线接触构造，相比于使用了孔接触构造的情况，能够增大接触面积，能够扩大IGBT的特性的控制幅度。
在图36以及图37所示的IGBT中，插头层PR1和p+集电极区域CR的连接部的线宽WA优选大于插头层PR2和p+基极接触区域BCR的连接部的线宽WB。由此，能够进一步扩大IGBT的特性的控制幅度。
另外，图27～图35的结构的各个结构也可以是p+集电极区域CR通过多个n+分离区域NHR被间拔了的结构。
(实施方式4)
参照图38，本实施方式的半导体装置中包含的IGBT是例如低侧的IGBT等重视电流的元件。本实施方式的IGBT的结构相比于图4所示的结构，在上述比(p+区域上接触面积/p+区域面积：SB11/SA11)大于比(集电极接触面积/集电极活性面积：SB12/SA12)的这一点上不同。
即，重视电流的IGBT的半导体基板SUB的主表面中的p+基极接触区域BCR和插头层PR2的发射极连接部的面积(p+区域上接触面积：SB11)相对p+基极接触区域BCR的面积(p+区域面积：SA11)之比(p+区域上接触面积/p+区域面积：SB11/SA11)大于相同的IGBT的半导体基板SUB的主表面中的p+集电极区域CR和插头层PR1的集电极连接部的面积(集电极接触面积：SB12)相对p+集电极区域CR的面积(集电极活性面积：SA12)之比(集电极接触面积/集电极活性面积：SB12/SA12)。
此处，重视电流的IGBT中的p+集电极区域CR和插头层PR1的集电极连接部(接触用的凹部CH1中的连接部)具有孔接触构造。另外，相同的IGBT中的p+基极接触区域BCR和插头层PR2的发射极连接部(接触用的凹部CH2中的连接部)具有线接触构造。
另外，1个p+集电极区域CR与相互分断了的多个接触用的凹部CH1内的插头层PR1连接。另外，在1个p+集电极区域CR上设置了的接触用的凹部CH1的数量(接触的个数)优选多于在1个p+基极接触区域(基极用活性区域)BCR上设置了的接触用的凹部CH2的数量(接触的个数)。在本实施方式中，在1个p+集电极区域CR上设置了的接触用的凹部CH1的个数是例如19个，在1个p+基极接触区域BCR上设置了的接触用的凹部CH2的个数是例如1个，但不限于此。
另外，上述以外的本实施方式的结构与图4所示的结构大致相同，所以对相同要素附加相同符号，不重复其说明。
接下来，说明本实施方式的作用效果。
如上所述，在本实施方式中，比(p+区域上接触面积/p+区域面积：SB11/SA11)大于比(集电极接触面积/集电极活性面积：SB12/SA12)。因此，如图7以及图8所示地，在低侧等的重视电流的IGBT中能够提高线性电流以及饱和电流。即，无需进行元件尺寸的变更、注入布局的变更、杂质注入条件的变更这样的大规模的变更和最佳化，能够通过接触尺寸的变更这样的小规模的变更，将开发上的负荷抑制得较小，同时能够实现横向IGBT中的电流提高、导通耐压提高这样的特性改善。
另外，关于接触尺寸的变更，能够仅通过接触掩模的变更来控制，所以接触掩模的试制后的再调整也能够低成本地实施。
另外，在本实施方式中，针对1个p+集电极区域CR设置了多个接触用的凹部CH1，所以能够分散电流路径，并且能够分散少数载流子的注入。以下，使用图39～图42来说明这一点。
参照图39，在针对1个p+集电极区域CR设置了1个接触用的凹部CH1的情况下，电流集中到1个接触用的凹部CH1。相对于此，如图40所示，在针对1个p+集电极区域CR设置了多个接触用的凹部CH1的情况下，电流路径分散到多个接触用的凹部CH1的各个接触用的凹部CH1。因此，能够高效地流过电流。
另外，参照图41，在针对1个p+集电极区域CR设置了1个接触用的凹部CH1的情况下，被注入少数载流子的区域也变成1个且变成局部的区域，产生电流集中。相对于此，如图42所示，在针对1个p+集电极区域CR设置了多个接触用的凹部CH1的情况下，从多个接触用的凹部CH1的各个接触用的凹部CH1注入少数载流子。因此，少数载流子的注入被分散而均匀化。
在上述IGBT中，集电极侧的接触用的凹部CH1具有孔接触构造，而发射极侧的接触用的凹部CH2具有线接触构造，但也可以如图43所示，集电极侧的接触用的凹部CH1具有分割线接触构造，而发射极侧的接触用的凹部CH2具有线接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有分割线接触构造，所以相比于使用了线接触构造的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，也可以如图44所示，集电极侧的接触用的凹部CH1具有孔接触构造，而发射极侧的接触用的凹部CH2具有分割线接触构造。即，发射极侧的接触用的凹部CH2具有如下分割线接触构造，该分割线接触构造具有相互分离并且串联地配置了的多个线接触部CH2a。即使在该情况下，由于集电极侧的接触用的凹部CH1具有孔接触构造，所以相比于使用了分割线接触构造的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，如图45所示，也可以集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔间距PA优选大于发射极侧的接触用的凹部CH2的孔间距PB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔间距PA大，所以相比于孔间距小的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的1个凹部CH1的面积和发射极侧的接触用的1个凹部CH2的面积优选为相同。
另外，在本实施方式的IGBT中，如图46所示，也可以集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔的直径DA优选小于发射极侧的接触用的凹部CH2的孔的直径DB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔的直径DA小，所以相比于孔的直径大的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的凹部CH1的孔间距和发射极侧的接触用的凹部CH2的孔间距优选为相同。
另外，在本实施方式的IGBT中，如图47所示，也可以集电极侧的接触用的凹部CH1具有1列的线接触构造，而发射极侧的接触用的凹部CH2具有2列的线接触构造。即使在该情况下，由于发射极侧的接触用的凹部CH2的列数多于集电极侧的接触用的凹部CH1的列数，所以能够增大发射极侧的接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，不限于集电极侧的接触用的凹部CH1是1列、且发射极侧的接触用的凹部CH2是2列的情况，发射极侧的接触用的凹部CH2的线接触构造的列数多于集电极侧的接触用的凹部CH1的线接触构造的列数即可。另外，集电极侧的接触用的凹部CH1也可以是1列的分割线接触构造、1列的孔接触构造，发射极侧的接触用的凹部CH2也可以是2列的分割线接触构造、2列的孔接触构造。
(实施方式5)
参照图48以及图49，本实施方式的结构相比于图38所示的结构，在p+集电极区域CR通过元件分离构造ES被间拔(分断)了的这一点上不同。即，在1个IGBT中，p+集电极区域CR由相互分离了的多个p+集电极区域部分CRa(集电极用活性区域)构成。p+集电极区域CR也可以如图48以及图49所示地通过元件分离构造ES被间拔，并且，也可以如图56以及图57所示地通过多个n+分离区域NHR被间拔。另外，元件分离构造ES如实施方式1说明的那样，既可以是由LOCOS形成了的硅氧化膜，并且，也可以是STI。
另外，1个p+集电极区域部分CRa与相互分断了的多个接触用的凹部CH1内的插头层PR1连接。另外，在1个p+集电极区域部分CRa上设置了的接触用的凹部CH1的数量(接触的个数)优选多于在1个p+基极接触区域(基极用活性区域)BCR上设置了的接触用的凹部CH2的数量(接触的个数)。在本实施方式中，在1个p+集电极区域部分CRa上设置了的接触用的凹部CH1的个数是例如3个，在1个p+基极接触区域BCR上设置了的接触用的凹部CH2的个数是例如1个，但不限于此。
另外，在上述IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有孔接触构造。
另外，上述以外的本实施方式的结构与图38所示的结构大致相同，所以对相同要素附加相同符号，不重复其说明。
根据本实施方式，p+集电极区域CR通过元件分离构造ES被间拔，所以能够实现电流改善。另外，仅通过变更场掩模，就能够制造将p+集电极区域CR通过元件分离构造ES间拔了的结构，所以能够低成本地制造上述结构。
另外，在本实施方式中，针对1个p+集电极区域部分CRa设置了多个接触用的凹部CH1，所以如图39～图42说明的那样，能够分散电流路径，并且能够分散少数载流子的注入。
在上述IGBT中，集电极侧和发射极侧这两者的接触用的凹部CH1、CH2具有孔接触构造，但也可以如图50所示，集电极侧的接触用的凹部CH1具有孔接触构造，而发射极侧的接触用的凹部CH2具有线接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有孔接触构造，所以相比于使用了线接触构造的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，如图51所示，也可以集电极侧的接触用的凹部CH1具有分割线接触构造，而发射极侧的接触用的凹部CH2具有线接触构造。即使在该情况下，由于集电极侧的接触用的凹部CH1具有分割线接触构造，所以相比于使用了线接触构造的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，如图52所示，也可以集电极侧的接触用的凹部CH1具有孔接触构造，而发射极侧的接触用的凹部CH2具有分割线接触构造。即，发射极侧的接触用的凹部CH2具有如下分割线接触构造，该分割线接触构造具有相互分离并且串联地配置了的多个线接触部CH2a。即使在该情况下，由于集电极侧的接触用的凹部CH1具有孔接触构造，所以相比于使用了分割线接触构造的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。
另外，在本实施方式的IGBT中，如图53所示，也可以集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔间距PA优选大于发射极侧的接触用的凹部CH2的孔间距PB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔间距PA大，所以相比于孔间距小的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的1个凹部CH1的面积和发射极侧的接触用的1个凹部CH2的面积优选为相同。
另外，在本实施方式的IGBT中，如图54所示，也可以集电极侧和发射极侧这两者的接触用的凹部CH1、CH2都具有孔接触构造。在该情况下，集电极侧的接触用的凹部CH1的孔的直径DA优选小于发射极侧的接触用的凹部CH2的孔的直径DB。即使在该情况下，由于集电极侧的接触用的凹部CH1的孔的直径DA小，所以相比于孔的直径大的情况，能够减小接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，集电极侧的接触用的凹部CH1的孔间距和发射极侧的接触用的凹部CH2的孔间距优选为相同。
另外，在本实施方式的IGBT中，如图55所示，也可以集电极侧的接触用的凹部CH1具有1列的线接触构造，而发射极侧的接触用的凹部CH2具有2列的线接触构造。即使在该情况下，由于发射极侧的接触用的凹部CH2的列数多于集电极侧的接触用的凹部CH1的列数，所以能够增大发射极侧的接触面积，能够扩大IGBT的特性的控制幅度。另外，在该结构中，不限于集电极侧的接触用的凹部CH1是1列、且发射极侧的接触用的凹部CH2是2列的情况，发射极侧的接触用的凹部CH2的线接触构造的列数多于集电极侧的接触用的凹部CH1的线接触构造的列数即可。另外，集电极侧的接触用的凹部CH1既可以是1列的分割线接触构造、1列的孔接触构造，发射极侧的接触用的凹部CH2也可以是2列的分割线接触构造、2列的孔接触构造。
另外，在图50～图55的结构中，说明了p+集电极区域CR通过元件分离构造ES被间拔了的结构，但图50～图55的结构也可以如图56以及图57所示地通过多个n+分离区域NHR被间拔。
(实施方式6)
参照图58，本实施方式的结构与图20、图28、图44以及图52所示的结构同样地，是发射极侧的接触用的凹部CH2具有相互分离并且串联地配置了的多个线接触部CH2a的分割线接触构造。多个线接触部CH2a分别具有线接触构造。即，多个线接触部CH2a分别具有在如图58所示地俯视时大致矩形的形状，并且具有俯视时的一条边的长度LBa长达另一条边的长度WBa的2倍以上的构造。在俯视时位于相互相邻的线接触部CH2a之间的分离部分SR的正下区域中，仅有n型区域(n+发射极区域ER)位于该区域中。
另外，上述以外的本实施方式的结构与图20、图28、图44以及图52的各个图所示的结构大致相同，所以对相同要素附加相同符号，不重复其说明。
在本实施方式中，发射极侧的接触用的凹部CH2被分割为多个线接触部CH2a。此处，在长的线接触构造的情况下，由于光致抗蚀剂的收缩等，线接触构造的长边方向上的端部和中央部的线宽之差变大。但是，在本实施方式中，被分割了的各线接触部CH2a的长边方向的尺寸比未被分割的接触用的凹部CH2的长边方向的长度短。因此，能够提高接触用的凹部CH2的精加工尺寸的稳定性。
另外，在本实施方式中，在相邻的线接触部CH2a之间的分离部分SR的正下区域中，仅有n型区域(n+发射极区域ER)位于该区域中。因此，能够抑制接触用的凹部CH2的位置偏差、尺寸偏差所致的导通耐压的偏移。
另外，也可以如图59所示，在俯视时位于相互相邻的线接触部CH2a之间的分离部分SR的正下区域中，仅有p型区域(p+基极接触区域BCR)位于该区域中。在该情况下，能够抑制接触用的凹部CH2的位置偏差、尺寸偏差所致的电流的偏移。
另外，也可以如图60～图62所示，在俯视时位于相互相邻的线接触部CH2a之间的分离部分SR的正下区域中，有n型区域(n+发射极区域ER)和p型区域(p+基极接触区域BCR)这两者位于该区域中。
也可以如图60所示，位于分离部分SR的正下方的n型区域(n+发射极区域ER)的部分的面积大于位于分离部分SR的正下方的p型区域(p+基极接触区域BCR)的部分的面积。在该情况下，与图58的结构同样地，能够抑制接触用的凹部CH2的位置偏差、尺寸偏差所致的导通耐压的偏移。
另外，也可以如图61所示，位于分离部分SR的正下方的p型区域(p+基极接触区域BCR)的部分的面积大于位于分离部分SR的正下方的n型区域(n+发射极区域ER)的部分的面积。在该情况下，与图59的结构同样地，能够抑制接触用的凹部CH2的位置偏差、尺寸偏差所致的电流的偏移。
另外，也可以如图62所示，位于分离部分SR的正下方的n型区域(n+发射极区域ER)的部分的面积、与位于分离部分SR的正下方的p型区域(p+基极接触区域BCR)的部分的面积相同。在该情况下，与图59的结构同样地，能够抑制接触用的凹部CH2的位置偏差、尺寸偏差所致的导通耐压的偏移和电流的偏移。
在上述实施方式中，说明了发射极侧的接触用的凹部CH2具有多个线接触部CH2a的情况，但也可以是集电极侧的接触用的凹部CH1具有相互分离并且串联地配置了的多个线接触部。
另外，在图3中，说明了栅电极层GE以及n+发射极区域ER与p+集电极区域CR直线状地并行的结构，但栅电极层GE以及n+发射极区域ER也可以被配置为在俯视时包围p+集电极区域CR的周围。另外，重视耐压的IGBT和重视电流的IGBT既可以形成于单晶硅基板，并且，也可以形成于SOI(Silicon on Insulator，绝缘体上的硅结构)基板。
另外，在上述实施方式中，作为具有重视耐压的IGBT和重视电流的IGBT的结构，说明了具有PDP扫描驱动器的电路的半导体装置，但不限于实施方式的半导体装置，能够应用于具有它以外的IGBT的半导体装置。
以上，根据实施方式，具体说明了由本发明者完成的发明，但本发明不限于上述实施方式，在不脱离其主旨的范围内能够实现各种变更，这自不待言。

Claims (28)

1.一种半导体装置，具备：
半导体基板(SUB)，具有主表面；以及
绝缘栅极双极型晶体管，形成于所述主表面，
所述绝缘栅极双极型晶体管还包括：
第1导电类型的集电极区域(CR)，形成于所述主表面；
第1导电类型的基极区域(BR、BCR)，与所述集电极区域(CR)分开地形成于所述主表面；以及
第2导电类型的发射极区域(ER)，形成于所述基极区域(BR、BCR)内的所述主表面，
所述半导体装置还具备：
发射极用导电层(PR2)，与所述绝缘栅极双极型晶体管的所述基极区域(BR、BCR)以及所述发射极区域(ER)这两者连接，并且在与所述基极区域(BR、BCR)以及所述发射极区域(ER)这两者之间构成发射极连接部；以及
集电极用导电层(PR1)，与所述绝缘栅极双极型晶体管的所述集电极区域(CR)连接，并且在与所述集电极区域(CR)之间构成集电极连接部，
所述集电极用导电层(PR1)通过多个接触部对所述集电极区域(CR)中包含的1个集电极用活性区域(CRa)进行连接，
针对1个所述集电极用活性区域(CRa)的所述集电极用导电层(PR1)的所述接触部的个数多于针对所述基极区域(BR、BCR)中包含的1个基极用活性区域(BCR)的所述发射极用导电层(PR2)的接触部的个数。
2.根据权利要求1所述的半导体装置，其特征在于，
所述基极区域(BR、BCR)和所述发射极用导电层(PR2)的所述发射极连接部的面积(SB11)相对所述基极区域(BR、BCR)的所述主表面中的面积(SA11)之比(SB11/SA11)大于所述集电极区域(CR)和所述集电极用导电层(PR1)的所述集电极连接部的面积(SB12)相对所述集电极区域(CR)的所述主表面中的面积(SA12)之比(SB12/SA12)。
3.根据权利要求1所述的半导体装置，其特征在于，
所述集电极连接部具有孔接触构造，所述发射极连接部具有线接触构造。
4.根据权利要求1所述的半导体装置，其特征在于，
所述集电极连接部具有分割线接触构造，该分割线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH1a)，
所述发射极连接部具有线接触构造。
5.根据权利要求1所述的半导体装置，其特征在于，
所述集电极连接部具有孔接触构造，
所述发射极连接部具有分割线接触构造，该分割线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)。
6.根据权利要求1所述的半导体装置，其特征在于，
所述集电极连接部以及所述发射极连接部分别具有孔接触构造，
所述集电极连接部的所述孔接触构造中的孔间距大于所述发射极连接部的所述孔接触构造中的孔间距。
7.根据权利要求1所述的半导体装置，其特征在于，
所述集电极连接部以及所述发射极连接部分别具有孔接触构造，
所述集电极连接部的所述孔接触构造中的孔径小于所述发射极连接部的所述孔接触构造中的孔径。
8.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述主表面的元件分离构造(ES)，
所述集电极区域(CR)包括通过所述元件分离构造(ES)而相互分离了的多个集电极用活性区域(CRa)。
9.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述主表面的第2导电类型的杂质区域(NHR)，
所述集电极区域(CR)包括通过所述杂质区域(NHR)而相互分离了的多个集电极用活性区域(CRa)。
10.根据权利要求1所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
仅第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间。
11.根据权利要求1所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积大于位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积。
12.根据权利要求1所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
仅第1导电类型的所述基极区域(BR、BCR)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间。
13.根据权利要求1所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积大于位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积。
14.根据权利要求1所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积与位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积相同。
15.一种半导体装置，具备：
半导体基板(SUB)，具有主表面；以及
绝缘栅极双极型晶体管，形成于所述主表面，
所述绝缘栅极双极型晶体管还包括：
第1导电类型的集电极区域(CR)，形成于所述主表面；
第1导电类型的基极区域(BR、BCR)，与所述集电极区域(CR)分开地形成于所述主表面；以及
第2导电类型的发射极区域(ER)，形成于所述基极区域(BR、BCR)内的所述主表面，
所述半导体装置还具备：
发射极用导电层(PR2)，与所述绝缘栅极双极型晶体管的所述基极区域(BR、BCR)以及所述发射极区域(ER)这两者连接；以及
集电极用导电层(PR1)，与所述绝缘栅极双极型晶体管的所述集电极区域(CR)连接，
所述集电极区域(CR)和所述集电极用导电层(PR1)的集电极连接部的面积(SB12)相对所述集电极区域(CR)的所述主表面中的面积(SA12)之比(SB12/SA12)大于所述基极区域(BR、BCR)和所述发射极用导电层(PR2)的发射极连接部的面积(SB11)相对所述基极区域(BR、BCR)的所述主表面中的面积(SA11)之比(SB11/SA11)。
16.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部以及所述发射极连接部分别具有线接触构造，
所述集电极连接部的所述线接触构造中的线宽大于所述发射极连接部的所述线接触构造中的线宽。
17.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部具有线接触构造，所述发射极连接部具有孔接触构造。
18.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部具有线接触构造，
所述发射极连接部具有分割线接触构造，该分割线接触构造具有相互分离并且相互串联地配置了的多个线接触部。
19.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部具有分割线接触构造，该分割线接触构造具有相互分离并且相互串联地配置了的多个线接触部，
所述发射极连接部具有孔接触构造。
20.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部以及所述发射极连接部分别具有孔接触构造，
所述集电极连接部的所述孔接触构造中的孔间距小于所述发射极连接部的所述孔接触构造中的孔间距。
21.根据权利要求15所述的半导体装置，其特征在于，
所述集电极连接部以及所述发射极连接部分别具有孔接触构造，
所述集电极连接部的所述孔接触构造中的孔径大于所述发射极连接部的所述孔接触构造中的孔径。
22.根据权利要求15所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述主表面的元件分离构造(ES)，
所述集电极区域(CR)包括通过所述元件分离构造(ES)而相互分离了的多个集电极用活性区域(CRa)。
23.根据权利要求15所述的半导体装置，其特征在于，
所述半导体装置还具备形成于所述主表面的第2导电类型的杂质区域(NHR)，
所述集电极区域(CR)包括通过所述杂质区域(NHR)相互分离了的多个集电极用活性区域(CRa)。
24.根据权利要求15所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
仅第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间。
25.根据权利要求15所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积大于位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积。
26.根据权利要求15所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
仅第1导电类型的所述基极区域(BR、BCR)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间。
27.根据权利要求15所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积大于位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积。
28.根据权利要求15所述的半导体装置，其特征在于，
所述发射极连接部具有线接触构造，
所述发射极连接部的所述线接触构造具有相互分离并且相互串联地配置了的多个线接触部(CH2a)，
第1导电类型的所述基极区域(BR、BCR)和第2导电类型的所述发射极区域(ER)位于分离部分(SR)的正下方，该分离部分(SR)位于相互串联地配置了的所述多个线接触部(CH2a)之间，
位于所述分离部分(SR)的正下方的所述基极区域(BR、BCR)的所述主表面中的面积与位于所述分离部分(SR)的正下方的所述发射极区域(ER)的所述主表面中的面积相同。
CN201280069809.9A 2012-02-16 2012-02-16 半导体装置 Expired - Fee Related CN104115275B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/053602 WO2013121548A1 (ja) 2012-02-16 2012-02-16 半導体装置

Publications (2)

Publication Number Publication Date
CN104115275A true CN104115275A (zh) 2014-10-22
CN104115275B CN104115275B (zh) 2017-02-15

Family

ID=48983707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280069809.9A Expired - Fee Related CN104115275B (zh) 2012-02-16 2012-02-16 半导体装置

Country Status (5)

Country Link
US (2) US9153673B2 (zh)
JP (1) JP5808827B2 (zh)
CN (1) CN104115275B (zh)
TW (1) TWI596768B (zh)
WO (1) WO2013121548A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576717A (zh) * 2013-10-17 2015-04-29 瑞萨电子株式会社 半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
WO2018237199A1 (en) 2017-06-22 2018-12-27 Renesas Electronics America Inc. SOLID TOP TERMINAL FOR DISCRETE FEED DEVICES
US10197369B1 (en) 2017-07-20 2019-02-05 Larry Goodman Precision case holder

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222726A (ja) * 1995-02-09 1996-08-30 Hitachi Ltd ラテラル電圧駆動型半導体装置
CN100349302C (zh) * 2002-01-18 2007-11-14 罗姆股份有限公司 双重扩散型mosfet及其半导体装置
CN101510558A (zh) * 2008-02-15 2009-08-19 松下电器产业株式会社 半导体装置及其制造方法
JP2010225848A (ja) * 2009-03-24 2010-10-07 Renesas Electronics Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353529B2 (ja) 1995-03-30 2002-12-03 富士電機株式会社 横型絶縁ゲートバイポーラトランジスタ
JP2001203358A (ja) 2000-01-18 2001-07-27 Toshiba Corp 誘電体分離型半導体装置
JP2007142041A (ja) 2005-11-16 2007-06-07 Toshiba Corp 半導体装置
JP4630207B2 (ja) * 2006-03-15 2011-02-09 シャープ株式会社 半導体装置
JP2008053610A (ja) * 2006-08-28 2008-03-06 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP5292157B2 (ja) * 2009-03-31 2013-09-18 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222726A (ja) * 1995-02-09 1996-08-30 Hitachi Ltd ラテラル電圧駆動型半導体装置
CN100349302C (zh) * 2002-01-18 2007-11-14 罗姆股份有限公司 双重扩散型mosfet及其半导体装置
CN101510558A (zh) * 2008-02-15 2009-08-19 松下电器产业株式会社 半导体装置及其制造方法
JP2010225848A (ja) * 2009-03-24 2010-10-07 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576717A (zh) * 2013-10-17 2015-04-29 瑞萨电子株式会社 半导体器件
CN104576717B (zh) * 2013-10-17 2019-05-17 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
TW201342590A (zh) 2013-10-16
TWI596768B (zh) 2017-08-21
US9153673B2 (en) 2015-10-06
JP5808827B2 (ja) 2015-11-10
CN104115275B (zh) 2017-02-15
US20150380532A1 (en) 2015-12-31
WO2013121548A1 (ja) 2013-08-22
US20150014744A1 (en) 2015-01-15
JPWO2013121548A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
CN100578789C (zh) 绝缘栅型半导体装置
CN103137703B (zh) 半导体器件
CN100454543C (zh) 半导体装置
CN102412289B (zh) 半导体器件
CN103367412B (zh) 反向导通绝缘栅双极型晶体管
KR20140006156A (ko) 전력 반도체 소자
US10553710B2 (en) Semiconductor device
US8159026B2 (en) Lateral high-voltage semiconductor devices with majorities of both types for conduction
CN104115275A (zh) 半导体装置
CN104465646A (zh) 半导体装置
TWI631707B (zh) 半導體裝置
US8581299B2 (en) Semiconductor device
CN103296073A (zh) 绝缘栅型双极晶体管
CN103872052B (zh) 半导体器件
JP4764998B2 (ja) 半導体装置
CN100456480C (zh) 横向绝缘栅双极型晶体管
JP6271157B2 (ja) 半導体装置
TWI788726B (zh) 半導體裝置
JP2022146579A (ja) 半導体装置
JP2007081252A (ja) 半導体装置
JP2014011395A (ja) 半導体装置
CN102903754A (zh) 具有提高的鲁棒性的垂直晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

Termination date: 20210216