JP4630207B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。更に詳しくは、本発明は、電力用のような高耐圧用途に使用できるＤｉｆｆｕｓｅｄ ＭＯＳ（ＤＭＯＳ）を含む半導体装置に関する。

電力用のような高耐圧回路を含む集積回路における高耐圧トランジスタの一つとして、例えば、特開平１１−３５４７９３号公報（特許文献１）に記載されているＤＭＯＳが知られている。このＤＭＯＳの一例を図１２に示す。図のＤＭＯＳは、横型拡散ＭＯＳ（ＬＤＭＯＳ）である。図中、１１０は半導体基板、１１１はＮウェル、１１５はボディ部分、１１６はコンタクト層、１１７及び１１８は拡散層、１３０はフィールド酸化膜、１４０はゲート誘電膜、１４１はゲート電極、１４２はサイドウォールスペーサ、１６０は層間絶縁膜、１７０は金属配線、１９１はソース端子、１９２はゲート端子、１９３はドレイン端子を意味する。

ここで、ＤＭＯＳにおいては、その占有面積を低減することが望まれており、その指標として単位面積あたりのオン抵抗が用いられる。例えば、半導体装置の単位面積あたりのオン抵抗（Ｒｏｎ×Ａ）が、ＬＤＭＯＳのオン抵抗（Ｒｏｎ）×ＭＯＳの占有面積（Ａ）と同一以上の場合には、占有面積を低減することが望まれる。
占有面積を低減するためには、設計基準で主な制限要因となるコンタクトホール間の横方向のピッチを低減することが考えられる。このコンタクトホール間のピッチは、コンタクトホール−ゲート電極距離と、コンタクトホール−拡散層端距離とにより制限されることが多い。

ところで、特開２００５−１５９３１９号公報（特許文献２）では、複数のコンタクトホールを有する半導体装置において、位置合わせマージンを含むコンタクトホールの占有面積をできるだけ小さくする方法が記載されている。この方法では、従来、横方向に隣接するコンタクトホールの中心を、縦方向に隣接するコンタクトホール間の中心位置に配置することで、トータルのコンタクトホールの占有面積が小さくできるとしている。

しかしながら、このようなコンタクトホールの配置方法では十分ではなく、更なるＤＭＯＳの占有面積の低減が望まれている。
特開平１１−３５４７９３号公報 特開２００５−１５９３１９号公報

かくして本発明によれば、半導体基板の主表面上にゲート誘電膜を介して形成された一対のゲート電極と、該一対のゲート電極の内側の前記半導体基板の主表面内に形成された第一導電型の共通拡散層と、前記一対のゲート電極の外側の前記半導体基板の主表面内に形成された第一導電型の一対の拡散層と、前記共通拡散層の底部を覆うように前記半導体基板の主表面内に形成された第二導電型のボディ部分とを含む一対のＤＭＯＳを備え、
前記共通拡散層が、ゲート長方向において、前記一対のゲート電極とオーバラップし、前記一対の拡散層が、ゲート長方向において、前記一対のゲート電極とオフセットしており、
前記ボディ部分が、ゲート長方向において、前記一対のゲート電極とオーバラップし、かつ、ゲート幅方向における前記共通拡散層の少なくとも一方の端部から延在すると共に、前記半導体基板主表面上に露出する領域を有しており、
更に、前記ボディ部分の露出する領域を覆う層間絶縁膜と、該層間絶縁膜に形成されたボディ部分用コンタクトホールとを備え、
前記層間絶縁膜が、前記共通拡散層を更に覆い、かつ共通拡散層用コンタクトホールを備え、該共通拡散層用コンタクトホールが、ゲート長方向に複数存在してコンタクトホール列を形成し、コンタクトホール列がゲート幅方向に複数存在し、
前記半導体基板の主表面方向において、前記ボディ部分用コンタクトホールの面積の合計と、前記共通拡散層用コンタクトホールの面積の合計との比が、１：１〜７であることを特徴とする半導体装置が提供される。

本発明の半導体装置によれば、ＤＭＯＳの占有面積を低減することができる。また、低減できる結果、半導体装置の単位面積あたりのオン抵抗を低減することも可能となる。

本発明の半導体装置は、ボディ部分の構成に１つの特徴を有する。すなわち、ボディ部分は、半導体基板主表面上に露出する領域を有している。ところで、図１２に示されている従来の半導体装置では、ボディ部分１１５は、半導体基板主表面上に露出せず、コンタクト層１１６を介して、配線と接続されている。これに対して、本発明ではボディ部分が露出しているため、コンタクト層を介さずに配線と接続することが可能となり、コンタクト層を形成しない分、占有面積を低減することができる。

以下、本発明の半導体装置を詳細に説明する。
本発明の半導体装置は、半導体基板の主表面上にゲート誘電膜を介して形成された一対のゲート電極と、一対のゲート電極の内側の半導体基板の主表面内に形成された第一導電型の共通拡散層と、一対のゲート電極の外側の半導体基板の主表面内に形成された第一導電型の一対の拡散層と、共通拡散層の底部を覆うように半導体基板の主表面内に形成された第二導電型のボディ部分とを含む一対のＤＭＯＳを備えている。

ＤＭＯＳとしては、ＬＤＭＯＳやＶＤＭＯＳ（縦型ＤＭＯＳ）が挙げられる。
ここで半導体基板としては、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、シリコンゲルマニウム、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ、ＧａＮ等の化合物半導体によるバルク基板が挙げられる。また、表面に半導体層を有するものとして、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ基板又は多層ＳＯＩ基板等の種々の基板、ガラスやプラスチック基板上に半導体層を有するものを用いてもよい。なかでもシリコン基板又は表面にシリコン層が形成されたＳＯＩ基板等が好ましい。半導体基板又は半導体層は、内部を流れる電流量に多少が生ずるが、単結晶（例えば、エピタキシャル成長による）、多結晶又はアモルファスのいずれであってもよい。

また、半導体基板は、所定の濃度で不純物を含んでいてもよい。更に、半導体基板は、ｎ又はｐ型のウェルを備えていてもよい。
ゲート誘電膜としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン酸化膜、シリコン窒化膜等の絶縁膜；酸化アルミニウム膜、酸化チタニウム膜、酸化タンタル膜、酸化ハフニウム膜等の高誘電体膜の単層膜又は積層膜を使用することができる。なかでも、シリコン酸化膜が好ましい。ゲート誘電膜は、例えば、２〜１４ｎｍ程度、好ましく４〜９ｎｍ程度の膜厚（ゲート酸化膜換算）とすることが適当である。ゲート誘電膜は、ゲート電極直下にのみ形成されていてもよいし、ゲート電極よりも大きく（幅広で）形成されていてもよい。

ゲート電極は、ボディ部分の端部を跨ぐようにゲート誘電膜上に形成されている。言い換えると、ボディ部分のゲート長方向の端部が、前記一対のゲート電極とオーバラップしている。ゲート電極は、通常、半導体装置に使用されるものであれば特に限定されるものではなく、導電膜、例えば、ポリシリコン：銅、アルミニウム等の金属：タングステン、チタン、タンタル等の高融点金属：高融点金属とのシリサイド等の単層膜又は積層膜等が挙げられる。ゲート電極の膜厚は、例えば９０〜３００ｎｍ程度の膜厚であることが適当である。

第一導電型の共通拡散層と一対の拡散層において、第一導電型は、ｐ型又はｎ型である。また、第二導電型のボディ部分において、第二導電型は、第一導電型と反対の導電型である。ｐ型を与える不純物としては、半導体基板がシリコン基板の場合、ホウ素が挙げられ、ｎ型を与える不純物としては、リン、砒素等が挙げられる。

共通拡散層と一対の拡散層の不純物濃度は、１Ｅ１９〜５Ｅ２０／ｃｍ³程度の範囲が好ましい。なお、共通拡散層は、ボディ部分内に形成されている。チャネル長方向において、共通拡散層及び一対の拡散層は、それらの端部がゲート電極の両端に整合していてもよく、一対の拡散層の端部が、ゲート電極とオフセットしていてもよい。

一対の拡散層中の一つと共通拡散層の組は、ＬＤＭＯＳの場合は、ソース／ドレインに対応する。また、ＶＤＭＯＳの場合は、一対の拡散層中の一つと共通拡散層の組は、ソース又はドレインの一方に対応し、選択されなかった側のドレイン又はソースは、通常半導体基板の裏面に設けられる。

ボディ部分は、深さ方向のボディ部分と半導体基板との濃度差が、半導体基板表面におけるボディ部分と半導体基板との濃度差より大きい領域（例えば、Ｖｔｈが０．７Ｖのときでは、１．５倍以上、より好ましくは２〜１０倍）を備えていることが好ましい。この領域を備えていることで、精度よくオン抵抗が小さいＤＭＯＳを得ることができる。

ボディ部分は、半導体基板表面側が閾値に対応した濃度（例えば〜Ｅ１７／ｃｍ³）に設定されるのに対して、深い位置にソースと半導体基板（ウェルを備えているときはウェル）間の耐圧を確保しうる濃度領域（例えば１Ｅ１７〜５Ｅ１８／ｃｍ³、拡散幅０．６〜１．５μｍ）を備えていてもよい。
このため、表面濃度と深さ方向で耐圧の確保で必要な部分の濃度差としては、１〜１０倍程度であることが好ましい。

ボディ部分は、単段で又は多段での不純物イオン注入により形成してもよい。なお、多段の注入でボディ部分を形成した場合、不純物の拡散を最小限にできるので、（１）ボディ部分を浅く、濃く形成できる結果、ボディ部分の設計が容易になること、（２）チャネル長の縮小が可能となることが挙げられる。
ボディ部分の深さは、半導体装置の性能に応じて適宜変更可能であるが、通常０．７〜２μｍ程度である。

なお、ボディ部分の濃度設定が、ＤＭＯＳの耐圧を変化させるとともに、ボディ部分の抵抗がオン耐圧へ影響を及ぼす場合がある。多段の注入では、表面の閾値を決める注入と耐圧を決める注入を別々で制御できるため、ボディ部分の設計には有利である。

また、ボディ部分の幅は、所望するＤＭＯＳのチャネル長に応じて設定でき、例えば２．２〜３μｍ程度である。また、チャネル長としては、例えば０．２〜０．５μｍ程度である
ボディ部分及び一対の拡散層は、ウェル内に位置していてもよい。
上記構成を備える一対のＤＭＯＳは、共通拡散層のゲート幅方向の中心線を基準として鏡像反転した構造を有していてもよい。この構造は、装置設計が容易であり、より占有面積を低減することができる。

また、一対のＤＭＯＳは、半導体基板上に複数存在していてもよい。この場合、拡散層のゲート幅方向の中心線を基準として鏡像反転した構造を有していてもよい。
本発明の半導体装置では、ボディ部分が、ゲート幅方向における共通拡散層の少なくとも一方の端部から延在すると共に、半導体基板主表面上に露出する領域を有している。ここで、ボディ部分は、半導体基板全面を覆う層間絶縁膜に形成されるボディ部分用コンタクトホール中のコンタクトを介して配線と形成される。上記この露出する領域（以下、露出領域）は、その上にコンタクトホールが形成される領域となる。従って、露出領域は、所定の個数のコンタクトホールが形成可能な程度の面積を有していることが好ましい。この露出領域は、ゲート幅方向におけるボディ部分の一方の端部に位置していてもよく、両端に位置していてもよい。端部に加えて、ボディ部分の中心部に位置していてもよい。

なお、個々のコンタクトホールの底面積は、最小設計ルールで規定される最小面積以上であることが好ましい。また、隣接するコンタクトホール間の距離は、位置合わせマージンを考慮して、コンタクトホールの最長径の０．８〜１．５倍程度が好ましい。

また、露出領域と共通拡散層とが、半導体基板主表面において、１：２．５〜４．５の面積比を有することが好ましく、１：２．５〜４．５の面積比を有することがより好ましい。露出領域に対する共通拡散層の面積比が１未満の場合、ラッチアップを引き起こす傾向が現れ、７より大きい場合、トランジスタ面積が大きくなり、微細化できず好ましくない。

共通拡散層及び一対の拡散層は、半導体基板全面を覆う層間絶縁膜に形成されるこれら拡散層用コンタクトホール中のコンタクトを介して配線と接続される。これら拡散層は、所定の個数のコンタクトホールが形成可能な程度の面積を有していることが好ましい。
更に、これら拡散層用コンタクトホールが、ゲート長方向に複数存在してコンタクトホール列を形成していてもよい。また、これらコンタクトホール列の内、共通拡散層用コンタクトホール列は、ゲート幅方向に複数存在していてもよい。

複数列の共通拡散層用コンタクトホール列を有する場合、コンタクトホール列中の隣接するコンタクトホール間の距離と、隣接するコンタクトホール列間において隣接するコンタクトホール間の距離とが等しいことが好ましい。このようにコンタクトホール列を配置することで、半導体装置の占有面積をより低減できる。

また、半導体基板の主表面方向において、ボディ部分用コンタクトホールの面積の合計と、共通拡散層用コンタクトホールの面積の合計との比を、１：１〜３．５とすることが好ましく、１：１〜７であることがより好ましい。ボディ部分用コンタクトホールの面積の合計に対する共通拡散層用コンタクトホールの面積の合計の比が１未満の場合、コンタクト抵抗が大きくなるので好ましくなく、７より大きい場合、Ｒｏｎ抵抗が大きくなるので好ましくない。

また、ボディ部分用コンタクトホールの数は、１個以上であればよく、２〜６個が好ましい。共通拡散層及び一対の拡散層用コンタクトホールの数は、１個以上であればよく、７〜１４個が好ましい。
なお、層間絶縁膜、コンタクト及び配線は、特に限定されず、公知の材料及び構成をいずれも使用できる。
本発明の半導体装置は、ＤＭＯＳ以外の構成を有していてもよい。そのような構成として、論理回路用ＭＯＳ、抵抗、キャパシタ等が挙げられる。

本発明の半導体装置中のＤＭＯＳは、特に限定されず、公知の方法を利用して形成できる。例えば、以下の方法が挙げられる。
まず、半導体基板の所定の領域に、第二導電型の不純物イオンを注入することにより、ＤＭＯＳのボディ部分を形成する。
次に、ゲート電極形成領域の半導体基板上にゲート誘電膜を形成し、該ゲート誘電膜上に一対のゲート電極をボディ部分のそれぞれの端部を跨ぐように形成する。

ゲート誘電膜の形成方法は、その種類に応じて適宜選択できる。例えば、熱酸化法、ＣＶＤ法、蒸着法、ゾルゲル法等が挙げられる。ゲート電極の形成方法は、その種類に応じて適宜選択できる。例えば、ＣＶＤ法、蒸着法、ゾルゲル法等が挙げられる。
次いで、ボディ部分の露出領域をマスクで覆った後、第一導電型の不純物イオンの注入により、ゲート電極の両側で、半導体基板とボディ部分の表面層に、第一導電型の共通拡散層及び一対の拡散層を形成する。

なお、ＬＤＭＯＳでは、拡散層がソース／ドレインに対応する。一方、ＶＤＭＯＳでは、拡散層は、ソース又はドレインの一方に対応し、選択されなかったドレイン又はソースは、イオン注入により半導体基板の裏面に形成される。
上記のようにしてＤＭＯＳを形成できる。

本発明の半導体装置は、電力用のような高耐圧用途に使用でき、より具体的には、前記用途中、出力トランジスタ、スイッチングトランジスタ等に使用できる。

以下、実施の形態により、本発明を更に説明する。
実施の形態１
図１（ａ）〜（ｃ）の実施の形態１の半導体装置を示す。図１（ａ）は平面図であり、図１（ｂ）はそのＡ−Ｂ線断面図であり、図１（ｃ）はそのＣ−Ｄ線断面図である。図中、１は半導体基板、２はボディ部分、２ａはボディ部分の露出領域、３はゲート電極、４は一対の拡散層、５は共通拡散層、６ａは共通拡散層用コンタクトホール、６ｂはボディ部分用コンタクトホール、６ｃは一対の拡散層用コンタクトホールを意味する。

図１（ａ）〜（ｃ）から明らかなように、ボディ部分用コンタクトホール６ｂは、ボディ部分２の両端の露出領域２ａに形成されている。
この実施の形態１の半導体装置の一対の拡散層４の一方のチャネル幅方方向の中心線と、共通拡散層５の中心線との間隔（ｈａｒｆ−ｐｉｔｃｈ）を３．５μｍとする。

実施の形態２
この実施の形態２の半導体装置は、図２（ａ）〜（ｃ）に示すように、ボディ部分２の両端の露出領域２ａの面積を２倍とし、ボディ部分用コンタクトホール６ｂの数を２倍としたこと以外は、実施の形態１と同じ構成である。

実施の形態３
この実施の形態３の半導体装置は、図３（ａ）〜（ｃ）に示すように、ボディ部分の露出領域２ａを、ボディ部分２の両端以外に、共通拡散層５の中心部に設けたこと以外は、実施の形態１と同じ構成である。

実施の形態４
この実施の形態２の半導体装置は、図４（ａ）〜（ｃ）に示すように、共通拡散層５及びボディ部分の露出領域２ａ上に形成される２つのコンタクトホール列を、隣接するコンタクトホール間の距離が等しくなるように配置すること以外は、実施の形態１と同じ構成である。
この実施の形態４の半導体装置のｈａｒｆ−ｐｉｔｃｈは、３．４μｍとなる。

実施の形態５
この実施の形態５の半導体装置は、図５（ａ）〜（ｃ）に示すように、ボディ部分２の両端の露出領域２ａの面積を２倍とし、ボディ部分用コンタクトホール６ｂの数を２倍としたこと以外は、実施の形態４と同じ構成である。

実施の形態６
この実施の形態６の半導体装置は、図６（ａ）〜（ｃ）に示すように、ボディ部分の露出領域２ａを、ボディ部分２の両端以外に、共通拡散層５の中心部に設けたこと以外は、実施の形態４と同じ構成である。

実施の形態７
この実施の形態７の半導体装置は、図７（ａ）〜（ｃ）に示すように、共通拡散層用コンタクトホール６ａを一対のＤＭＯＳで共有することで一列とし、共通拡散層のチャネル長方向の幅を一列のコンタクトホールを形成可能な幅としたこと以外は、実施の形態１と同じ構成である。
この実施の形態７の半導体装置のｈａｒｆ−ｐｉｔｃｈは、３．０μｍとなる。

実施の形態８
この実施の形態８の半導体装置は、図８（ａ）〜（ｃ）に示すように、ボディ部分２の両端の露出領域２ａの面積を２倍とし、ボディ部分用コンタクトホール６ｂの数を２倍としたこと以外は、実施の形態７と同じ構成である。

実施の形態９
この実施の形態９の半導体装置は、図９（ａ）〜（ｃ）に示すように、ボディ部分の露出領域２ａを、ボディ部分２の両端以外に、共通拡散層５の中心部に設けたこと以外は、実施の形態７と同じ構成である。

実施の形態１０（比較）
図１０（ａ）及び（ｂ）に実施の形態１０の半導体装置を示す。図１０（ａ）は平面図であり、図１０（ｂ）はそのＡ−Ｂ線断面図である。図中、７はボディ部分２へのコンタクト層、８は一対のゲート電極３間の一対の拡散層を意味する。

図１０（ａ）及び（ｂ）から明らかなように、ボディ部分用コンタクトホール６ｂは、一対の拡散層８間のコンタクト層７に形成されている。そのため、例えば、実施の形態１の半導体装置と比較すると、一対のゲート電極間の距離が長くなっていることがわかる。
この実施の形態１０の半導体装置のｈａｒｆ−ｐｉｔｃｈは、４．０μｍとなる。

実施の形態１１
この実施の形態１１の半導体装置は、図１１（ａ）及び（ｂ）に示すように、一対の拡散層８及びコンタクト層７上に形成される２つのコンタクトホール列を、隣接するコンタクトホール間の距離が等しくなるように配置すること以外は、実施の形態１と同じ構成である。

図１１（ａ）及び（ｂ）から明らかなように、ボディ部分用コンタクトホール６ｂは、一対の拡散層８間のコンタクト層７に形成されている。そのため、例えば、実施の形態１の半導体装置と比較すると、一対のゲート電極間の距離が長くなっていることがわかる。
この実施の形態１１の半導体装置のｈａｒｆ−ｐｉｔｃｈは、３．８μｍとなる。

実施の形態１の半導体装置の概略図である。 実施の形態２の半導体装置の概略図である。 実施の形態３の半導体装置の概略図である。 実施の形態４の半導体装置の概略図である。 実施の形態５の半導体装置の概略図である。 実施の形態６の半導体装置の概略図である。 実施の形態７の半導体装置の概略図である。 実施の形態８の半導体装置の概略図である。 実施の形態９の半導体装置の概略図である。 実施の形態１０の半導体装置の概略図である。 実施の形態１１の半導体装置の概略図である。 従来の半導体装置の概略図である。

符号の説明

１、１１０ 半導体基板
２、１１５ ボディ部分
２ａ ボディ部分の露出領域
３、１４１ ゲート電極
４ 一対の拡散層
５ 共通拡散層
６ａ 共通拡散層用コンタクトホール
６ｂ ボディ部分用コンタクトホール
６ｃ 一対の拡散層用コンタクトホール
７、１１６ コンタクト層
８ 一対のゲート電極３間の一対の拡散層
１１１ Ｎウェル
１１７、１１８ 拡散層
１３０ フィールド酸化膜
１４０ ゲート誘電膜
１４２ サイドウォールスペーサ
１６０ 層間絶縁膜
１７０ 金属配線
１９１ ソース端子
１９２ ゲート端子
１９３ ドレイン端子

Claims (6)

1. 半導体基板の主表面上にゲート誘電膜を介して形成された一対のゲート電極と、該一対のゲート電極の内側の前記半導体基板の主表面内に形成された第一導電型の共通拡散層と、前記一対のゲート電極の外側の前記半導体基板の主表面内に形成された第一導電型の一対の拡散層と、前記共通拡散層の底部を覆うように前記半導体基板の主表面内に形成された第二導電型のボディ部分とを含む一対のＤＭＯＳを備え、
   前記共通拡散層が、ゲート長方向において、前記一対のゲート電極とオーバラップし、前記一対の拡散層が、ゲート長方向において、前記一対のゲート電極とオフセットしており、
   前記ボディ部分が、ゲート長方向において、前記一対のゲート電極とオーバラップし、かつ、ゲート幅方向における前記共通拡散層の少なくとも一方の端部から延在すると共に、前記半導体基板主表面上に露出する領域を有しており、
   更に、前記ボディ部分の露出する領域を覆う層間絶縁膜と、該層間絶縁膜に形成されたボディ部分用コンタクトホールとを備え、
   前記層間絶縁膜が、前記共通拡散層を更に覆い、かつ共通拡散層用コンタクトホールを備え、該共通拡散層用コンタクトホールが、ゲート長方向に複数存在してコンタクトホール列を形成し、コンタクトホール列がゲート幅方向に複数存在し、
   前記半導体基板の主表面方向において、前記ボディ部分用コンタクトホールの面積の合計と、前記共通拡散層用コンタクトホールの面積の合計との比が、１：１〜７であることを特徴とする半導体装置。
2. 前記一対のＤＭＯＳが、共通拡散層のゲート幅方向の中心線を基準として鏡像反転した構造を有する請求項１に記載の半導体装置。
3. 前記ボディ部分の露出する領域が、ゲート幅方向のボディ部分の両端の領域である請求項１に記載の半導体装置。
4. 前記ボディ部分の露出する領域と前記共通拡散層とが、前記半導体基板主表面において、１：２．５〜４．５の面積比を有する請求項１に記載の半導体装置。
5. コンタクトホール列中の隣接するコンタクトホール間の距離と、隣接するコンタクトホール列間において隣接するコンタクトホール間の距離とが等しい請求項１に記載の半導体装置。
6. 前記一対のＤＭＯＳが、前記半導体基板上に複数存在する請求項１に記載の半導体装置。

Images