JP6271157B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、例えばダイオードを有する半導体装置に適用可能な技術である。

電気回路を構成する素子の一つに、ダイオードがある。半導体装置で用いられるダイオードの一つに、バイポーラトランジスタのエミッタとベースを短絡したものがある。この素子において、ベースとコレクタ間の接合がダイオードとして機能する。

一方、特許文献１には、以下の素子が記載されている。まず、基板上にはｎ型のエピタキシャル層ＥＰＩが形成されている。そして、このエピタキシャル層ＥＰＩの中には、ｐ型のウェルが形成されている。そしてウェルの表層には、ｐ^＋層とｎ^＋層が交互に形成されている。このｐ^＋層とｎ^＋層は、互いに異なる配線に接続されている。

特開平８−２５５９０８号公報

ダイオードに求められる特性の一つに、オン電流が大きいことがある。しかし、本発明者が検討した結果、バイポーラトランジスタのエミッタとベースを短絡したダイオードにおいて、動作電圧によってはオン電流が十分に大きくならないことが分かった。そこで本発明者は、バイポーラトランジスタのエミッタとベースを短絡したダイオードにおいて、オン電流が大きくなる動作電圧の範囲を広くすることを検討した。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、半導体基板には、素子分離膜、第１導電型のウェル、第１導電型高濃度層、第１の第２導電型高濃度層、第２の第２導電型高濃度層、及び第２導電型埋込層が形成されている。素子分離膜は素子形成領域を囲んでいる。ウェルは素子形成領域に位置する半導体基板の表層に形成されている。第１導電型高濃度層及び第１の第２導電型高濃度層は、いずれもウェルの表層に形成されており、互いに同一の配線に接続している。第２の第２導電型高濃度層は、半導体基板の表層に、ウェルよりも深く形成されている。第２導電型埋込層は、半導体基板の内部に形成されており、第２の第２導電型高濃度層の下部に繋がるとともに、平面視において一部がウェルと重なっている。そして、平面視において、素子分離膜は、第１の第２導電型高濃度層及び第１導電型効濃度層に接している。

前記一実施の形態によれば、バイポーラトランジスタのエミッタとベースを短絡したダイオードにおいて、オン電流が大きくなる動作電圧の範囲を広くすることができる。

第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。 半導体装置ＳＤにおける不純物層の平面レイアウトを示す図である。 図２の変形例を示す図である。 図２の変形例を示す図である。 半導体装置の動作電圧Ｖｋとオン電流Ｉｋの関係を示すグラフである。 動作電圧Ｖｋ＝０．７Ｖにおけるオン電流Ｉｋを示す図である。 第２の実施形態に係る半導体装置ＳＤの構成を示す平面図である。 図７の変形例を示す図である。 図７の変形例を示す図である。 図７の変形例を示す図である。 比較例１に係る半導体装置ＣＳＤ１の構成を示す平面図である。 図１１のＢ−Ｂ´断面図である。 比較例２に係る半導体装置ＣＳＤ２の構成を示す平面図である。 図１３のＢ−Ｂ´断面図である。 比較例３に係る半導体装置ＣＳＤ３の構成を示す平面図である。 図１５のＢ−Ｂ´断面図である。

以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの構成を示す断面図である。図２は、半導体装置ＳＤにおける不純物層の平面レイアウトを示す図である。なお、図１は、図２のＡ−Ａ´断面に対応している。

本実施形態に係る半導体装置ＳＤは、半導体基板ＳＵＢ、素子分離膜ＳＴＩ、ウェルＷＬ、第１導電型高濃度層ＤＬ２、第１の第２導電型高濃度層ＤＬ１、第２の第２導電型高濃度層ＳＬ、第２導電型埋込層ＢＬ、及び第１配線ＩＮＣ１を備えている。素子分離膜ＳＴＩは半導体基板ＳＵＢの表層に形成されており、平面視で素子形成領域ＥＦＲを囲んでいる。ウェルＷＬは、素子形成領域ＥＦＲに位置する半導体基板ＳＵＢの表層に形成されており、第１導電型を有している。第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２は、ウェルＷＬの表層に形成されている。第２の第２導電型高濃度層ＳＬは半導体基板ＳＵＢの表層に形成されており、ウェルＷＬよりも深く形成されている。第２導電型埋込層ＢＬは、半導体基板ＳＵＢの内部に形成されており、第２の第２導電型高濃度層ＳＬの下部に繋がるとともに、平面視において一部がウェルＷＬと重なっている。第１配線ＩＮＣ１は、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２に接続している。そして、平面視において、素子分離膜ＳＴＩの縁は、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２に接している。以下、詳細に説明する。

なお、以下の説明において、第１導電型をｐ型として、第２導電型をｎ型とする。ただし、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。

まず、図１を用いて、半導体装置ＳＤの深さ方向のレイアウトについて説明する。半導体基板ＳＵＢはｐ型の半導体基板、例えばシリコン基板である。具体的には、半導体基板ＳＵＢは、バルクから切り出されたｐ型の半導体基板（例えばシリコン基板）に、ｐ型のエピタキシャル層ＥＰＩ（例えばシリコン層）をエピタキシャル成長させたものである。ｎ型の第２導電型埋込層ＢＬの上部、ｎ型の第２の第２導電型高濃度層ＳＬ、ｐ型のウェルＷＬ、ｎ型の第１の第２導電型高濃度層ＤＬ１、及びｐ型の第１導電型高濃度層ＤＬ２は、いずれもこのエピタキシャル層ＥＰＩに形成されている。

第２導電型埋込層ＢＬは、バルクから切り出されたｐ型の半導体基板とエピタキシャル層ＥＰＩの界面に位置している。そして、第２の第２導電型高濃度層ＳＬは、エピタキシャル層ＥＰＩの表面から第２導電型埋込層ＢＬの上端に渡って形成されている。また、第２の第２導電型高濃度層ＳＬの表層には第２導電型層ＤＬ３が形成されている。第２導電型層ＤＬ３は、ｎ型の不純物層である。第２導電型層ＤＬ３の不純物濃度は、第２の第２導電型高濃度層ＳＬの不純物濃度よりも高い。

ウェルＷＬは、エピタキシャル層ＥＰＩの表層に形成されている。ウェルＷＬの不純物濃度は、エピタキシャル層ＥＰＩの不純物濃度よりも高い。また、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２は、ウェルＷＬよりも浅く形成されている。なお、ウェルＷＬの下端は素子分離膜ＳＴＩの下端よりも深くなっている。また、第１の第２導電型高濃度層ＤＬ１の下端及び第１導電型高濃度層ＤＬ２の下端は、素子分離膜ＳＴＩの下端よりも浅くなっている。

また、半導体基板ＳＵＢ及び素子分離膜ＳＴＩの上には、層間絶縁膜ＩＬが形成されている。層間絶縁膜ＩＬは、例えば酸化シリコン膜である。そして層間絶縁膜ＩＬの表層には、第１配線ＩＮＣ１及び第２配線ＩＮＣ２が埋め込まれている。第１配線ＩＮＣ１及び第２配線ＩＮＣ２は、例えば銅配線である。第１配線ＩＮＣ１は、第１コンタクトＣＯＮ１を介して第１の第２導電型高濃度層ＤＬ１に接続しており、かつ第２コンタクトＣＯＮ２を介して第１導電型高濃度層ＤＬ２に接続している。第２配線ＩＮＣ２は、第３コンタクトＣＯＮ３を介して第２導電型層ＤＬ３に接続している。

なお、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及び第３コンタクトＣＯＮ３は、いずれも層間絶縁膜ＩＬに埋め込まれている。第１配線ＩＮＣ１、第２配線ＩＮＣ２、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、及び第３コンタクトＣＯＮ３は、例えばシングルダマシン法を用いて形成されているが、デュアルダマシン法を用いて形成されていても良い。前者の場合、コンタクトは配線とは異なる材料（例えばＷ）によって形成されていても良い。

なお、第１配線ＩＮＣ１及び第２配線ＩＮＣ２は、層間絶縁膜ＩＬの上に形成されていても良い。この場合、第１配線ＩＮＣ１及び第２配線ＩＮＣ２は、例えばＡｌによって形成されている。

次に図２を用いて、半導体装置ＳＤの平面方向のレイアウトについて説明する。また、平面視において、素子分離膜ＳＴＩは、素子形成領域ＥＦＲを他の領域から分離している。素子分離膜ＳＴＩは、例えばトレンチアイソレーション法を用いて形成されている。ただし素子分離膜ＳＴＩは、ＬＯＣＯＳ法を用いて形成されていてもよい。

本図に示す例において、素子形成領域ＥＦＲの平面形状、すなわち素子分離膜ＳＴＩの開口ＯＰ１の形状は矩形である。ただし、素子形成領域ＥＦＲの平面形状は多角形、円、楕円、または円弧を含む形であってもよい。また素子形成領域ＥＦＲの平面形状は、矩形の角を面取りした形状であっても良い。

素子形成領域ＥＦＲには、ストライプ状の第１の第２導電型高濃度層ＤＬ１及びストライプ状の第１導電型高濃度層ＤＬ２が交互に配置されている。このため、素子形成領域ＥＦＲの第１辺及びこの第１辺に対向する第２辺には、第１の第２導電型高濃度層ＤＬ１の縁及び第１導電型高濃度層ＤＬ２の縁のいずれか一方のみが接している。一方、素子形成領域ＥＦＲの残りの２辺（第３辺及び第４辺）には、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２の双方が接している。なお、第１の第２導電型高濃度層ＤＬ１の幅及び第１導電型高濃度層ＤＬ２の幅は、例えば２μｍ以下、好ましくは１μｍ以下である。

また、第２の第２導電型高濃度層ＳＬ及び第２導電型層ＤＬ３は、素子形成領域ＥＦＲを囲んでいる。そして第２導電型層ＤＬ３は、素子形成領域ＥＦＲに設けられた開口ＯＰ２の内側に位置している。なお、開口ＯＰ２も素子形成領域ＥＦＲを囲んでいるが、開口ＯＰ２と素子形成領域ＥＦＲの間には素子分離膜ＳＴＩが位置している。

なお、図２に示す例では、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２は交互にそれぞれ３つ配置されている。ただし、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２の数はこれに限定されない。例えば図３に示すように、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２は一つずつであってもよいし、図４に示すように、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２は５つずつであってもよい。また、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２の数は同数である必要はない。また、第１の第２導電型高濃度層ＤＬ１の面積に対する第１導電型高濃度層ＤＬ２の面積の比率は、例えば８０％以上１２０％以下である。ただし、この面積の比率は、この範囲に限定されない。

次に、半導体装置ＳＤの製造方法を説明する。まず、半導体基板ＳＵＢのベースとなるバルクの半導体基板を準備する。次いで、この半導体基板上にレジストパターンを形成し、このレジストパターンをマスクとして半導体基板にｎ型の不純物をイオン注入する。これにより、第２導電型埋込層ＢＬが形成される。その後、レジストパターンを除去する。

次いで、バルクの半導体基板上に、エピタキシャル層ＥＰＩを形成する。これにより、半導体基板ＳＵＢが形成される。次いで、半導体基板ＳＵＢを熱処理する。これにより、第２導電型埋込層ＢＬの不純物はエピタキシャル層ＥＰＩ内に拡散し、第２導電型埋込層ＢＬは広がる。

次いで、半導体基板ＳＵＢに第２の第２導電型高濃度層ＳＬを形成し、また、半導体基板ＳＵＢにウェルＷＬを形成する。第２の第２導電型高濃度層ＳＬ及びウェルＷＬは、いずれもレジストパターンをマスクとして半導体基板ＳＵＢにイオン注入を行うことにより、形成される。ウェルＷＬは、第２の第２導電型高濃度層ＳＬよりも先に形成されても良いし、第２の第２導電型高濃度層ＳＬの後に形成されても良い。

次いで、半導体基板ＳＵＢに素子分離膜ＳＴＩを形成する。このとき、素子分離膜ＳＴＩには開口ＯＰ１及び開口ＯＰ２が形成される。素子分離膜ＳＴＩは前記第２の第２導電型高濃度層ＳＬ及びウェルＷＬよりも先に形成しても良いし、第２の第２導電型高濃度層ＳＬとウェルＷＬの間に形成しても良いし、第２の第２導電型高濃度層ＳＬ及びウェルＷＬの後に形成しても良い。

次いで、半導体基板ＳＵＢに第１の第２導電型高濃度層ＤＬ１、第１導電型高濃度層ＤＬ２、及び第２導電型層ＤＬ３を、イオン注入法を用いて形成する。第１の第２導電型高濃度層ＤＬ１および第２導電型層ＤＬ３は、互いに同一のイオン注入工程で形成される。

次いで、半導体基板ＳＵＢ及び素子分離膜ＳＴＩ上に、層間絶縁膜ＩＬ、第１コンタクトＣＯＮ１、第２コンタクトＣＯＮ２、第３コンタクトＣＯＮ３、第１配線ＩＮＣ１、及び第２配線ＩＮＣ２を形成する。層間絶縁膜ＩＬの形成の前に、第１の第２導電型高濃度層ＤＬ１、第１導電型高濃度層ＤＬ２、及び第２導電型層ＤＬ３の表面にシリサイドを形成しても良い。

次に、本実施形態の効果について、比較例１〜３の特性と対比しながら説明する。

図１１は、比較例１に係る半導体装置ＣＳＤ１の構成を示す平面図であり、図１２は、図１１のＢ−Ｂ´断面図である。比較例１に係る半導体装置ＣＳＤ１は、第１の第２導電型高濃度層ＤＬ１を有していない点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。

図１３は、比較例２に係る半導体装置ＣＳＤ２の構成を示す平面図であり、図１４は、図１３のＢ−Ｂ´断面図である。比較例２に係る半導体装置ＣＳＤ２は、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２の平面レイアウトを除いて、実施形態に係る半導体装置ＳＤと同様の構成である。

半導体装置ＣＳＤ２において、第１導電型高濃度層ＤＬ２は素子形成領域ＥＦＲの縁の全域に沿って形成されている。そして第１の第２導電型高濃度層ＤＬ１は、素子形成領域ＥＦＲのうち第１導電型高濃度層ＤＬ２が形成されていない領域に形成されている。言い換えると、第１の第２導電型高濃度層ＤＬ１は、第１導電型高濃度層ＤＬ２に囲まれている。

図１５は、比較例３に係る半導体装置ＣＳＤ３の構成を示す平面図であり、図１６は、図１５のＢ−Ｂ´断面図である。比較例３に係る半導体装置ＣＳＤ３は、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２の平面レイアウトを除いて、実施形態に係る半導体装置ＳＤと同様の構成である。

半導体装置ＣＳＤ３において、第１の第２導電型高濃度層ＤＬ１は素子形成領域ＥＦＲの縁の全域に沿って形成されている。そして第１導電型高濃度層ＤＬ２は、素子形成領域ＥＦＲのうち第１の第２導電型高濃度層ＤＬ１が形成されていない領域に形成されている。言い換えると、第１導電型高濃度層ＤＬ２は、第１の第２導電型高濃度層ＤＬ１に囲まれている。

そして、実施形態に係る半導体装置ＳＤ、比較例２に係る半導体装置ＣＳＤ２、及び比較例３に係る半導体装置ＣＳＤ３は、いずれも、第１導電型高濃度層ＤＬ２、ウェルＷＬ及びエピタキシャル層ＥＰＩと、第２導電型埋込層ＢＬ及び第２の第２導電型高濃度層ＳＬの間のｐｎ接合によって、ダイオードとして機能する（以下、ダイオード動作と記載）。また半導体装置ＳＤ，ＣＳＤ２，ＣＳＤ３は、第１の第２導電型高濃度層ＤＬ１、ウェルＷＬ及びエピタキシャル層ＥＰＩ、並びに第２導電型埋込層ＢＬ及び第２の第２導電型高濃度層ＳＬからなるバイポーラ型のダイオードとしても機能する（以下、バイポーラ動作と記載）。そして、動作電圧が低い場合、バイポーラ動作による電流はダイオード動作による電流よりも流れやすい。逆に動作電圧が高い場合、ダイオード動作による電流はバイポーラ動作による電流よりも流れやすい、

一方、比較例１にかかる半導体装置ＣＳＤ１では、ダイオード動作は生じるが、第１の第２導電型高濃度層ＤＬ１を有していないため、バイポーラ動作は生じない。

図５は、半導体装置ＣＳＤ１（比較例１）、半導体装置ＣＳＤ２（比較例２）、半導体装置ＣＳＤ３（比較例３）、図２に示した半導体装置ＳＤ、及び図４に示した半導体装置ＳＤのそれぞれにおける、動作電圧Ｖｋとオン電流Ｉｋの関係を示すグラフである。また、図６は、動作電圧Ｖｋ＝０．７Ｖにおけるオン電流Ｉｋを示す図である。これらの図は、シミュレーションの結果を示している。

半導体装置ＣＳＤ１（比較例１）は、ダイオード動作のみで電流を流す。このため、図５に示すように、動作電圧Ｖｋが低い領域では、オン電流Ｉｋが低くなってしまう。

また、図６から、図２に示した半導体装置ＳＤ、及び図４に示した半導体装置ＳＤのいずれも、半導体装置ＣＳＤ１（比較例１）、半導体装置ＣＳＤ２（比較例２）、及び半導体装置ＣＳＤ３（比較例３）のいずれよりも、オン電流Ｉｋが高いことが分かる。この理由は、以下の通りである。

ダイオード動作による電流は、第１導電型高濃度層ＤＬ２と、第２の第２導電型高濃度層ＳＬ及び第２導電型埋込層ＢＬのそれぞれの間を流れる。このため、第１導電型高濃度層ＤＬ２と第２の第２導電型高濃度層ＳＬの距離を短くした方が、ダイオード動作による電流は多くなる。このためには、第１導電型高濃度層ＤＬ２の縁を素子分離膜ＳＴＩに接するようにするのが好ましい。

一方、バイポーラ動作による電流は、第１の第２導電型高濃度層ＤＬ１と、第２の第２導電型高濃度層ＳＬ及び第２導電型埋込層ＢＬのそれぞれの間を流れる。このため、第１の第２導電型高濃度層ＤＬ１と第２の第２導電型高濃度層ＳＬの距離を短くした方が、バイポーラ動作による電流は多くなる。このためには、第１の第２導電型高濃度層ＤＬ１の縁を素子分離膜ＳＴＩに接するようにするのが好ましい。

半導体装置ＣＳＤ２（比較例２）では、第１の第２導電型高濃度層ＤＬ１の縁は素子分離膜ＳＴＩに接していないため、バイポーラ動作による電流は小さくなる。一方、半導体装置ＣＳＤ３（比較例３）では、第１導電型高濃度層ＤＬ２の縁は素子分離膜ＳＴＩに接していないため、ダイオード動作による電流は小さくなる。これに対して半導体装置ＳＤ（実施形態）では、第１の第２導電型高濃度層ＤＬ１の縁及び第１導電型高濃度層ＤＬ２の縁の双方が素子分離膜ＳＴＩに接している。従って、バイポーラ動作による電流及びダイオード動作による電流の双方を大きくすることができる。このため、オン電流が大きくなる動作電圧の範囲を広くすることができる。

また、第１の第２導電型高濃度層ＤＬ１の面積に対する第１導電型高濃度層ＤＬ２の面積の比率は、例えば８０％以上１２０％以下である。従って、バイポーラ動作による電流の大きさと及びダイオード動作による電流の大きさのバランスはよくなる。従って、オン電流が大きくなる動作電圧を広くすることができる。

また、半導体装置ＳＤにおいて、ウェルＷＬ及びエピタキシャル層ＥＰＩ、第２導電型埋込層ＢＬ、並びに半導体基板ＳＵＢは、ｐｎｐ型の寄生バイポーラトランジスタとして動作する。この寄生バイポーラトランジスタを流れる電流は、半導体基板ＳＵＢへのリーク電流になる。このため、この寄生バイポーラトランジスタを流れる電流を少なくする必要がある。これに対して本実施形態では、半導体装置ＳＤのオン電流が流れる経路の抵抗を小さくすることができるため、寄生バイポーラトランジスタを流れる電流を少なくすることができる。

（第２の実施形態）
図７は、第２の実施形態に係る半導体装置ＳＤの構成を示す平面図であり、第１の実施形態における図２に対応している。本実施形態に係る半導体装置ＳＤは、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２のレイアウトを除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。

本実施形態において、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２の一方（本図に示す例では第１の第２導電型高濃度層ＤＬ１：以下、一方が第１の第２導電型高濃度層ＤＬ１として説明を行う）は、素子形成領域ＥＦＲの縁の全周に沿って互いに離間して複数設けられている。そして第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２の他方（本図に示す例では第１導電型高濃度層ＤＬ２：以下、他方が第１導電型高濃度層ＤＬ２として説明を行う）は、素子形成領域ＥＦＲのうち、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２の一方が形成されていない領域の全域に設けられている。

素子形成領域ＥＦＲの縁のうち第１の第２導電型高濃度層ＤＬ１に接する部分の長さの割合は、例えば４０％以上６０％以下、好ましくは４５％以上５５％以下である。

なお、図７に示す例では、第１の第２導電型高濃度層ＤＬ１は、素子形成領域ＥＦＲの縁に沿う位置にのみ形成されている。しかし、この第１の第２導電型高濃度層ＤＬ１は、素子形成領域ＥＦＲの縁以外の領域に形成されても良い。図８に示す例では、第１の第２導電型高濃度層ＤＬ１は、素子形成領域ＥＦＲの全面に点状、例えば正方格子の格子点上または斜方格子の格子点上に配置されている。また、図９に示す例では、第１の第２導電型高濃度層ＤＬ１は、素子形成領域ＥＦＲの縁に沿う領域の他に、素子形成領域ＥＦＲの中心を含む領域にも形成されている。このようにすると、第１導電型高濃度層ＤＬ２の面積に対する第１の第２導電型高濃度層ＤＬ１の面積の比率を、８０％以上１２０％以下にすることができる。

本実施形態によっても、第１の実施形態と同様の効果が得られる。

（第３の実施形態）
図１０は、第３の実施形態に係る半導体装置ＳＤの構成を示す平面図であり、第１の実施形態における図２に対応している。本実施形態に係る半導体装置ＳＤは、第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２のレイアウトを除いて、第１の実施形態に係る半導体装置ＳＤと同様の構成である。

本実施形態において、素子形成領域ＥＦＲは、十字状の第１導電型高濃度層ＤＬ２によって４つの領域に分割されている。そして各領域には、十字状の第１導電型高濃度層ＤＬ２に沿うように、Ｌ字状の第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２が交互に設けられている。ここで、Ｌ字状の第１の第２導電型高濃度層ＤＬ１及び第１導電型高濃度層ＤＬ２は、いずれも両端が素子形成領域ＥＦＲのうち互いに異なる２辺に接している。そして、素子形成領域ＥＦＲの角に位置する拡散層（本図に示す例では第１の第２導電型高濃度層ＤＬ１）の平面形状は、矩形となっている。

なお、本図に示す例において、第１の第２導電型高濃度層ＤＬ１と第１導電型高濃度層ＤＬ２は逆になっていても良い。

本実施形態によっても、第１の実施形態と同様の効果が得られる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

ＢＬ 第２導電型埋込層
ＣＯＮ１ 第１コンタクト
ＣＯＮ２ 第２コンタクト
ＣＯＮ３ 第３コンタクト
ＣＳＤ１ 半導体装置
ＣＳＤ２ 半導体装置
ＣＳＤ３ 半導体装置
ＤＬ１ 第１の第２導電型高濃度層
ＤＬ２ 第１導電型高濃度層
ＤＬ３ 第２導電型層
ＥＦＲ 素子形成領域
ＥＰＩ エピタキシャル層
ＩＬ 層間絶縁膜
ＩＮＣ１ 第１配線
ＩＮＣ２ 第２配線
ＯＰ１ 開口
ＯＰ２ 開口
ＳＤ 半導体装置
ＳＬ 第２の第２導電型高濃度層
ＳＴＩ 素子分離膜
ＳＵＢ 半導体基板
ＷＬ ウェル

Claims (6)

1. 第１導電型の第１半導体領域と、
   前記第１半導体領域の下方で延伸する第２導電型の第２半導体領域と、
   前記第２半導体領域上にあって前記第２半導体領域に接続し、平面視で前記第１半導体領域を囲む前記第２導電型の第３半導体領域と、
   を備え、
   前記第１半導体領域は、素子分離領域によって区画された第１領域を有し、
   前記素子分離領域は、断面視において、前記第１半導体領域から前記第３半導体領域に亘って延在しており、
   前記第１半導体領域の前記第１領域は、前記第１半導体領域よりも高濃度の前記第１導電型の第１不純物領域と、前記第２導電型の第２不純物領域と、を有し、
   前記第１不純物領域と前記第２不純物領域とは、電気的に互いに接続しており、
   前記第１不純物領域は、前記第１領域の最外周で前記素子分離領域に接する第１部分を含み、
   前記第２不純物領域は、前記第１領域の最外周で前記素子分離領域に接する第２部分を含み、
   前記第１不純物領域の前記第１部分と前記第２不純物領域の前記第２部分は、前記第１領域の最外周に沿って互いに隣接しており、
   平面視において、前記第１不純物領域は、第１方向に延在しており、
   平面視において、前記第２不純物領域は、前記第１方向に延在しており、前記第１方向に直交する第２方向に沿って前記第１不純物領域と並んでおり、
   前記第１部分は、前記第１方向における前記第１不純物領域の両端のそれぞれであり、
   前記第２部分は、前記第１方向における前記第２不純物領域の両端のそれぞれであり、
   前記第１半導体領域の前記第１領域は、複数の前記第１不純物領域と、複数の前記第２不純物領域と、を有し、
   前記複数の第１不純物領域と前記複数の第２不純物領域とは、前記第２方向に沿って交互に並んでいる半導体装置。
2. 第１導電型の第１半導体領域と、
   前記第１半導体領域の下方で延伸する第２導電型の第２半導体領域と、
   前記第２半導体領域上にあって前記第２半導体領域に接続し、平面視で前記第１半導体領域を囲む前記第２導電型の第３半導体領域と、
   を備え、
   前記第１半導体領域は、素子分離領域によって区画された第１領域を有し、
   前記素子分離領域は、断面視において、前記第１半導体領域から前記第３半導体領域に亘って延在しており、
   前記第１半導体領域の前記第１領域は、前記第１半導体領域よりも高濃度の前記第１導電型の第１不純物領域と、前記第２導電型の第２不純物領域と、を有し、
   前記第１不純物領域と前記第２不純物領域とは、電気的に互いに接続しており、
   前記第１不純物領域は、前記第１領域の最外周で前記素子分離領域に接する第１部分を含み、
   前記第２不純物領域は、前記第１領域の最外周で前記素子分離領域に接する第２部分を含み、
   前記第１不純物領域の前記第１部分と前記第２不純物領域の前記第２部分は、前記第１領域の最外周に沿って互いに隣接しており、
   前記第１半導体領域の前記第１領域は、複数の前記第１部分と、複数の前記第２部分と、を有し、
   前記複数の第１部分と前記複数の第２部分とは、前記第１領域の最外周に沿って交互に並んでいる半導体装置。
3. 請求項２に記載の半導体装置において、
   前記第１半導体領域の前記第１領域は、前記第１領域の最外周に沿って並ぶ複数の前記第１不純物領域を有し、
   前記複数の第１不純物領域のそれぞれは、前記複数の第１部分のそれぞれを有し、
   前記第２不純物領域は、隣り合う前記第１部分の間のそれぞれに、前記複数の第２部分のそれぞれを有する半導体装置。
4. 請求項３に記載の半導体装置において、
   前記第１半導体領域の前記第１領域は、前記複数の第１不純物領域が配置された領域よりも内側に、少なくとも一つの前記第１不純物領域をさらに有する半導体装置。
5. 請求項２に記載の半導体装置において、
   前記第１半導体領域の前記第１領域は、前記第１領域の最外周に沿って並ぶ複数の前記第２不純物領域を有し、
   前記複数の第２不純物領域のそれぞれは、前記複数の第２部分のそれぞれを有し、
   前記第１不純物領域は、隣り合う前記第２部分の間のそれぞれに、前記複数の第１部分のそれぞれを有する半導体装置。
6. 請求項５に記載の半導体装置において、
   前記第１半導体領域の前記第１領域は、前記複数の第２不純物領域が配置された領域よりも内側に、少なくとも一つの前記第２不純物領域をさらに有する半導体装置。

Images