JP2014229819A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014229819A JP2014229819A JP2013109824A JP2013109824A JP2014229819A JP 2014229819 A JP2014229819 A JP 2014229819A JP 2013109824 A JP2013109824 A JP 2013109824A JP 2013109824 A JP2013109824 A JP 2013109824A JP 2014229819 A JP2014229819 A JP 2014229819A
- Authority
- JP
- Japan
- Prior art keywords
- type high
- conductivity type
- concentration layer
- high concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 239000010410 layer Substances 0.000 claims abstract description 209
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 28
- 239000002344 surface layer Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 38
- 101000894525 Homo sapiens Transforming growth factor-beta-induced protein ig-h3 Proteins 0.000 description 29
- 102100021398 Transforming growth factor-beta-induced protein ig-h3 Human genes 0.000 description 29
- 230000000052 comparative effect Effects 0.000 description 23
- 239000012535 impurity Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【解決手段】第1の第2導電型高濃度層DL1及び第1導電型高濃度層DL2は、ウェルWLの表層に形成されている。第2の第2導電型高濃度層SLは半導体基板SUBの表層に形成されており、ウェルWLよりも深く形成されている。第2導電型埋込層BLは、半導体基板SUBの内部に形成されており、第2の第2導電型高濃度層SLの下部に繋がるとともに、平面視において一部がウェルWLと重なっている。第1配線INC1は、第1の第2導電型高濃度層DL1及び第1導電型高濃度層DL2に接続している。そして、平面視において、素子分離膜STIの縁は、第1の第2導電型高濃度層DL1及び第1導電型高濃度層DL2に接している。
【選択図】図1
Description
図1は、第1の実施形態に係る半導体装置SDの構成を示す断面図である。図2は、半導体装置SDにおける不純物層の平面レイアウトを示す図である。なお、図1は、図2のA−A´断面に対応している。
図7は、第2の実施形態に係る半導体装置SDの構成を示す平面図であり、第1の実施形態における図2に対応している。本実施形態に係る半導体装置SDは、第1の第2導電型高濃度層DL1及び第1導電型高濃度層DL2のレイアウトを除いて、第1の実施形態に係る半導体装置SDと同様の構成である。
図10は、第3の実施形態に係る半導体装置SDの構成を示す平面図であり、第1の実施形態における図2に対応している。本実施形態に係る半導体装置SDは、第1の第2導電型高濃度層DL1及び第1導電型高濃度層DL2のレイアウトを除いて、第1の実施形態に係る半導体装置SDと同様の構成である。
CON1 第1コンタクト
CON2 第2コンタクト
CON3 第3コンタクト
CSD1 半導体装置
CSD2 半導体装置
CSD3 半導体装置
DL1 第1の第2導電型高濃度層
DL2 第1導電型高濃度層
DL3 第2導電型層
EFR 素子形成領域
EPI エピタキシャル層
IL 層間絶縁膜
INC1 第1配線
INC2 第2配線
OP1 開口
OP2 開口
SD 半導体装置
SL 第2の第2導電型高濃度層
STI 素子分離膜
SUB 半導体基板
WL ウェル
Claims (5)
- 半導体基板と、
前記半導体基板の表層に形成され、素子形成領域を囲む素子分離膜と、
前記素子形成領域に位置する前記半導体基板の表層に形成された第1導電型のウェルと、
前記ウェルの表層に形成された第1導電型高濃度層と、
前記ウェルの表層に形成された第1の第2導電型高濃度層と、
前記半導体基板の表層に、前記ウェルよりも深く形成された第2の第2導電型高濃度層と、
前記半導体基板の内部に形成されており、前記第2の第2導電型高濃度層の下部に繋がるとともに、平面視において一部が前記ウェルと重なっている第2導電型埋込層と、
前記第1の第2導電型高濃度層及び前記第1導電型高濃度層に接続する配線と、
を備え、
平面視において、前記素子分離膜の縁は、前記第1の第2導電型高濃度層及び前記第1導電型高濃度層に接している半導体装置。 - 請求項1に記載の半導体装置において、
平面視において、前記第1導電型高濃度層及び前記第1の第2導電型高濃度層は、前記素子形成領域に交互に設けられている半導体装置。 - 請求項1に記載の半導体装置において、
平面視において、前記第1の第2導電型高濃度層及び前記第1導電型高濃度層の一方は、前記素子形成領域の縁に沿って互いに離間して複数設けられており、
前記第1の第2導電型高濃度層及び前記第1導電型高濃度層の他方は、前記素子形成領域のうち前記一方がない領域に設けられている半導体装置。 - 請求項2に記載の半導体装置において、
さらに少なくとも一つの前記一方が、前記素子形成領域のうち縁以外の領域に形成されている半導体装置。 - 請求項1に記載の半導体装置において、
前記第1導電型高濃度層の面積に対する前記第1の第2導電型高濃度層の面積の比率は、80%以上120%以下である半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109824A JP6271157B2 (ja) | 2013-05-24 | 2013-05-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013109824A JP6271157B2 (ja) | 2013-05-24 | 2013-05-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014229819A true JP2014229819A (ja) | 2014-12-08 |
JP6271157B2 JP6271157B2 (ja) | 2018-01-31 |
Family
ID=52129384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013109824A Expired - Fee Related JP6271157B2 (ja) | 2013-05-24 | 2013-05-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6271157B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950600B2 (en) | 2018-02-20 | 2021-03-16 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55132052A (en) * | 1979-03-31 | 1980-10-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JP2009004763A (ja) * | 2007-05-18 | 2009-01-08 | Nec Electronics Corp | 半導体装置 |
JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
JP2013089677A (ja) * | 2011-10-14 | 2013-05-13 | Toshiba Corp | 半導体装置 |
-
2013
- 2013-05-24 JP JP2013109824A patent/JP6271157B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55132052A (en) * | 1979-03-31 | 1980-10-14 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
JP2009004763A (ja) * | 2007-05-18 | 2009-01-08 | Nec Electronics Corp | 半導体装置 |
JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
JP2013089677A (ja) * | 2011-10-14 | 2013-05-13 | Toshiba Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950600B2 (en) | 2018-02-20 | 2021-03-16 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP6271157B2 (ja) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4844605B2 (ja) | 半導体装置 | |
JP6284421B2 (ja) | 半導体装置 | |
JP5439969B2 (ja) | 半導体装置 | |
JP6029397B2 (ja) | 炭化珪素半導体装置 | |
US9780003B2 (en) | Bipolar junction transistor formed on fin structures | |
US10777545B2 (en) | Semiconductor device | |
JP6228850B2 (ja) | 半導体装置 | |
CN104916637B (zh) | 半导体器件及其制造方法 | |
US8264037B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US8455953B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2019033109A (ja) | 半導体装置 | |
TWI677073B (zh) | 雙載子接面電晶體佈局結構 | |
TWI536562B (zh) | 高壓半導體元件及其製造方法 | |
JP5068057B2 (ja) | 半導体装置 | |
JP2008060152A (ja) | 半導体装置及びその製造方法 | |
TWI621274B (zh) | 半導體元件及其製造方法 | |
JP7147703B2 (ja) | 半導体装置 | |
JP2015070185A (ja) | 半導体装置及びその製造方法 | |
JP6271157B2 (ja) | 半導体装置 | |
US8669639B2 (en) | Semiconductor element, manufacturing method thereof and operating method thereof | |
JP2015012020A (ja) | 半導体装置 | |
JP6188205B2 (ja) | 高降伏電圧を有するバイポーラトランジスタ | |
JP7425943B2 (ja) | 炭化珪素半導体装置 | |
US8916935B2 (en) | ESD clamp in integrated circuits | |
CN105355594B (zh) | 集成电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171130 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20171208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6271157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |