JP2009004763A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009004763A JP2009004763A JP2008129646A JP2008129646A JP2009004763A JP 2009004763 A JP2009004763 A JP 2009004763A JP 2008129646 A JP2008129646 A JP 2008129646A JP 2008129646 A JP2008129646 A JP 2008129646A JP 2009004763 A JP2009004763 A JP 2009004763A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- semiconductor device
- base
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 97
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 230000015556 catabolic process Effects 0.000 claims abstract description 29
- 238000000605 extraction Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 description 16
- 230000001681 protective effect Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【課題】バイポーラトランジスタを含む半導体装置において、耐圧を向上させる。
【解決手段】バイポーラトランジスタを含む半導体装置１００において、ベース領域を、第１のベース領域１１４およびその周囲に設けられ、第１のベース領域１１４よりも不純物濃度の低い第２のベース領域１１６の二層構造とする。第２のベース領域１１６は、第１のベース領域１１４よりも浅く形成されている。
【選択図】図１
【解決手段】バイポーラトランジスタを含む半導体装置１００において、ベース領域を、第１のベース領域１１４およびその周囲に設けられ、第１のベース領域１１４よりも不純物濃度の低い第２のベース領域１１６の二層構造とする。第２のベース領域１１６は、第１のベース領域１１４よりも浅く形成されている。
【選択図】図１
Description
本発明は、バイポーラトランジスタを含む半導体装置に関する。
図８に、従来のバイポーラトランジスタである半導体装置２００の構成を示す。
半導体装置２００は、ｐ−の半導体基板２０２およびｎ−のエピタキシャル層２０４により構成された半導体層２０６と、半導体基板２０２とエピタキシャル層２０４との間に設けられたｎ＋の不純物埋込層２０８と、不純物埋込層２０８に接続されるとともに半導体層２０６表面に設けられたｎ＋のシンカー２１０と、シンカー２１０により囲まれた領域において、半導体層２０６表面に形成されたｎ−のディープウェル２１２と、ディープウェル２１２中に形成されたｐのベース領域２１４と、ベース領域２１４中に形成されたｐ＋のベース引出領域２１８およびｎ＋のエミッタ領域２２０と、シンカー２１０中に形成されたｎ＋のコレクタ引出領域２２２と、を含む。
半導体装置２００は、ｐ−の半導体基板２０２およびｎ−のエピタキシャル層２０４により構成された半導体層２０６と、半導体基板２０２とエピタキシャル層２０４との間に設けられたｎ＋の不純物埋込層２０８と、不純物埋込層２０８に接続されるとともに半導体層２０６表面に設けられたｎ＋のシンカー２１０と、シンカー２１０により囲まれた領域において、半導体層２０６表面に形成されたｎ−のディープウェル２１２と、ディープウェル２１２中に形成されたｐのベース領域２１４と、ベース領域２１４中に形成されたｐ＋のベース引出領域２１８およびｎ＋のエミッタ領域２２０と、シンカー２１０中に形成されたｎ＋のコレクタ引出領域２２２と、を含む。
このようなバイポーラトランジスタにおいて、コレクタに電圧を印加し、コレクタの電圧がコレクタ−ベース間のアバランシェブレークダウン耐圧に達すると、バイポーラトランジスタはブレークダウンを起こし、コレクタ引出領域２２２から、半導体層２０６表面のディープウェル２１２およびベース領域２１４を介してベース引出領域２１８に電流が流れる（図中の破線（ＯＦＦ））。この電流が増加すると、ベース領域の抵抗成分により、エミッタ領域直下の電位が電流×抵抗成分分上昇する。この上昇した電位により、エミッタ−ベース間のジャンクションがオンし、ベースからエミッタに電流が流れるようになる。これにより、バイポーラトランジスタが動作し、コレクタ引出領域２２２から、シンカー２１０、不純物埋込層２０８、ディープウェル２１２、およびベース領域２１４を介してエミッタ領域２２０に電流が流れる（図中の破線（ＯＮ））。
特許文献１、特許文献２、及び特許文献３には、このような構成のバイポーラトランジスタが記載されている。
特開２００３−２２４２５２号公報
特開２００２−２６１６１号公報
特開平２−１０２５４１号公報
しかし、従来の構造では、オフ耐圧をたとえば１００Ｖ超程度に高くすることが困難だった。なぜならば、エミッタ−コレクタ間のパンチスルーを防ぎ、オフ耐圧を高くするためにはベース領域２１４の濃度を高くする必要があるが、ベース領域２１４の濃度を高くするとアバランシェ耐圧が下がってしまうためである。また、従来の構造では、バイポーラトランジスタを長時間使用時に特性変動が起こるという問題もあった。この原因は、比較的基板表面に近いところでブレークダウンが生じるためと考えられる。
本発明によれば、
半導体層と、
前記半導体層表面に形成された第１導電型のディープウェルと、
前記半導体層表面に形成されるとともに前記ディープウェル中に形成された第２導電型の第１のベース領域と、
前記半導体層表面に形成されるとともに前記第１のベース領域中に形成された第１導電型のエミッタ領域と、
前記半導体層表面において前記第１のベース領域から離間して設けられた第１導電型のコレクタ引出領域と、
前記ディープウェル中に形成され、前記半導体層表面において前記第１のベース領域と前記コレクタ引出領域との間に前記第１のベース領域に接続して設けられ、前記第１のベース領域よりも不純物濃度が低く、前記第１のベース領域よりも深さが浅く形成された第２導電型の第２のベース領域と、
を含むバイポーラトランジスタを含む半導体装置が提供される。
半導体層と、
前記半導体層表面に形成された第１導電型のディープウェルと、
前記半導体層表面に形成されるとともに前記ディープウェル中に形成された第２導電型の第１のベース領域と、
前記半導体層表面に形成されるとともに前記第１のベース領域中に形成された第１導電型のエミッタ領域と、
前記半導体層表面において前記第１のベース領域から離間して設けられた第１導電型のコレクタ引出領域と、
前記ディープウェル中に形成され、前記半導体層表面において前記第１のベース領域と前記コレクタ引出領域との間に前記第１のベース領域に接続して設けられ、前記第１のベース領域よりも不純物濃度が低く、前記第１のベース領域よりも深さが浅く形成された第２導電型の第２のベース領域と、
を含むバイポーラトランジスタを含む半導体装置が提供される。
このように、ベース領域を、不純物濃度の高い第１のベース領域とその周囲を囲む不純物濃度の低い第２のベース領域との二層構造とすることにより、第１のベース領域の不純物濃度をコレクタ−エミッタ間（ＣＥ間）のパンチスルーが生じないように高くしても、コレクタに所定の電圧が印加されたときには第２のベース領域が選択的に空乏化されるようにすることができ、ベース−コレクタ間（ＢＣ間）の耐圧を高くしてアバランシェ耐圧を高めることができ、耐圧を向上させることができる。また、第２のベース領域が第1のベース領域よりも深さが浅く形成されているので、コレクタに電圧を印加したときに、第２のベース領域が完全に空乏化されやすくなる。このため、ベース−コレクタ間のアバランシェ耐圧をさらに高くすることができる。
本発明によれば、バイポーラトランジスタを含む半導体装置において、耐圧を向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
本実施の形態において、半導体装置は、ＥＳＤ保護用高耐圧バイポーラトランジスタである。以下の実施の形態において、第１導電型がＮ型、第２導電型がＰ型である場合を例として説明する。
図１および図２は、本実施の形態における半導体装置の構成を示す図である。図２は半導体装置１００の上面図、図１は、図２のＡ−Ａ'断面図である。
半導体装置１００は、第２導電型（ｐ−）の半導体基板１０２および半導体基板１０２上に形成された第１導電型（ｎ−）のエピタキシャル層１０４とにより構成された半導体層１０６を含む。半導体装置１００は、さらに、半導体層１０６表面に形成された、第１導電型（ｎ＋）のエミッタ領域１２０と、第２導電型（ｐ＋）のベース引出領域１１８と、第２導電型（ｐ）の第１のベース領域１１４および第２導電型（ｐ−）の第２のベース領域１１６と、第１導電型（ｎ−）のディープウェル１１２と、第１のベース領域１１４から離間して設けられるとともにディープウェル１１２よりも不純物濃度の高い第１導電型（ｎ＋）のコレクタ引出領域１２２とを含む。
半導体装置１００は、さらに、ディープウェル１１２下方の半導体基板１０２とエピタキシャル層１０４との間に形成され、ディープウェル１１２よりも不純物濃度の高い第１導電型（ｎ＋）の不純物埋込層１０８と、コレクタ引出領域１２２の周囲に形成され、ディープウェル１１２よりも不純物濃度の高い第１導電型（ｎ＋）のシンカー１１０と、半導体層１０６上に形成され、第１のベース領域１１４とコレクタ引出領域１２２とを分離する素子分離絶縁膜１２４を含む。
本実施の形態において、第２のベース領域１１６は、ディープウェル１１２中の半導体層１０６表面において第１のベース領域１１４とコレクタ引出領域１２２との間に第１のベース領域１１４に接続して設けられる。第２のベース領域１１６は、第１のベース領域１１４よりも不純物濃度が低くなるように形成される。なお、ベース引出領域１１８およびエミッタ領域１２０は第１のベース領域１１４中に形成されるため、第２のベース領域１１６は、素子分離絶縁膜１２４の下方に形成することができる。さらに、本実施の形態において、第２のベース領域１１６の深さは第１のベース領域１１４の深さよりも浅くすることができる。
第２のベース領域１１６は、第１のベース領域１１４よりも空乏化されやすくなっておればよく、第２のベース領域１１６の濃度、深さおよび幅は、必要なアバランシェブレークダウン耐圧を達成できるように設計される。すなわち、第２のベース領域１１６は、コレクタ引出領域１２２にバイポーラトランジスタのアバランシェブレークダウン電圧以下の所定の電圧が印加されたときにディープウェル１１２中の第１導電型の不純物により完全に空乏化されるように構成される。たとえば、第２のベース領域１１６の横方向の幅Ｄ２は、約３〜８μｍとすることができる。
一方、第１のベース領域１１４の濃度は、Ｃ−Ｅ間のパンチスルーを防げるように設計される。なお、第１のベース領域１１４の幅Ｄ１は、約３〜８μｍとすることができる。
次に、本実施の形態における半導体装置１００の動作を説明する。
まず、コレクタ（コレクタ引出領域１２２）に電圧を印加すると、第２のベース領域１１６の下方および側方から空乏化が進行し、比較的低い電圧で第２のベース領域１１６が完全に空乏化される。たとえば、第２のベース領域１１６の濃度を３×１０１６ｃｍ−３ 、第２のベース領域１１６の深さを１μｍ、ディープウェル１１２の濃度を３×１０１６ｃｍ−３とすると、以下の式から、約４５Ｖ程度で第２のベース領域１１６が完全に空乏化される。
まず、コレクタ（コレクタ引出領域１２２）に電圧を印加すると、第２のベース領域１１６の下方および側方から空乏化が進行し、比較的低い電圧で第２のベース領域１１６が完全に空乏化される。たとえば、第２のベース領域１１６の濃度を３×１０１６ｃｍ−３ 、第２のベース領域１１６の深さを１μｍ、ディープウェル１１２の濃度を３×１０１６ｃｍ−３とすると、以下の式から、約４５Ｖ程度で第２のベース領域１１６が完全に空乏化される。
Ｗ＝｛２×ε０×εｒ×（Ｖ０−Ｖ）×（１／Ｎａ＋１／Ｎｄ）／ｑ｝１／２
Ｖ０＝（ｋ×Ｔ／ｑ）×ｌｎ（Ｎａ×Ｎｄ／ｎｉ ２）
Ｗ：空乏層幅
ε０：真空中の誘電率
εｒ：シリコンの比誘電率
Ｖ０：０バイアス時のｐｎ接触電位差
Ｖ：印加電圧
Ｎａ：ｐ型不純物濃度
Ｎｄ：ｎ型不純物濃度
ｑ：電子の電荷量
ｋ：ボルツマン定数
Ｔ：温度
ｎｉ：真性キャリア密度
Ｖ０＝（ｋ×Ｔ／ｑ）×ｌｎ（Ｎａ×Ｎｄ／ｎｉ ２）
Ｗ：空乏層幅
ε０：真空中の誘電率
εｒ：シリコンの比誘電率
Ｖ０：０バイアス時のｐｎ接触電位差
Ｖ：印加電圧
Ｎａ：ｐ型不純物濃度
Ｎｄ：ｎ型不純物濃度
ｑ：電子の電荷量
ｋ：ボルツマン定数
Ｔ：温度
ｎｉ：真性キャリア密度
ディープウェル１１２の不純物濃度は、半導体層１０６表面付近で内部よりも高くなっている。そのため、Ｂ−Ｃ間のアバランシェブレークダウン耐圧は、半導体層１０６表面付近でのＰ−Ｎ接合部分で決定される。従って、半導体層１０６表面の第１のベース領域１１４の周囲に第１のベース領域１１４よりも濃度が薄い第２のベース領域１１６を設けることにより、空乏層を半導体層１０６表面に形成することができ、Ｂ−Ｃ間のアバランシェブレークダウン耐圧を高くすることができる。また、第２のベース領域１１６が第1のベース領域１１４よりも深さが浅く形成されている場合、コレクタに電圧を印加したときに、第２のベース領域１１６が完全に空乏化されやすくなる。このため、Ｂ−Ｃ間のアバランシェ耐圧をさらに高くすることができる。
コレクタに印加される電圧がコレクタ−ベース間のアバランシェブレークダウン耐圧に達すると、ブレークダウンが生じる。このときに、図１に示すように、コレクタ引出領域１２２−ベース引出領域１１８間の電流は、半導体層１０６表面ではなくシンカー１１０、不純物埋込層１０８およびディープウェル１１２を介して流れるようになる（図中の破線（ＯＦＦ））。
さらに電流が増加すると、第１のベース領域１１４の抵抗成分により、エミッタ領域１２０直下の電位が電流×抵抗成分分上昇する。この電位により、エミッタ−ベース間のジャンクションがオンし、ベース引出領域１１８からエミッタ領域１２０に電流が流れるようになる。これにより、バイポーラトランジスタが動作し、コレクタ引出領域１２２から、シンカー１１０、不純物埋込層１０８、ディープウェル１１２、および第１のベース領域１１４を介してエミッタ領域１２０に電流が流れるようになる（図中の破線（ＯＮ）。
本実施の形態における半導体装置１００によれば、コレクタに電圧を印加したときに、第２のベース領域１１６が完全空乏化するため、Ｂ−Ｃ間のアバランシェブレークダウン耐圧を高くすることができるとともに、第１のベース領域１１４の濃度は高く保つことができるのでＣ−Ｅ間のパンチスルーを防ぐことができ、１００Ｖを超える高いオフ耐圧を得ることができる。また、Ｂ−Ｃ間のアバランシェブレークダウン耐圧は、第２のベース領域１１６の横方向の幅で決定することができるので、レイアウト調整のみでオフ耐圧の調整を行うことができる。さらに、アバランシェブレークダウンが、半導体層１０６表面ではなく内部でおこるため、バイポーラトランジスタを長時間動作時でも、特性変動が起こりにくいようにすることができる。
次に、本実施の形態における半導体装置１００の製造手順を説明する。図３から図５は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
まず、Ｐ型の半導体基板１０２上に所定の領域を開口した第１の保護膜１３０を形成し、第１の保護膜１３０をマスクとして、半導体基板１０２にＡｓを注入して、第１の不純物注入領域１０８ａを形成する（図３（ａ））。ここで、所定の領域は、ディープウェル１１２およびシンカー１１０が形成される領域全面（ＢＪＴ領域）とすることができる。Ａｓの注入条件は、たとえば５０〜１００ｋｅＶ、５×１０１３〜５×１０１５（５ｅ１３〜５ｅ１５）ｃｍ−２とすることができる。第１の保護膜１３０は、たとえばシリコン酸化膜とすることができる。この後、第１の保護膜１３０を除去する。
つづいて、約１１００℃程度の熱を加え、半導体基板１０２上にＮ型のエピタキシャル層１０４（たとえば膜厚５〜１０μｍ）を形成する。ここで、エピタキシャル層１０４中のＮ型不純物イオンの濃度は、たとえば１×１０１５〜１×１０１６（１ｅ１５〜１ｅ１６）ｃｍ−２となるようにすることができる。これにより、半導体層１０６が形成される（図３（ｂ））。
このときかかる熱により、このエピタキシャル層１０４の成長と同時に、第１の不純物注入領域１０８ａ中のＡｓ拡散し、半導体基板１０２とエピタキシャル層１０４との間に不純物埋込層１０８が形成される。
次いで、半導体層１０６の表面に素子分離絶縁膜１２４（ＬＯＣＯＳ）を選択的に形成する。その後、所定パターンのマスクを用いて、Ｎ型の不純物を注入してシンカー１１０を形成する（図４（ａ））。シンカー１１０は、Ｐを注入することにより形成することができ、Ｐの注入条件は、たとえば５０〜１００ｋｅＶ、５×１０１３〜５×１０１５（５ｅ１３〜５ｅ１５）ｃｍ−２とすることができる。この後、１０００℃を超える熱処理を約１〜３時間程度行い、不純物を拡散させて、シンカー１１０と不純物埋込層１０８とを接続させる。
つづいて、所定パターンの開口部を有する第２の保護膜１３２を用いて、半導体層１０６表面にＰ型の不純物を注入して、第１のベース領域１１４（深さ約１．０〜１．５μｍ）を形成する（図４（ｂ））。第１のベース領域１１４は、ボロンを注入することにより形成することができる。第１のベース領域１１４の不純物濃度は、たとえば１×１０１７〜５×１０１７（１ｅ１７〜５ｅ１７）ｃｍ−３となるようにすることができる。
その後、第２の保護膜１３２よりも幅が広い開口部を有する第３の保護膜１３４を用いて、エピタキシャル層１０４表面にＰ型の不純物を注入して、第２のベース領域１１６（約０．４〜０．８μｍを形成する（図５（ａ））。第２のベース領域１１６は、ボロンを注入することにより形成することができる。第２のベース領域１１６の不純物濃度は、たとえば１×１０１６〜１×１０１７（１ｅ１６〜５ｅ１６）ｃｍ−３となるようにすることができる。このとき、第１のベース領域１１４上にもボロンが打ち込まれるため、第１のベース領域１１４中の不純物濃度は、図４（ｂ）に示した注入工程および図５（ａ）に示した注入工程で注入される不純物イオンの濃度を反映した濃度となる。また、第３の保護膜１３４の開口幅は、第２の保護膜１３２の開口幅に応じて、形成される第２のベース領域１１６の幅（図２のＤ２）が所望のブレークダウン耐圧を達成できる幅となるように設定される。
この後、所定パターンのマスクを用いて、半導体層１０６表面にＮ型の不純物を注入して、第１のベース領域１１４およびシンカー１１０中にそれぞれエミッタ領域１２０およびコレクタ引出領域１２２を形成する。また、所定パターンのマスクを用いて、半導体層１０６表面にＰ型の不純物を注入して、第１のベース領域１１４中にベース引出領域１１８を形成する（図５（ｂ））。これにより、図１に示したのと同様の構成の半導体装置１００が得られる。
図６は、図１に示した本実施の形態における半導体装置１００と、図８に示した従来の半導体装置２００とにおける電位分布状態を示す図である。ここでは、不純物イオンの分布（図の上段）、ブレークダウン時のインパクトイオン化発生レート分布（図の下段）、および電位分布（図の中段）を示す。ここで、半導体装置２００については、ベース領域２１４の不純物濃度を半導体装置１００の第１のベース領域１１４と略同じとした場合（ベース領域の濃度：中）と、ベース領域２１４の不純物濃度を半導体装置１００の第２のベース領域１１６と略同じとした場合（ベース領域の濃度：小）とした場合についてシミュレーションした。
不純物イオンの分布図からわかるように、半導体装置１００においては、第１のベース領域１１４の周囲に、第１のベース領域１１４よりも不純物濃度が低い第２のベース領域１１６が設けられている。また、電位分布から、左側に示した半導体装置１００においては、第２のベース領域１１６部分に等電位線が均等に広がっており 、空乏化していることがわかる。
またインパクトイオン化発生レート分布図から、半導体装置１００においては、基板内部でアバランシェブレークダウンが生じていることがわかる。一方、半導体装置２００においては、ベース領域２１４の濃度が中の場合は、ベース領域２１４のコレクタ引出領域２２２側端部の基板表面部分でアバランシェブレークダウンが生じている。半導体装置２００のベース領域２１４中の濃度が小の場合は、エミッタ領域２２０直下の領域でパンチスルーが生じている。
また、半導体装置２００においては、ベース領域２１４の濃度が中の場合５５Ｖ程度、小の場合２９Ｖ程度だったが、半導体装置１００においては、耐圧を１１４Ｖまで高めることができた。
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
以上の例では、半導体基板１０２上にＮ型のエピタキシャル層１０４を形成する例を示した。しかし、他の例として、半導体基板１０２上にＰ型のエピタキシャル層を形成し、後にＮ型不純物イオンをイオン注入することにより、ディープウェル１１２を形成することもできる。
図７は、半導体層１０６に、図１に示したバイポーラトランジスタと、ＭＯＳトランジスタ１５０とが形成された構成を示す図である。
ＭＯＳトランジスタ１５０は、半導体層１０６表面に形成されたソース領域１５２およびドレイン領域１５４と、ソース領域１５２周囲に形成された第１のチャネル領域１５６と、ドレイン領域１５４周囲に形成され、第１のチャネル領域１５６よりも不純物濃度が低い第２のチャネル領域１５８と、ソース領域１５２とドレイン領域１５４との間の領域において半導体層１０６上に形成されたゲート電極１６０とを含む。ＭＯＳトランジスタ１５０は、高い耐圧と低いオン抵抗を達成するためにＰＮ接合の空乏化を利用する、いわゆるＲＥＳＵＲＦ構造を有する。
ＭＯＳトランジスタ１５０は、半導体層１０６表面に形成されたソース領域１５２およびドレイン領域１５４と、ソース領域１５２周囲に形成された第１のチャネル領域１５６と、ドレイン領域１５４周囲に形成され、第１のチャネル領域１５６よりも不純物濃度が低い第２のチャネル領域１５８と、ソース領域１５２とドレイン領域１５４との間の領域において半導体層１０６上に形成されたゲート電極１６０とを含む。ＭＯＳトランジスタ１５０は、高い耐圧と低いオン抵抗を達成するためにＰＮ接合の空乏化を利用する、いわゆるＲＥＳＵＲＦ構造を有する。
ＭＯＳトランジスタ１５０の下方には、不純物埋込層１０８と同様の埋込層が形成される。また、第２のチャネル領域１５８下方のディープウェル領域（Deep NW(n-)）は、ディープウェル１１２と同様に形成される。このような構成にすれば、ＭＯＳトランジスタ１５０の第２のチャネル領域１５８を完全空乏化するのと同じ条件で第２のベース領域１１６を完全空乏化することができる。そのため、第２のチャネル領域１５８と第２のベース領域１１６とを共用化して同時にすることができる。ＲＥＳＵＲＦ構造を有するＭＯＳトランジスタと混載する場合、新たな工程を追加することなく、第２のベース領域１１６を形成することができる。
１００ 半導体装置
１０２ 半導体基板
１０４ エピタキシャル層
１０６ 半導体層
１０８ａ 不純物注入領域
１０８ 不純物埋込層
１１０ シンカー
１１２ ディープウェル
１１４ 第１のベース領域
１１６ 第２のベース領域
１１８ ベース引出領域
１２０ エミッタ領域
１２２ コレクタ引出領域
１２４ 素子分離絶縁膜
１３０ 第１の保護膜
１３２ 第２の保護膜
１３４ 第３の保護膜
１５０ トランジスタ
１５２ ソース領域
１５４ ドレイン領域
１５６ 第１のチャネル領域
１５８ 第２のチャネル領域
１６０ ゲート電極
２００ 半導体装置
２０２ 半導体基板
２０４ エピタキシャル層
２０６ 半導体層
２０８ 不純物埋込層
２１０ シンカー
２１２ ディープウェル
２１４ ベース領域
２１８ ベース引出領域
２２０ エミッタ領域
２２２ コレクタ引出領域
１０２ 半導体基板
１０４ エピタキシャル層
１０６ 半導体層
１０８ａ 不純物注入領域
１０８ 不純物埋込層
１１０ シンカー
１１２ ディープウェル
１１４ 第１のベース領域
１１６ 第２のベース領域
１１８ ベース引出領域
１２０ エミッタ領域
１２２ コレクタ引出領域
１２４ 素子分離絶縁膜
１３０ 第１の保護膜
１３２ 第２の保護膜
１３４ 第３の保護膜
１５０ トランジスタ
１５２ ソース領域
１５４ ドレイン領域
１５６ 第１のチャネル領域
１５８ 第２のチャネル領域
１６０ ゲート電極
２００ 半導体装置
２０２ 半導体基板
２０４ エピタキシャル層
２０６ 半導体層
２０８ 不純物埋込層
２１０ シンカー
２１２ ディープウェル
２１４ ベース領域
２１８ ベース引出領域
２２０ エミッタ領域
２２２ コレクタ引出領域
Claims (3)
- 半導体層と、
前記半導体層表面に形成された第１導電型のディープウェルと、
前記半導体層表面に形成されるとともに前記ディープウェル中に形成された第２導電型の第１のベース領域と、
前記半導体層表面に形成されるとともに前記第１のベース領域中に形成された第１導電型のエミッタ領域と、
前記半導体層表面において前記第１のベース領域から離間して設けられた第１導電型のコレクタ引出領域と、
前記ディープウェル中に形成され、前記半導体層表面において前記第１のベース領域と前記コレクタ引出領域との間に前記第１のベース領域に接続して設けられ、前記第１のベース領域よりも不純物濃度が低く、前記第１のベース領域よりも深さが浅く形成された第２導電型の第２のベース領域と、
を含むバイポーラトランジスタを含む半導体装置。 - 請求項１に記載の半導体装置において、
前記第２のベース領域は、前記コレクタ引出領域に、アバランシェブレークダウン電圧以下の所定の電圧が印加されたときに、前記ディープウェル中の前記第１導電型の不純物により完全に空乏化される半導体装置。 - 請求項１または２に記載の半導体装置において、
前記バイポーラトランジスタは、前記半導体層中の前記ディープウェル領域下方に形成され、前記ディープウェル領域よりも不純物濃度の高い第１導電型の埋込領域をさらに含み、当該埋込領域を介して電流が流れる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008129646A JP5399650B2 (ja) | 2007-05-18 | 2008-05-16 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007133379 | 2007-05-18 | ||
| JP2007133379 | 2007-05-18 | ||
| JP2008129646A JP5399650B2 (ja) | 2007-05-18 | 2008-05-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009004763A true JP2009004763A (ja) | 2009-01-08 |
| JP5399650B2 JP5399650B2 (ja) | 2014-01-29 |
Family
ID=40026665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008129646A Expired - Fee Related JP5399650B2 (ja) | 2007-05-18 | 2008-05-16 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7667295B2 (ja) |
| JP (1) | JP5399650B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033657A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| US8502269B2 (en) | 2010-08-09 | 2013-08-06 | Renesas Electronics Corporation | Semiconductor device |
| JP2014229819A (ja) * | 2013-05-24 | 2014-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108155226A (zh) * | 2017-12-22 | 2018-06-12 | 杭州士兰微电子股份有限公司 | Npn型三极管及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197969A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置 |
| JPH1098120A (ja) * | 1996-09-19 | 1998-04-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02102541A (ja) | 1988-10-11 | 1990-04-16 | Nec Corp | 半導体装置 |
| US5786622A (en) * | 1997-05-16 | 1998-07-28 | Tritech Microelectronics International Ltd. | Bipolar transistor with a ring emitter |
| JP4623800B2 (ja) | 2000-07-07 | 2011-02-02 | 三洋電機株式会社 | 半導体集積回路装置 |
| JP4043246B2 (ja) | 2002-01-31 | 2008-02-06 | 三洋電機株式会社 | 光半導体集積回路装置 |
-
2008
- 2008-05-16 US US12/153,345 patent/US7667295B2/en active Active
- 2008-05-16 JP JP2008129646A patent/JP5399650B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197969A (ja) * | 1984-10-19 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置 |
| JPH1098120A (ja) * | 1996-09-19 | 1998-04-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033657A (ja) * | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
| US8487408B2 (en) | 2010-07-29 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor device having bipolar transistor |
| US8502269B2 (en) | 2010-08-09 | 2013-08-06 | Renesas Electronics Corporation | Semiconductor device |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| US9000565B2 (en) | 2010-11-02 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor device |
| JP2014229819A (ja) * | 2013-05-24 | 2014-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5399650B2 (ja) | 2014-01-29 |
| US20080283967A1 (en) | 2008-11-20 |
| US7667295B2 (en) | 2010-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| US8817435B2 (en) | Integrated electrostatic discharge (ESD) device | |
| JP2008078654A (ja) | 半導体素子及びその製造方法 | |
| KR101530582B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2006140372A (ja) | 半導体装置およびその製造方法 | |
| US9997625B2 (en) | Semiconductor device and method for manufacturing the same | |
| US11521961B2 (en) | Back ballasted vertical NPN transistor | |
| JP5399650B2 (ja) | 半導体装置 | |
| KR102255545B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5651232B2 (ja) | 半導体装置の製造方法 | |
| KR101393962B1 (ko) | 고전압 반대 주입을 갖춘 전력 트랜지스터 | |
| JP2013089677A (ja) | 半導体装置 | |
| JP2007165370A (ja) | 半導体装置及びその製造方法 | |
| JP5834200B2 (ja) | 半導体装置 | |
| CN1331209C (zh) | 半导体器件及其制造方法 | |
| JP2009130021A (ja) | 横型ｍｏｓトランジスタ及びその製造方法 | |
| KR101216851B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2007299802A (ja) | 半導体装置 | |
| JPS5932163A (ja) | Ｃｍｏｓ集積回路 | |
| JP5567927B2 (ja) | 半導体装置 | |
| JP5463698B2 (ja) | 半導体素子、半導体装置および半導体素子の製造方法 | |
| US20160049484A1 (en) | Semiconductor device | |
| CN109952633B (zh) | 半导体装置及其制造方法 | |
| JP2013172085A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130930 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131022 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131024 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5399650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |