JP5567927B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5567927B2 JP5567927B2 JP2010171132A JP2010171132A JP5567927B2 JP 5567927 B2 JP5567927 B2 JP 5567927B2 JP 2010171132 A JP2010171132 A JP 2010171132A JP 2010171132 A JP2010171132 A JP 2010171132A JP 5567927 B2 JP5567927 B2 JP 5567927B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- layer
- type impurity
- impurity layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 239000010410 layer Substances 0.000 claims description 119
- 239000012535 impurity Substances 0.000 claims description 91
- 230000015556 catabolic process Effects 0.000 claims description 43
- 239000002344 surface layer Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 238000000605 extraction Methods 0.000 description 29
- 230000001681 protective effect Effects 0.000 description 18
- 238000005259 measurement Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
前記半導体層に形成された第1導電型のディープウェルと、
前記ディープウェルの表層の一部に形成された第1の第2導電型不純物層と、
前記第1の第2導電型不純物層の表層の一部に形成された第1の第1導電型不純物層と、
前記半導体層のうち前記ディープウェルに接する位置に設けられた第2の第1導電型不純物層と、
前記ディープウェルの表層に形成され、平面視において前記第1の第2導電型不純物層と前記第2の第1導電型不純物層との間に位置し、前記第1の第2導電型不純物層に接続しており、前記第1の第2導電型不純物層よりも不純物濃度が高く、前記第1の第2導電型不純物層よりも深さが浅い第2の第2導電型不純物層と、
前記半導体層に形成され、上面が前記ディープウェル及び前記第2の第1導電型不純物層に接しており、前記ディープウェルよりも不純物濃度の高い第1導電型の埋込領域と、
を備える半導体装置が提供される。
102 半導体基板
104 エピタキシャル層
106 半導体層
108 埋込層
108a 不純物注入領域
110 シンカー
112 ディープウェル
114 第1のベース領域
116 第2のベース領域
118 ベース引出領域
119 シリサイド
120 エミッタ領域
122 コレクタ引出領域
123 シリサイド
124 素子分離膜
130 第1の保護膜
132 第2の保護膜
134 第3の保護膜
136 第4の保護膜
150 トランジスタ
152 ソース領域
154 ドレイン領域
156 第1のチャネル領域
158 第2のチャネル領域
160 ゲート電極
200 半導体装置
202 半導体基板
204 エピタキシャル層
206 半導体層
208 埋込層
210 シンカー
212 ディープウェル
214 第1のベース領域
216 第2のベース領域
218 ベース引出領域
220 エミッタ領域
222 コレクタ引出領域
Claims (3)
- 半導体層と、
前記半導体層に形成された第1導電型のディープウェルと、
前記ディープウェルの表層の一部に形成された第1の第2導電型不純物層と、
前記第1の第2導電型不純物層の表層の一部に形成された第1の第1導電型不純物層と、
前記半導体層のうち前記ディープウェルに接する位置に設けられた第2の第1導電型不純物層と、
前記ディープウェルの表層に形成され、平面視において前記第1の第2導電型不純物層と前記第2の第1導電型不純物層との間に位置し、前記第1の第2導電型不純物層に接続しており、前記第1の第2導電型不純物層よりも不純物濃度が高く、前記第1の第2導電型不純物層よりも深さが浅い第2の第2導電型不純物層と、
前記半導体層に形成され、上面が前記ディープウェル及び前記第2の第1導電型不純物層に接しており、前記ディープウェルよりも不純物濃度の高い第1導電型の埋込領域と、
前記第1の第2導電型不純物層の表層に形成され、前記第1の第1導電型不純物層に接しており、前記第1の第2導電型不純物層より不純物濃度が高い第3の第2導電型不純物層と、
前記第1の第1導電型不純物層と前記第3の第2導電型不純物層に連続して形成されるシリサイドと、
を備え、
前記第1の第2導電型不純物層と前記第2の第1導電型不純物層を結ぶ方向における前記第2の第2導電型不純物層の幅は、前記第2の第1導電型不純物層に電圧が印加された場合において、当該電圧が前記第1の第2導電型不純物層と前記ディープウェルの界面におけるブレークダウン耐圧に達する前に、前記第2の第2導電型不純物層の全体が空乏化されるように設定されている半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の第1導電型不純物層及び前記第3の第2導電型不純物層と、前記第2の第1導電型不純物層とを分離する素子分離膜をさらに備える半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記第2の第2導電型不純物層は、前記第2の第1導電型不純物層に、アバランシェブレークダウン電圧以下の所定の電圧が印加されたときに完全に空乏化される半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171132A JP5567927B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体装置 |
US13/193,178 US8487408B2 (en) | 2010-07-29 | 2011-07-28 | Semiconductor device having bipolar transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010171132A JP5567927B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033657A JP2012033657A (ja) | 2012-02-16 |
JP5567927B2 true JP5567927B2 (ja) | 2014-08-06 |
Family
ID=45525884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010171132A Expired - Fee Related JP5567927B2 (ja) | 2010-07-29 | 2010-07-29 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8487408B2 (ja) |
JP (1) | JP5567927B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106298966B (zh) * | 2015-05-25 | 2020-05-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制备方法和电子装置 |
FR3089679A1 (fr) * | 2018-12-11 | 2020-06-12 | Stmicroelectronics (Tours) Sas | Dispositif de commutation et procédé de fabrication d'un tel dispositif |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59210666A (ja) * | 1983-05-16 | 1984-11-29 | Nec Corp | 半導体装置 |
JP2003197791A (ja) * | 2001-12-28 | 2003-07-11 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP4043246B2 (ja) * | 2002-01-31 | 2008-02-06 | 三洋電機株式会社 | 光半導体集積回路装置 |
JP4387119B2 (ja) * | 2003-03-27 | 2009-12-16 | 三菱電機株式会社 | 半導体装置 |
JP2005032930A (ja) * | 2003-07-10 | 2005-02-03 | Toshiba Corp | 半導体装置及びその製造方法 |
US7525779B2 (en) * | 2004-08-30 | 2009-04-28 | Zi-Ping Chen | Diode strings and electrostatic discharge protection circuits |
US7667295B2 (en) * | 2007-05-18 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device |
-
2010
- 2010-07-29 JP JP2010171132A patent/JP5567927B2/ja not_active Expired - Fee Related
-
2011
- 2011-07-28 US US13/193,178 patent/US8487408B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8487408B2 (en) | 2013-07-16 |
JP2012033657A (ja) | 2012-02-16 |
US20120025351A1 (en) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10276557B2 (en) | Electrostatic discharge protection device | |
JP6591312B2 (ja) | 半導体装置 | |
US9130006B2 (en) | Semiconductor device with buried conduction path | |
US9018673B2 (en) | Zener diode device and fabrication | |
JP2013073992A (ja) | 半導体装置 | |
JP4844621B2 (ja) | トランジスタ型保護素子および半導体集積回路 | |
TW201843802A (zh) | 高電壓靜電放電保護裝置、電路及其製作方法 | |
US20130093057A1 (en) | Semiconductor device | |
KR102255545B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP5399650B2 (ja) | 半導体装置 | |
US9831338B1 (en) | Alternating source region arrangement | |
JP5567927B2 (ja) | 半導体装置 | |
TWI621274B (zh) | 半導體元件及其製造方法 | |
JP4952042B2 (ja) | 半導体装置 | |
US9231120B2 (en) | Schottky diode with leakage current control structures | |
JP2012094797A (ja) | 半導体装置及びその製造方法 | |
JP2010056380A (ja) | 半導体装置及びその製造方法 | |
US20190096871A1 (en) | Field-effect transistor and semiconductor device | |
JP6188205B2 (ja) | 高降伏電圧を有するバイポーラトランジスタ | |
JP5463698B2 (ja) | 半導体素子、半導体装置および半導体素子の製造方法 | |
US9608109B1 (en) | N-channel demos device | |
KR20090068083A (ko) | 반도체 소자 및 그 제조 방법 | |
US8916935B2 (en) | ESD clamp in integrated circuits | |
JP2014049481A (ja) | 半導体装置 | |
JP2009141071A (ja) | 静電気保護用半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5567927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |