JPH10144801A

JPH10144801A - 半導体装置

Info

Publication number: JPH10144801A
Application number: JP8303275A
Authority: JP
Inventors: Jiyunko Onomura; 純子小野村; Toru Sugiyama; 亨杉山; Kohei Moritsuka; 宏平森塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1998-05-29

Abstract

(57)【要約】【課題】熱的な均一性および熱放散効率が高く、かつ
表面配線の微細化も同時に可能とする半導体集積回路を
提供する。【解決手段】半絶縁性半導体基板上に形成されたトラ
ンジスタを能動素子として用いる集積回路であって、ト
ランジスタの主電極領域の一方と、該トランジスタの動
作領域の近傍に設けられた該半導体基板に対する熱的接
合領域を接続する熱伝導路を具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は熱伝導率の低い半導
体基板上に形成された半導体装置に係り、特に半絶縁性
基板上に形成された高周波集積回路に関する。

【０００２】

【従来の技術】大容量光通信システムやミリ波通信シス
テムなどの実用化が盛んに進められている今日、高周波
動作が可能で高出力化、高利得化さらには高集積化、小
型化が期待されるバイポーラトランジスタは高周波帯の
集積回路として大いに有望視され、その性能向上が求め
られている。特にエミッタ・ベース接合にヘテロ接合を
用いたヘテロ接合バイポーラトランジスタ（以下、「Ｈ
ＢＴ」と称す）は、ベース層の不純物濃度を高めベース
の抵抗を下げることができるため高周波特性に優れ、か
つ電力利得も高いため注目されている。

【０００３】バイポーラトランジスタはベース・エミッ
タ間のオン（ＯＮ）電圧が負の温度係数を持つトランジ
スタであるため、素子の温度上昇と消費電力の間に正帰
還がかかり、トランジスタが熱暴走によって破壊される
という、高出力を得るためにはたいへん不利な特性を持
っている。上記ＨＢＴでは高電流密度で動作できるとい
う利点を有する反面、半絶縁性ＧａＡｓなどの化合物半
導体の熱伝導率がＳｉのそれの３分の１程度しかない基
板上に形成されるため、発熱しやすく、素子寿命を制限
することになっていた。特にディジタル集積回路のよう
に、数十個〜数百個のトランジスタが接近して配置され
るような場合においては、各トランジスタの温度にバラ
ツキが生じ、動作が不均一となるため回路全体の性能を
大きく劣化させることになっていた。さらに増幅回路を
作成する場合、単位トランジスタを複数個、電気的に並
列接続して構成したマルチフィンガー・トランジスタと
なるため、特定の単位トランジスタに電流が集中し破壊
され易くなる。したがってトランジスタの出力上限およ
び素子寿命、集積回路の性能を伸ばすためには、基板表
面に形成されたｐｎ接合部の発熱を効率良く素子周りに
逃がし、かつ発熱を均一にすることが重要となる。

【０００４】上記のような発熱の問題を解決するため
に、マイクロ波パワー素子として、これまでも様々な対
策がなされてきた。例えば、接合部の発熱を基板裏面か
ら逃がす方法として、Ｆ．Ｒｅｎらの“Self-Aligned I
nGaP/GaAs Heterojunction Bipolar Transistors for M
icrowave Power Application” (IEEE Electron Device
Letters, Vol.14, No.7, July 1993, pp.332)にあるよ
うに半絶縁性半導体基板を薄く削り、接合部から周辺へ
引き出した電極パッドの下に基板裏面側から基板表面側
へ貫通する孔（以下バイアホールと称する。）を設け、
その孔を金属でメッキする方法があげられる。（以下、
従来例１と称する。）また、特開平３−３３３５号公報や特開平６−１０４２
７５号公報に見られるように動作領域外の基板表面に形
成されたバンプ電極パッド上にバンプ電極を設けて、こ
のバンプ電極を通して接合部の発熱を基板外へ逃がすと
いう方法がある。（以下、従来例２と称する。）さらにＨ．Ｓａｔｏらの“Bump Heat Sink Technology-
A novel Assembly Technology Suitable for Power HBT
s-” (GaAs IC Symposium Tech. Dig. 1993, pp.337)や
特開平６−３４９８４６号公報、特開平５−１９０５６
３号公報では、さらに効率良く基板外へ熱を逃がすため
動作領域直上のエミッタ電極にバンプ電極を設け、実装
するという方法が採られている。（以下、従来例３と称
する。）ここで以上に挙げた従来例１，２，３の中で、効率良く
放熱を行える構造である従来例３の特開平６−３４９８
４６号公報に示された放熱構造を図２２に示した。図２
２（ａ）にはトランジスタの断面構造図を、図２２
（ｂ）にはトランジスタの上面構造図を、図２２（ｃ）
にはフリップチップ実装後の半導体装置の断面構造図を
示した。図２２で符号３１が半絶縁性基板、符号３４が
エミッタ電極で、符号８８１がバンプ電極、符号８１６
がＡｌＮ基板である。エミッタ電極３４の熱はバンプ電
極８８１およびＡｌＮ基板上に形成された金属電極８１
５を介してＡｌＮ基板８１６に放散される。

【０００５】以上の従来例１，２，３は、エミッタ電極
に接続した放熱層をバイアホールやバンプ電極といった
電気的かつ熱的に良好な金属を介して面積の広い接地面
に接続することで放熱の効果を高めているものである。
これは、大きなヒートシンクに放熱させたほうが放熱効
果も高まり、同時に接地インダクタンスを低減させるの
にも効果があるからである。しかし、これらにはバンプ
電極を設けフリップチップ実装するなど難易な加工を伴
う上に、エミッタが接地されない回路に応用ができない
という問題があった。これに対しては、Ｃ．Ａ．Ｂｏｚ
ａｄａらが、ベース接地のバイポーラトランジスタにお
いて、エミッタ電極上に１０μｍ以上という厚い金メッ
キ層を形成し、その金メッキ層をエミッタ信号ラインに
接続する方法を“Microwave Power Heterojunction Bip
olar Transistors Fabricated with Thermal Shunt and
Bathtub”において示している。（以下、従来例４と称
す。）図２３および図２４にこの従来例４の放熱構造を
示した。図２３には、トランジスタ周りの上面構造図
を、図２４には図２３のＡ−Ａ方向の断面構造図を示し
た。

【０００６】

【発明が解決しようとする課題】上記従来例における問
題点を述べる。従来例１，２，３では、先にも述べたよ
うにバンプ電極を設けフリップチップ実装するなど難易
な加工を伴う上に、エミッタが接地されない回路に応用
ができないという問題があった。これを解決した従来例
４では、エミッタ電極６０及びそこからの引き出し配線
の一部を厚さ１０μｍ程度の厚い金メッキ層９８として
いるため、このような厚い金メッキ層９８は配線幅が太
くなければ形成できないという問題を抱えている。特に
最近では光通信用のディジタル集積回路でも、小さな領
域にかなりの消費電力を有するバイポーラトランジスタ
が押し込められるような微細パターンを有した回路が用
いられ、素子の放熱は深刻な問題となってきている。し
かし、これらの微細化されたディジタル集積回路のよう
な配線幅が数μｍといった回路では、従来例４の厚さ１
０μｍの配線をパターニングすることは困難であり、従
来例４の技術は微細化された集積回路には適用できない
という問題があった。

【０００７】また上記の従来例４においてはバイポーラ
トランジスタのエミッタ領域から放散した熱は、長い距
離を経て所定のヒートシンクまで達するため、あるいは
厚みの薄いエミッタ信号ライン３７を経て伝導するため
熱抵抗が大きく、十分な放熱効果が得られないという問
題があった。

【０００８】上記問題点を鑑み本発明は、半絶縁性半導
体基板上に形成されたトランジスタを用いた高周波集積
回路において、配線パターンの微細化と、良好な放熱特
性を同時に兼ね備えた半導体集積回路を提供することを
目的とする。

【０００９】さらに本発明はエミッタ部から放散した熱
をより小さな熱抵抗によって半導体基板側に放散し、十
分な放熱効果を得ることができる構造を有した半導体集
積回路を提供することを目的とする。

【００１０】本発明の他の目的は半導体チップ上に形成
された各トランジスタ又はトランジスタユニットの発熱
を均一化し、集積回路としての動作の均一性を担保し
て、あるいは、マルチフィンガートランジスタにおける
特定のトランジスタへの電流集中を回避して、安定かつ
高性能な動作が可能な半導体装置を実現することであ
る。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、この発明による半導体装置は半絶縁性半導体基板上
に少なくとも一つのトランジスタを搭載した半導体集積
回路であって、このトランジスタ動作領域の近傍の半導
体基板の表面に熱的接合領域を設け、このトランジスタ
の一主電極、たとえばエミッタ電極とこの熱的接合領域
とを接続する熱伝導路を有することを特徴とする。ここ
で「一主電極」とは、パイポーラトランジスタにおいて
はエミッタ電極又はコレクタ電極の一方、電界効果トラ
ンジスタ（ＦＥＴ）および静電誘導トランジスタ（ＳＩ
Ｔ）においてはソース電極又はドレイン電極の一方を意
味する。「半絶縁性半導体基板」とは半絶縁性ＧａＡｓ
基板のような熱伝導率の小さな半導体基板を意味し、本
発明の目的を考慮すればＳＯＩ構造やＳＯＳ構造等の熱
伝導率の低い基板をも含む概念であると解すべきであ
る。

【００１２】本発明はバイポーラトランジスタ等のオン
電圧が負の温度係数を持ち、熱暴走により破壊されやす
いトランジスタに対して用いることが好適である。「ト
ランジスタの動作領域」とはトランジスタの主電流、た
とえばエミッタ・コレクタ間電流が流れる領域を意味す
る。「動作領域の近傍」とは、動作領域から５μｍ〜５
０μｍ以内好ましくは１０〜２０μｍ以内に熱的接合領
域の最外周が位置することを意味する。

【００１３】「熱的接合領域」とは熱伝導路となるＡｕ
（金）膜や、Ｃｕ（銅）膜等の金属と半導体基板が接合
する領域を意味する。たとえば図１に示す接合面３７が
該当するが、この接合面は図１のように平面である必要
はなく、半導体基板中に設けられた溝部の内部を熱的接
合領域としてもよい。又ＳＯＩ構造においてはＳＯＩ膜
（シリコン膜）およびＳＯＩ酸化膜を貫通して、支持基
板に達するような溝部の内部を熱的接合領域としてもよ
い。

【００１４】熱的接合領域の面積はトランジスタの一主
電極の面積の５倍以上５０倍以下が好ましい。図２１に
は熱伝導路となる金属層が任意のピッチでトランジスタ
（ＨＢＴ）のエミッタ電極間の半絶縁性ＧａＡｓ基板に
接続している場合において、熱的接合領域となる接合面
の面積Ａ_Sとエミッタ電極の面積Ａ_Eとの面積比（ａ＝
Ａ_S／Ａ_E）による熱抵抗低減効果特性を示した。図２
１においては、接合面の面積Ａ_Sとエミッタ電極の面積
Ａ_Eとが同面積（Ａ_S＝Ａ_E）の場合の熱抵抗
（Ｒ_tho）で規格化している。図２１より分かるように
面積比５〜５０の領域が最も効率良く熱抵抗低減が図れ
る。この結果を基に、熱的接合領域の面積はチップサイ
ズや求める素子性能との関係より決定すればよいことが
わかる。すなわち熱的接合領域の面積Ａ_Sが大きけれ
ば、熱的な接触抵抗が小さくなるだけでなく、半絶縁性
基板中を流れる熱流の断面積が大きくなるので、大きけ
れば大きいほど良いように一見思われるが、図２１に示
すように面積比ａ＝Ａ_S／Ａ_Eが５０以上でほぼその効
果は飽和する傾向にある。したがって半導体チップの面
積利用効率を考えるとａ＝５０を最大限とすることが好
ましい。ａ＝５〜５０ならば、チップサイズの小型化と
良好な熱放散という両方の効果を得ることができる。

【００１５】本発明は短い距離でトランジスタの主電極
から半導体基板に熱を放散することができる。したがっ
て熱伝導路を構成する金属層の厚みは従来技術と比較し
て薄くして、たとえば５μｍ以下としても十分低い熱抵
抗を得ることができる。このため一定の場合には熱伝導
路を電気的信号を伝搬する信号線を兼ねることが可能と
なる。ここで「電気的信号を伝搬する」とは、トランジ
スタの主電極へ信号を入力する場合および主電極から信
号を出力する場合の双方を含む概念として定義される。
図２４に示す従来技術においては１０μｍ程度の厚さの
金メッキ層９８が要求され、信号線の線幅が数μｍ程度
となれば、この厚さでの金メッキ層９８のパターニング
は困難であったが、本発明によれば線幅数μｍであって
も熱伝導路を兼ねた信号線を容易にパターニングでき
る。

【００１６】バイポーラトランジスタの場合、図１９に
示すように基板表面に形成されたｐｎ接合部９０より熱
は発生する。この発熱部９０に最も近い電極はエミッタ
電極６０となるため、エミッタ電極６０から熱を運ぶこ
とが最良となる。また発熱部９０は例えば２×１６μｍ
²程度の小さな領域のため基板側へ逃げる熱は大変少な
い。そこでエミッタ電極６０に熱伝導率の高い金属層を
接続し、この金属層を発熱部の面積Ａ_Eに比べ十分大き
な面積Ａ_Sで半絶縁性半導体基板に接続し、基板へ熱を
放熱することにより効率よく放熱することができる。例
えば上記金属層を半絶縁性半導体基板に接続させる熱的
接合領域３７をエミッタ電極の長手方向に図１８のよう
に設けると、温度分布を均一にする効果がある。図１８
（ａ）は素子周りの上面概略図で、図１８（ｂ）は図１
８（ａ）のＡ−Ａ断面概略図である。図１８において符
号３１は半絶縁性半導体基板、３２がコレクタ電極、３
３がベース電極、３４がエミッタ電極である。また３５
はエミッタ電極に接続した金属層、つまりエミッタの信
号ラインであり、３６が層間絶縁膜、３７が半絶縁性半
導体基板３１への接合面であり、熱的接触領域を構成し
ている。符号３８と３９はそれぞれコレクタ、ベースの
信号ラインを示している。

【００１７】さらに、エミッタ電極３４がエミッタ領域
のできるだけ多くの面積を覆う様にする事で、熱がエミ
ッタ電極３４上の金属層３５へ伝導するための面積が増
し、さらに熱抵抗低減の効果があがる。例えば、エミッ
タ幅４μｍ、エミッタ長１８μｍのエミッタ領域に４×
１８μｍ²のエミッタ電極が付いて金属層３５へ接続し
ている場合と、各サイド１μｍづつマージンを取り、２
×１６μｍ²のエミッタ電極が付いて金属層３５へ接続
している場合とでは、金属層３５の形状等は同じとして
も前者の方が４０％も熱抵抗が低減できる。

【００１８】高出力素子のようなマルチフィンガー・バ
イポーラトランジスタにおいては、複数の熱的接合領域
を設け、上記熱伝導路である金属層３５を任意のピッチ
でエミッタ電極間の半絶縁性半導体基板に接続させる
と、各エミッタ−フィンガー間の温度分布の均一性がよ
り高められ熱暴走を起こしにくくなる。図２０には、マ
ルチフィンガーバイポーラトランジスタにおいて、単位
エミッタ面積３６μｍ²、エミッタ本数１０本、エミッ
タ電極上に設けた金属層厚が５μｍで、２フィンガーご
とに、上記金属層を熱的接合領域を介して基板に接続さ
せた場合と、基板への接続面がない場合で、どれほど温
度分布に差があるかを示した。フィンガー１本当たりの
消費電力は２０ｍＷとした。ここで分かるように、基板
と接続させた場合には、金属層厚がわずか５μｍでもか
なりの放熱効果があるのに対し、ただ素子上に金属層を
設けただけでは、金属層を基板と接続させた場合に比
べ、同じ金属層厚５μｍでは６０％も、金属層厚を５０
μｍとしても４０％も温度が上昇してしまう。

【００１９】また本発明においては、熱的接合領域の形
状はエミッタ長手方向と直交する方向へ長くする事でさ
らに効果を増す。これは、素子の長手方向への熱の拡散
量とそれと直交する方向への熱の拡散量では、後者のほ
うが大きく、後者に対する熱抵抗低減を効率良く行う事
が全体の熱抵抗低減に繋がるからである。

【００２０】本発明のトランジスタの主電極の一方と、
熱的接合領域とを熱伝導路により接続する構造を用いる
ことで、充分熱抵抗を低減し、素子の温度分布の均一性
を向上させることができる。またこれにより熱暴走を起
こしにくくなるので、最大動作電流密度も１×１０⁵Ａ
／ｃｍ²と充分大きな値が得られる。従来例のように大
きな熱伝導層となる接地導体層に長い距離を配線して放
熱する必要はないので、金属層の厚さも５μｍ程度で十
分その効果が得られ、それほど厚くしなくてもよい。

【００２１】配線幅が５μｍ程度であれば本発明の熱伝
導路は電気的な配線である信号ラインとは異なる配線層
とすることも、信号ラインを兼用することも任意に選定
できる。信号ラインと熱伝導路とを異なる配線層とした
場合は、数μｍと細い信号ラインで構成されるディジタ
ル集積回路においても、集積回路が完成した後に熱伝導
路を形成することができるので、パターンレイアウトが
容易であり、また充分放熱効果があることがわかる。一
方の主電極に対する信号線の線幅が１μｍ程度となれ
ば、信号線と熱伝導路は別個に設計すればよい。

【００２２】以上述べたように、本発明によれば、従来
の放熱構造ではできなかった数μｍ程度の細い配線幅の
信号線で構成された集積回路にも応用できる放熱構造を
提供することができる。これにより容易に高性能な高周
波集積回路を得ることができるようになる。

【００２３】

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を説明する。

【００２４】（第１の実施の形態）図１および図２は本
発明の第１の実施の形態に係るディジタル集積回路を説
明する図である。図１（ａ）はディジタル集積回路の平
面図で、図２に示す等価回路中のトランジスタ（ＨＢ
Ｔ）Ｑ₁，Ｑ₂の近傍の上面構造の概略を示す。図１
（ｂ）は図１（ａ）のＡ−Ａ方向に沿った断面図で、図
１（ｃ）はトランジスタＱ₂の近傍を模式的に示す鳥瞰
図である。本発明の第１の実施の形態に係るトランジス
タＱ₁，Ｑ₂は、半絶縁性ＧａＡｓ基板１上に形成され
たエミッタトップ型のＨＢＴでｎｐｎ構造を有する。す
なわち半絶縁性ＧａＡｓ基板１上に、下から順にコレク
タコンタクト層（サブコレクタ層）、コレクタ層、ベー
ス層、エミッタ層、エミッタコンタクト層が形成され、
最上層のエミッタコンタクト層の上部にエミッタ電極６
０が形成されている。またベース層が露出されるように
形成されたベース溝部の底にベース電極４０が、コレク
タコンタクト層が露出するように形成されたコレクタ溝
部の底にはコレクタ電極２０が形成されている。エミッ
タ電極６０にはエミッタ信号ライン３５が、ベース電極
４０にはベース信号ライン３９が、コレクタ電極２０に
はコレクタ信号ライン３８が接続されるように、形成さ
れている。図１（ａ）で斜線（ハッチング）を入れて示
した配線が第２層配線であり、ハッチングの無い配線３
５，３８が第１層配線である。第１層配線と第２層配線
の間には、酸化膜（ＳｉＯ₂膜）、窒化膜（Ｓｉ₃Ｎ₄
膜）等の第１の層間絶縁膜が形成され、両者を電気的に
分離している。第２層配線の上部はポリイミドやＢＣＢ
（bisbenzocyclobutene ）等の第２の層間絶縁膜３０が
形成され、この第２の層間絶縁膜中のエミッタ電極の上
部と、ＨＢＴの動作領域の近傍にコンタクトホール３７
が設けられている。コンタクトホール３７は本発明の
「熱的接合領域」に該当する領域である。そしてこのコ
ンタクトホール３７の接合面とエミッタ電極６０とが熱
伝導路９９，１００により熱的に接続されている。熱伝
導路９９，１００はメッキ工程で形成されたＡｕ（金）
層等の熱伝導率の高い金属の層である。本発明の熱的接
合領域となる接合面３７はエミッタ電極の長手方向に平
行な方向に位置し、第１層配線等の回路配線のない部分
で、半絶縁性ＧａＡｓ基板１と熱伝導路９９，１００と
を接合している。

【００２５】本発明の第１の実施の形態においてはＨＢ
Ｔのエミッタ面積の５〜５０倍の面積を有する接合面
（熱的接合領域）３７により熱伝導路９９，１００が半
絶縁性ＧａＡｓ基板１に接し、面積が広いためエミッタ
電極から伝導してきた熱は効率よく基板１に放散され
る。またエミッタ電極から接合面３７までの距離を短く
できるため、熱抵抗は極めて小さい。

【００２６】特に図１（ａ）に示すように、基板への放
熱面となる接合面３７の形状をエミッタ長手方向と直交
する方向へ長くする事でさらに放熱効果を増す。これ
は、素子の長手方向への熱の拡散量とそれと直交する方
向への熱の拡散量では、後者のほうが大きく、後者に対
する熱抵抗低減を効率良く行う事が全体の熱抵抗低減に
繋がるからである。

【００２７】以上のように本発明の第１の実施の形態に
おいては、エミッタ電極上に厚い金属層９９，１００を
設け、この金属層を任意の領域の半絶縁性半導体基板１
に接続し、半絶縁性半導体基板１に放熱させることで、
充分熱抵抗を低減し、素子の温度分布の均一性を向上さ
せることができる。またこれにより熱暴走を起こしにく
くなり、最大動作電流密度も１×１０⁵Ａ／ｃｍ²と充
分大きな値が得られる。この熱伝導路９９，１００は電
気的な配線である信号ライン３５とは異なる配線層で形
成されるため、数μｍと細い信号ラインで構成されるデ
ィジタル集積回路においても、集積回路が完成した後に
熱伝導路を形成することで、充分放熱効果を得ることが
できる。さらに従来例のように大きな熱伝導層となる接
地導体層に長い距離を配線して放熱する必要はなく、熱
抵抗は小さい。このため熱伝導路９９，１００となる金
属層の厚さも５μｍ程度とそれほど厚くしなくてもよ
い。

【００２８】本発明の第１の実施の形態に係るディジタ
ル集積回路は図３および図４に示す方法で製造できる。
以下においてはｎｐｎ型ＨＢＴについて説明するが、ｐ
ｎｐ型ＨＢＴの場合は導電型をすべて逆にすればよい。

【００２９】（ａ）まず半絶縁性ＧａＡｓ基板１の上に
ＭＢＥ法、減圧ＭＯＣＶＤ法、ＣＢＥ法、ＡＬＥ法、Ｍ
ＬＥ法等によりサブコレクタ層として５００ｎｍのｎ⁺
型ＧａＡｓ層２（Ｓｉドーピング濃度５×１０¹⁸ｃ
ｍ^-3）、コレクタ層として６００ｎｍのｎ型ＧａＡｓ層
３（Ｓｉドーピング濃度５×１０¹⁶ｃｍ^-3）を設ける。
次に、ベース層として５０ｎｍのｐ⁺型ＧａＡｓ層４
（Ｃドーピング濃度１×１０¹⁹ｃｍ^-3）、エミッタ層と
しての７０ｎｍのｎ型Ａｌ_xＧａ_1-xＡｓ層５（Ｓｉド
ーピング濃度５×１０¹⁸ｃｍ^-3、ｘ：０→０．３→
０）、エミッタコンタクト層として１００ｎｍのＩｎＧ
ａＡｓ層６（Ｓｉドーピング濃度３×１０¹⁹ｃｍ^-3）を
順次成長して図３（ａ）に示すような積層構造を得る。

【００３０】（ｂ）このようにして成長した基板上にＳ
ｉＯ₂膜１１を堆積する。その上にフォトレジストをコ
ーティングし素子分離パターンをパターニングする。次
にフォトレジストをマスクとしてプロトンおよびボロン
イオンを用いたイオンインプランテーションにより素子
分離を行う。イオンインプランテーションのマスクに用
いたフォトレジストを除去後、新たなフォトレジストを
コーティングし、ベース電極のパターニングをする。次
にこのフォトレジストをマスクとしてＳｉＯ₂膜１１を
リアクティブイオンエッチング（ＲＩＥ）によりエッチ
ングする。次にＳｉＯ₂膜１１をマスクとして燐酸と過
酸化水素水の混合液により、エミッタコンタクト層６、
およびエミッタ層５をエッチングしベース層を露出す
る。次にベース電極材料としてＴｉ／Ｐｔ／Ａｕを真空
蒸着し、図３（ｂ）に示すようにベース電極４０を形成
する。ベース電極４０のパターニングは、前もってベー
ス電極形成部のみを露出するように、フォトレジストパ
ターンを形成し、真空蒸着後にこのフォトレジストを除
去する、いわゆるリフトオフ法を用いる。

【００３１】（ｃ）次に基板表面全体に絶縁膜としての
ポリイミドをスピンコートし、エッチバックした後熱硬
化させ、エミッタベース間にポリイミド１２を埋め込
む。次にフォトレジストを全面にコーティングし、コレ
クタ電極形成予定部分のみを開孔したフォトレジストの
パターニングをする。次にフォトレジストをマスクとし
てＳｉＯ₂膜１１をエッチングし、さらに続けて燐酸と
過酸化水素水の混合液によりエミッタコンタクト層６、
エミッタ層５、ベース層４、コレクタ層３を順次エッチ
ングしコレクタコンタクト層２を露出する。次にＡｕ／
Ｇｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕを蒸着後、先のフォトレ
ジストを除去しリフトオフ法により図３（ｃ）に示すよ
うなコレクタ電極２０のパターンを形成する。パターニ
ング後、熱処理を行ない、コレクタ電極２０とコレクタ
コンタクト層２とをアロイする。

【００３２】（ｄ）次にフォトレジストをコーティング
し、エミッタ電極、エミッタ信号ライン、コレクタ信号
ライン、及びバイアス回路を含む回路の伝送線路形成予
定部分を露出したフォトレジストのパターンを形成す
る。このフォトレジストをマスクとしてエミッタコンタ
クト層６の上部のＳｉＯ₂膜１１をエッチング除去し、
全面にＴｉ／Ｐｔ／Ａｕを蒸着する。このフォトレジス
トを除去し、リフトオフ工程により、エミッタ電極６
０、エミッタ信号ライン３５、コレクタ信号ライン３８
及びバイアス回路等のＴｉ／Ｐｔ／Ａｕ膜からなる第１
層配線を図４（ｄ）に示すように完成させる。図４
（ａ）の断面図に直交する方向は、図１（ｂ）に示すよ
うにエミッタ信号ライン３５、コレクタ信号ライン３８
が引き出される。

【００３３】（ｅ）次に全面にＳｉ₃Ｎ₄膜を堆積し、
フォトリソグラフィーを用いて、ベース電極の上部のＳ
ｉ₃Ｎ₄膜にコンタクトホールを開孔する。この際、図
１（ａ）の平面図に示すようにコレクタ信号ライン３８
の上部のＳｉ₃Ｎ₄膜中にもコンタクトホールが形成さ
れる。さらにＳｉ₃Ｎ₄膜およびフォトレジストの２層
マスクを用いてベース電極上部のポリイミド膜を除去す
る。ポリイミド膜の除去はＲＩＥ法等を用いればよい。
Ｓｉ₃Ｎ₄膜のエッチングに用いたフォトレジスト膜を
除去し、Ａｌ，Ｔｉ，Ｎｉ，Ｍｏ等の第２層配線用金属
材料を真空蒸着し、フォトリソグラフィー法を用いて、
ベース信号ライン３９のパターニングをする。

【００３４】第２層配線にＡｌを用いる場合は、ＲＩＥ
法等により容易にエッチングできるので、リフトオフ法
を用いる必要はない。なお、ベース電極上のコンタクト
ホールのアスペクト比が大きい場合は、Ｗ等のプラグ金
属でコンタクトホールを埋め込んでから第２層配線３９
を形成すればよい。

【００３５】この上に厚さ５μｍのＢＣＢ膜３０をスピ
ンコートし、２５０℃で硬化させる。次にフォトリソグ
ラフィー法およびＲＩＥを用いてエミッタ電極６０の上
部および接合面（熱的接合領域）３７形成予定領域とな
る半導体基板１の上部のＢＣＢ膜およびＳｉ₃Ｎ₄膜を
選択的に除去する。ＢＣＢ膜およびＳｉ₃Ｎ₄膜のエッ
チングに用いたフォトレジストを除去後、熱伝導路１０
０形成予定部分を露出した、新たなフォトレジストパタ
ーンを形成する。そしてメッキ用の基盤メタルとしてＴ
ｉ／Ａｕ膜７０を全面に蒸着後、このフォトレジストを
除去する。このリフトオフ工程により、熱伝導路１００
形成予定部分にＴｉ／Ａｕ膜７０をパターニングする。
このＴｉ／Ａｕ膜７０を用いて電解メッキを行ない、図
４（ｅ）に示すように厚さ５μｍの熱伝導路１００を形
成すれば本発明の第１の実施の形態に係るディジタル集
積回路が完成する。

【００３６】（第２の実施の形態）図５は本発明の第２
の実施の形態に係る光通信用レーザードライバーの出力
段差動増幅回路部分の素子周りの上面構造の概略図であ
る。また図６には図５に対応する回路図を示す。図６に
示すＱ₁〜Ｑ₇はエミッタトップ型のＨＢＴであり、Ｒ
₁〜Ｒ₆は抵抗である。図６のうちＨＢＴＱ₇、抵抗Ｒ
₁〜Ｒ₆等を省略した部分が図５の平面図に対応する。
図５において各ＨＢＴは半絶縁性ＧａＡｓ基板上に形成
され、それぞれエミッタ電極、ベース電極、コレクタ電
極を具備している。各電極にはそれぞれエミッタ信号ラ
イン３５、ベース信号ライン３９、コレクタ信号ライン
３８が接続され、これらのラインを介して図６のような
回路を構成している。図５において斜線で示したベース
信号ライン３９が第２層配線であり、エミッタ信号ライ
ン３５とコレクタ信号ライン３８とは第１層配線で形成
されている。第１層配線３５，３８と第２層配線３９と
の間はＳｉＯ₂膜、Ｓｉ₃Ｎ₄膜等の第１の層間絶縁膜
で絶縁されている。そして第２層配線の上部にポリイミ
ドやＢＣＢ等の誘電体（絶縁物）を用いた第２の層間絶
縁膜が形成され、この上に熱伝導路１０１，１０２，１
０３，１０４が形成されている。熱伝導路１０１，１０
２，１０３，１０４は厚さ５〜１０μｍの金メッキ膜で
あり、各ＨＢＴＱ１，Ｑ２，Ｑ３，Ｑ４のエミッタ領域
と半絶縁性ＧａＡｓ基板上の接合面３７とを接続してい
る。熱的接合領域となる接合面３７は各ＨＢＴＱ１，Ｑ
２，Ｑ３，Ｑ４の動作領域の近傍、すなわちエミッタ領
域から１０〜２０μｍ程度以内に設けられ、エミッタ領
域からの熱を短い距離で半絶縁性基板に放出するように
している。熱伝導路１０１〜１０４は、エミッタ電極の
長手方向に垂直な方向に素子全面を覆うように広がり、
回路配線のない領域で半絶縁性半導体基板と接続してい
る。熱伝導路と半絶縁性半導体基板と接続領域は任意の
位置に配置することができ、集積回路の配線に配置に対
し支障をきたすことなく高性能な高周波集積回路を得る
ことができる。

【００３７】接合面３７の面積はエミッタ電極の面積の
５〜５０倍に形成することが好ましい。このように広い
接合面３７で半絶縁性基板に接することにより、エミッ
タ面積の小さい超高周波用ＨＢＴであっても有効に、エ
ミッタ領域からの熱を半絶縁性基板に放散させ熱的な均
一性を高めることができる。

【００３８】（第３の実施の形態）図７および図８は本
発明の第３の実施の形態に係る光通信用レーザードライ
バーの出力段回路部分の素子周りの上面構造の概略図お
よび等価回路図である。

【００３９】図８に示すようにレーザードライバーにお
いては小さな領域にそれぞれ６００ｍＷ程消費するマル
チフィンガー型素子Ｘ₁，Ｘ₂，Ｘ₃が３つも集積さ
れ、発熱の問題は深刻な問題である。また各素子Ｘ₁，
Ｘ₂，Ｘ₃のどの端子も、直接接地されることはない。
図８の３つの素子Ｘ₁，Ｘ₂，Ｘ₃はいずれも半絶縁性
ＧａＡｓ基板上に形成されたエミッタ・トップ型ＨＢＴ
である。図７はそのうち２つのＨＢＴ（Ｘ₁，Ｘ₃）の
近傍のみの平面図を示す。

【００４０】図７に示すように各ＨＢＴは複数本のエミ
ッタ電極６０を有している。そしてこの複数本のエミッ
タ電極６０を挟むようにベース電極４０が形成され、さ
らにこのエミッタ電極、ベース電極とインターディジタ
ル構造にコレクタ電極２０が形成されている。トランジ
スタＸ₁のエミッタ電極６０、ベース電極４０、コレク
タ電極２０にはそれぞれエミッタ信号配線３５１、ベー
ス信号配線３９１、コレクタ信号配線３８１が接続され
ている。トランジスタＸ₃のエミッタ電極６０、ベース
電極４０、コレクタ電極２０にはそれぞれ、エミッタ信
号配線３５３、ベース信号配線３９３、コレクタ信号配
線３８３が接続されている。図７で斜線の入った配線と
して示したベース信号配線３９１，３９３が第２層配線
で、エミッタ信号配線３５１，３５３、コレクタ信号配
線３８１，３８３は第１層配線である。第１層配線と第
２層配線の間にはＳｉＯ₂膜、Ｓｉ₃Ｎ₄膜等の第１の
層間絶縁膜で絶縁されている。この第１の層間絶縁膜の
下部でエミッタ信号配線３５１とコレクタ信号配線３８
３とが電気的に接続されている。各エミッタ信号配線３
５１，３５３中には半絶縁性ＧａＡｓ基板との接合面３
７が開口されている。接合面３７が本発明の熱的接合領
域を形成している。

【００４１】第２層配線３９１，３９３の上部にポリイ
ミドやＢＣＢ等の誘電体（絶縁物）を用いた第２の層間
絶縁膜が形成され、その上に熱伝導路１０５，１０６が
形成されている。熱伝導路１０５，１０６は厚さ５〜１
０μｍの金メッキ膜であり、各ＨＢＴ（Ｘ₁，Ｘ₃）の
エミッタ領域と半絶縁性ＧａＡｓ基板上の接合面３７と
を接続している。熱的接合領域となる接合面３７は各Ｈ
ＢＴ（Ｘ₁，Ｘ₃）の動作領域の近傍、すなわちエミッ
タ領域から１０〜２０μｍ程度以内に設けられ、エミッ
タ領域からの熱を短い距離で半絶縁性基板に放出するよ
うにしている。熱伝導路１０５，１０６は、エミッタ電
極の長手方向に垂直な方向を長手方向とした接合面３７
で半絶縁性ＧａＡｓ基板と接続している。熱伝導路と半
絶縁性ＧａＡｓ基板と接合面３７は任意の位置に配置す
ることができる。

【００４２】接合面３７の面積は各エミッタ電極の総面
積の５〜５０倍に形成することが好ましい。このように
広い接合面３７で半絶縁性ＧａＡｓ基板に接することに
より、エミッタ面積の小さい超高周波用ＨＢＴであって
も有効に、エミッタ領域からの熱を半絶縁性基板に放散
させることができる。

【００４３】図７に示すようなマルチ・フィンガー型の
パワーＨＢＴにおいてはエミッタ信号配線３５１，３５
３の幅は太くなる。したがって、このようなエミッタ信
号配線の幅が十分太い場合には、図７に示すようにエミ
ッタ信号配線３５１，３５３と熱伝導路１０５，１０６
とを重ねて配置することが可能となる。また一部の第１
層配線を省略して、熱伝導路１０５，１０６をエミッタ
信号配線として用いることも可能である。この場合はエ
ミッタ信号配線が接合面により、半絶縁性ＧａＡｓ基板
に接して形成され、エミッタ電極６０からの熱はエミッ
タ信号配線を介して半絶縁性ＧａＡｓ基板に放散され、
さらに半絶縁性ＧａＡｓ基板の底面に設けられたヒート
シンクにより吸収されることになる。

【００４４】（第４の実施の形態）図９〜図１１は本発
明の第４の実施の形態に係るマイクロ波モノリシックＩ
Ｃ（ＭＭＩＣ）の能動素子周辺の構造を示す。本発明の
第４の実施の形態においては能動素子としてマルチフィ
ンガー型パワーＨＢＴを用いている。図９はベース接地
型ＨＢＴを含んだ電力増幅器のチップ周りの上面構造の
概略図で、図１０は図９のＡ−Ａ断面での素子周りの断
面構造の概略図、図１１は図９のＢ−Ｂ断面での素子周
りの断面構造の概略図である。

【００４５】図１０の断面図に示されるように本発明の
第４の実施の形態に係るＨＢＴは半絶縁性ＧａＡｓ基板
６１の上にコレクタコンタクト層（サブコレクタ層）７
４、コレクタ層７５、ベース層７６、エミッタ層７９を
順に堆積した積層構造を有している。サブコレクタ層７
４にはコレクタ電極６４、ベース層７６にはベース電極
６３、エミッタ層７９上にはエミッタ電極６２１がそれ
ぞれオーミック接触されている。エミッタ電極６２１は
２つのエミッタ層７９を互いに接続している。

【００４６】図９に示すようにベース電極６３にはベー
ス引出し配線６６が接続され、このベース引出し配線６
６は半絶縁性ＧａＡｓ基板６１中に設けられたバイアホ
ール６１１を介して、ＧａＡｓ基板６１の裏面の接地導
体層８１と電気的に接続し、ベース接地動作を可能とし
ている。コレクタ電極６４にはコレクタ引出し配線６５
が接続され、さらに出力整合回路としての伝送線路６９
およびコレクタ直流バイアス供給ライン６１３に接続さ
れている。出力整合回路には直流バイアス遮断用のコン
デンサ６１５が設けられている。ベース電極６３、コレ
クタ電極６４はＳｉＯ₂膜等の絶縁膜７１およびＳｉ₃
Ｎ₄膜等の絶縁膜７２からなる第１の層間絶縁膜により
エミッタ電極６２１，６２２と分離されている。エミッ
タ電極６２２は２つのエミッタ電極６２１を接続してい
る。第１の層間絶縁膜７１の上部にはポリイミド膜、Ｂ
ＣＢ膜等からなる第２の層間絶縁膜７３が形成されてい
る。エミッタ電極６２１の上部の第２の層間絶縁膜中の
コンタクトホールおよびこのエミッタ電極の近傍のＧａ
Ａｓ基板６１の上部の第２の層間絶縁膜中に開孔された
コンタクトホール（接合面）６１０を介してエミッタ引
出し配線６７がパターニングされている。コンタクトホ
ール６１０が本発明の熱的接合領域を構成し、エミッタ
引出し配線６７は本発明の熱伝導路を構成している。エ
ミッタ引出し配線６７はさらに第２の層間絶縁膜の下部
に形成された入力整合回路としての伝送線路６８および
エミッタ端子への直流バイアス供給ライン６１２と電気
的に接続されている。図９に示すように入力整合回路６
８にもＭＯＳ型等のコンデンサ６１５が形成され直流バ
イアスを遮断している。入出力整合回路６８，６９、直
流バイアス供給ライン６１２，６１３、ベース引き出し
配線６６、コレクタ引き出し配線６５は全て同一レベル
の第１層配線として形成されている。

【００４７】図９に示すようなマルチフィンガーＨＢＴ
の場合フィンガー間に設けられる金属層６７の基板への
接合面６１０の面積は大きいほど放熱は良くなる。しか
し図２１に示すように一定以上の大きさではその効果は
飽和するので、本発明の第４の実施の形態においては基
板への放熱面の大きさは単位エミッタサイズの５倍以
上、５０倍以内とすることでチップサイズの拡大を抑制
している。ここではエミッタ幅２μｍ、エミッタ長１８
μｍとし、フィンガー２本を単位セルとしている。そし
て２セルおきに接合面６１０を設けている。例えば中央
の接合面６１０の幅は３０μｍ、長さは３０μｍであ
る。また接合面６０とエミッタ電極６２２との距離は２
０μｍ、金属層６７厚は１０μｍ程度が好ましい。

【００４８】以上のようにエミッタ電極の極く近傍にエ
ミッタ電極６２２からの熱伝導路６７の接合面６１０を
複数個形成することにより、極めて小さな熱抵抗で、エ
ミッタ領域からの発熱を半絶縁性半導体基板６１に放散
することができる。複数の接合面６１０の総面積が広い
ので金属６７と半導体６１界面での熱的な接触抵抗も小
さい。さらに、広い伝導路を形成して半絶縁性半導体基
板中を熱が流れるため、半導体基板の熱伝導率が小さく
ても効率良く、所望のヒートシンクに熱を逃がし、半導
体基板中の熱的均一性を高めることが可能となる。

【００４９】（第４の実施の形態の第１の実施例）図１
２〜１４は第４の実施の形態に係るＭＭＩＣの第１の実
施例の構造の概略を示す。図１２は平面図、図１３は図
１２のＡ−Ａ方向に沿った断面図、図１４はＢ−Ｂ方向
に沿った断面図であり、電力増幅器を構成するマルチフ
ィンガー型パワーＨＢＴの近傍の構造を示す。図９〜図
１１に対応する部分には同一の符号を付し、重複する説
明は省略する。この第１の実施例においては入力整合回
路としての伝送線路９１が図１４に示すように第２層配
線で構成されている点が図９〜図１１とは異なる点であ
る。図１２で斜線で示した配線が第２層配線である。こ
の時本発明の熱抵抗低減用の熱伝導路であるエミッタ引
出配線６７は図１４に示すような、エミッタ電極の長手
方向に沿った方向においては基板に接続されることな
く、第２のエミッタ電極６６と第２層配線である入力整
合回路９１に接続されている。一方エミッタ電極の長手
方向に垂直方向の断面上では、図１３に示すようにエミ
ッタ引出配線６７は半絶縁性ＧａＡｓ基板６１と接合面
（熱的接合領域）６１０において熱接触をしている。図
１４に示すように、エミッタ電極の長手方向においてポ
リイミドやＢＣＢ等から成る第２の層間絶縁膜上の第２
層配線として入力整合回路９１およびエミッタ引出配線
６７を配置することにより、入力側の引出配線のインダ
クタンスの影響を小さくし、効率良く素子の特性を活か
すことができるようになっている。さらに回路の小型化
も図れる。ここではエミッタ幅２μｍ、エミッタ長１８
μｍとし、フィンガー２本を単位セルとしている。そし
てエミッタ電極の長手方向に直交する方向で１セルおき
に接合面６１０を設けている。接合面６１０の幅は１０
μｍ、長さは４０μｍ、エミッタ電極との距離は１６μ
ｍ、金属層厚は５μｍである。

【００５０】（第４の実施の形態の第２の実施例）図１
５〜図１７は第４の実施の形態に係るＭＭＩＣの第２の
実施例の構造の概略を示す。第２の実施例はベース接地
型パワーＨＢＴを用いた電力増幅器において、ベースの
接地インダクタンスを低減する構造を示す。図１５は平
面図、図１６は図１５のＡ−Ａ方向に沿った断面図、図
１７はＢ−Ｂ方向に沿った断面図である。図９〜図１４
に対応する部分には同一の符号を付している。

【００５１】前述した図９および図１２においてはパワ
ーＨＢＴの両サイドでバイアホール６１１を用いて基板
裏面の接地導体層８１に接続していたが、第２の実施例
においては入力側の整合回路９１と同じ方向にベース引
き出し配線６６を配置し、このベース引き出し配線６６
の下部の半絶縁性ＧａＡｓ基板６１中にバイアホール６
１１を設けることによりベースの接地インダクタンスを
低減している。図１７に示すように入力側整合回路９１
は第２層配線とし、ベース引き出し配線６６を第１層配
線としている。第１層配線と第２層配線とはポリイミド
やＢＣＢ等の第２の層間絶縁膜７３で分離されている。
図１５においても斜線で示した配線９１，６１２が第２
層配線を示すことは図１２と同様である。

【００５２】入力整合回路としての伝送線路９１が第２
層配線で構成されているため小型で高性能なＭＭＩＣを
得ることができる。また、ベース引き出し配線６６が短
い距離でバイアホール６１１に接続できるのでベースの
浮遊インダクタンスが低減できる。この時本発明の熱抵
抗低減用の熱伝導路を兼ねるエミッタ引出配線６７はパ
ワーＨＢＴの近傍で接合面６１０を介して半絶縁性Ｇａ
Ａｓ基板６１に接続される。ここでパワーＨＢＴのエミ
ッタ幅２μｍ、エミッタ長１８μｍで、フィンガー１本
を単位セルとしている。そしてエミッタ電極の長手方向
の垂直方向において２セルおきに接合面６１０を設けて
いる。接合面６１０の幅は１０μｍ、長さは３０μｍ
で、エミッタ電極との距離は１４μｍ、金属層厚は５μ
ｍである。

【００５３】上記のように、本発明第１〜４の実施の形
態によって記載したがこの開示の一部をなす論述及び図
面はこの発明を限定するものであると理解すべきではな
い。たとえば、上記実施の形態においてはｎｐｎ型、エ
ミッタトップのＨＢＴを用いたディジタル集積回路、レ
ーザードライバー、あるいは電力増幅器について述べた
が、この他どのような高周波回路、集積回路についても
応用できる。素子に関しても、ｐｎｐ型ＨＢＴやコレク
タトップのＨＢＴでも利用でき、さらに上述ではエミッ
タのバンドギャップのみが大きいシングルヘテロバイポ
ーラトランジスタについて述べたが、コレクタのバンド
ギャップもエミッタ同様大きいダブルヘテロバイポーラ
トランジスタでも応用は可能である。また化合物半導体
デバイスに限らず、熱放散の問題となるシリコンデバイ
スにおいても適用可能なことはもちろんである。

【００５４】さらに図面等は多義的に解すべきでこの開
示から当業者には様々な代替実施の形態および運用技術
が明らかとなろう。また、本発明はここでは記載してい
ない様々な実施の形態および実施例を包含するというこ
とを理解すべきである。したがって、本発明はこの開示
から妥当な、特許請求の範囲の発明特定事項によっての
み限定されるものである。

【００５５】

【発明の効果】本発明によれば従来の放熱構造ではでき
なかった数μｍ程度の細い配線で構成された集積回路に
も応用できる放熱構造を提供することができる。したが
って容易に高出力、高性能な高周波半導体集積回路を得
ることができる。

【００５６】本発明の熱伝導路は熱伝導専用の配線とし
て設計すればその配線の厚みは任意の厚みに選定でき、
極めて小さな熱抵抗を得ることができ、熱放散の効果は
絶大である。

【００５７】一方、本発明の熱伝導路は極めて短い距離
でトランジスタの主電極領域から半導体基板に熱を放出
する構造であるので本来的に熱抵抗が小さい。したがっ
て、比較的薄い金属膜であっても熱伝導路として機能す
るので、この熱伝導路を数μｍ幅の信号配線として兼ね
ることも可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るディジタル集
積回路の構造を示す図である。

【図２】図１に対応する等価回路である。

【図３】本発明の第１の実施の形態に係るディジタル集
積回路の製造方法を説明する工程断面図（その１）であ
る。

【図４】本発明の第１の実施の形態に係るディジタル集
積回路の製造方法を説明する工程断面図（その２）であ
る。

【図５】本発明の第２の実施の形態に係るレーザードラ
イバーの出力段差動増幅回路の一部を示す平面図であ
る。

【図６】図５に対応した等価回路である。

【図７】本発明の第３の実施の形態に係るレーザードラ
イバーの出力段回路の一部を示す平面図である。

【図８】図７に対応した等価回路である。

【図９】本発明の第４の実施の形態に係るＭＭＩＣの一
部を示す平面図である。

【図１０】図９のＡ−Ａ方向断面図である。

【図１１】図９のＢ−Ｂ方向断面図である。

【図１２】本発明の第４の実施の形態に係るＭＭＩＣの
第１の実施例を示す平面図である。

【図１３】図１２のＡ−Ａ方向断面図である。

【図１４】図１２のＢ−Ｂ方向断面図である。

【図１５】本発明の第４の実施の形態に係るＭＭＩＣの
第２の実施例を示す平面図である。

【図１６】図１５のＡ−Ａ方向断面図である。

【図１７】図１５のＢ−Ｂ方向断面図である。

【図１８】本発明を説明するための能動素子近傍の構造
を示す図である。

【図１９】バイポーラトランジスタの発熱部の位置を説
明する図である。

【図２０】本発明の熱伝導路を基板に接続させた場合
と、基板への接続面がない場合で、どれほど温度分布に
差があるかを示した図である。

【図２１】本発明の熱的接合領域の接地面積とエミッタ
電極面積の比と熱抵抗の関係を示す図である。

【図２２】従来の半導体装置の構造を示す図である。

【図２３】他の従来例を示す平面図である。

【図２４】図２３のＡ−Ａ方向断面図である。

【符号の説明】１，３１，６１半絶縁性半導体基板２，７４，８８９サブコレクタ層３，７５コレクタ層４，７６，８８８ベース層５，７７エミッタ層６エミッタコンタクト層２０，３２，６４コレクタ電極３０，３６，７３ポリイミドやＢＣＢ等からなる第２
の層間絶縁膜３３，４０，６３ベース電極３４，６０エミッタ電極３５エミッタ電極に接続した金属層（エミッタの信号
ライン）３７，６１０接合面（熱的接合領域）３８コレクタの信号ライン３９ベースの信号ライン６５コレクタ引き出し配線６６ベース引出配線６７本発明の熱抵抗低減用の金属層であるエミッタ引
出配線６８入力整合回路である伝送線路６９出力整合回路である伝送線路７１，７２第１の層間絶縁膜８１基板裏面に設けられた接地導体層９０発熱部９１入力整合回路である伝送線路９９，１００，１０１，１０２，１０３，１０４，１０
５，１０６熱伝導路６１１ベースの引出配線に接続した接地の為のバイア
ホール６１２エミッタ端子への直流バイアス供給ライン６１３コレクタ端子への直流バイアス供給ライン６１５直流バイアス遮断用の容量６２１，６２２エミッタ電極８８１バンプ電極８８４上層配線８８５エミッタフィンガー部８３６層間絶縁膜８１３ベース引き出し電極８１４コレクタ引き出し電極８１５ＡｌＮ基板上の金属電極８１６ＡｌＮ基板８１７トランジスタ部８１８電極引き出し用バンプ８１９別電位の電極引き出し用バンプ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０１Ｌ 29/73 27/095

Claims

【特許請求の範囲】

【請求項１】半絶縁性半導体基板上にトランジスタを
搭載した半導体集積回路であって、該トランジスタの動作領域の近傍の該半導体基板の表面
に熱的接合領域を設け、該トランジスタの一主電極と、該熱的接合領域とを接続
する熱伝導路を有することを特徴とする半導体装置。
【請求項２】前記熱伝導路が、電気的信号を伝搬する
信号線を兼ねることを特徴とする請求項１記載の半導体
装置。
【請求項３】前記熱的接合領域の面積が、前記一主電
極の面積の５倍以上、５０倍以下であることを特徴とす
る請求項１又は２記載の半導体装置。