JPH09246812A

JPH09246812A - 高周波半導体装置

Info

Publication number: JPH09246812A
Application number: JP8053402A
Authority: JP
Inventors: Jiyunko Onomura; 純子小野村; Yoshio Konno; 舜夫昆野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-03-11
Filing date: 1996-03-11
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】広帯域で使用可能な小型の高周波半導体装置
を提供する。【解決手段】線路(43, 45)と接地導体層(41)とを有す
る逆マイクロストリップ線路構造の高周波半導体装置(2
7)であって、該接地導体層に該線路の少なくとも一部分
に沿った孔部(47, 49)を穿設することによって該線路の
インピーダンスが高まる。孔部周囲の接地導体層縁部に
は高抵抗体(47)が設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波半導体装置
に関し、特に、マイクロ波帯又はミリ波帯で使用される
電力増幅器に関する。

【０００２】

【従来の技術】今日、ミリ波通信システムの実用化が急
ピッチで進められており、ミリ波帯用の集積回路の小型
化は欠くことのできない技術である。特に電力増幅器に
おいては、高出力化、小型化が求められ、小型化のため
の技術の一つに逆マイクロストリップ線路構造が挙げら
れる。この構造は、伝送線路で構成された整合回路部等
を小型化するもので、図１（ａ）に示すように、マイク
ロストリップ線路１の上方に薄い誘電体膜３を介して接
地導体層５が設けられる。接地導体層７上に厚い半絶縁
製半導体基板９を介してマイクロストリップ線路１１が
設けられる図１（ｂ）のマイクロストリップ線路構造と
比べて、図１（ａ）の構造では低インピーダンス線路を
細い線路幅で実現し易く、更に、線路のアイソレーショ
ンも良好であるため線路間隔を狭めることができる。

【０００３】図２は、逆マイクロストリップ線路構造を
用いた従来の半導体装置の例を示す。この半導体装置
は、ＦＥＴ（オーミック電極１３、ゲート電極１５）及
び伝送線路１７を有する回路上に保護膜として熱伝導率
のよい絶縁体（ダイアモンドあるいは窒化アルミニウ
ム）１９を配し、絶縁体１９を介して半導体基板２１上
に形成した金属配線２３とパッケージ２５とをはんだ２
７で接合したものである。伝送線路は基板よりも誘電率
の低い誘電体に囲まれているため、伝送線路間の間隔を
狭くすることができ、又、逆マイクロストリップ線路構
造であるため、線幅の細い低インピーダンス線路を形成
することができる。

【０００４】

【発明が解決しようとする課題】しかし、逆マイクロス
トリップ線路構造においては、反面において、高インピ
ーダンス線路を形成しようとすると非常に細くなり、伝
送損失が増大する。更に、高出力の電力増幅器を形成す
る場合に広帯域に対応可能なバイアス線路を形成するた
めには高インピーダンスの線路が必要となるが、逆マイ
クロストリップ線路構造における高インピーダンス線路
は許容電流値が高出力を得るのに満足なものではない。
例えば、誘電体として窒化アルミニウムが用いられ誘電
体薄膜の厚さが５μｍであるとすると比誘電率は８とな
り、この場合にインピーダンスが５０Ωの伝送線路を形
成すると、線路幅は２〜３μｍとなる。誘電体として比
誘電率の低いポリイミド等を用い膜厚を厚くした場合で
あっても、高インピーダンスの線路を形成するためには
伝送線路の線幅を数μｍ程度にする必要がある。ところ
が、配線幅が数μｍ程度のバイアス線路にエレクトロマ
イグレーションを起こすことなく流せる電流は、許容電
流密度などを考慮すると数ｍＡ〜数十ｍＡ程度となる。
２Ｗ以上の出力電力を得ようとするならば、ＡＢ級で動
作しても流れる電流は２００ｍＡ以上となるので、上述
の数μｍ幅の高インピーダンス線路は破壊される危険性
がある。

【０００５】つまり、逆マイクロストリップ線路構造の
高周波半導体装置においては、バイアス回路などに用い
られる高インピーダンス線路の形成が難しく、形成され
た高インピーダンス線路の線幅が細すぎるために許容電
流値が小さく、線路が破壊され易いという問題点があ
る。

【０００６】本発明は、上述の問題点を解消するために
なされたもので、小型で高出力の電力増幅器を実現可能
にする高周波半導体装置の構成を提供することを目的と
する。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、半導体装置の構造について研究した結果、接地導体
層の構造を工夫することにより、線路のインピーダンス
の制御が可能であることを見出し、本発明を成すに至っ
た。

【０００８】本発明の高周波半導体装置は、線路と接地
導体層とを有する逆マイクロストリップ線路構造の高周
波半導体装置であって、該接地導体層に前記線路の少な
くとも一部分に沿った孔部を穿設することによって該線
路のインピーダンスが高まるものである。

【０００９】上記孔部周囲の接地導体層縁部には高抵抗
体が設けられる。

【００１０】上記構成に従って、接地導体層に孔部が穿
設されて線路に沿った部分の接地導体層が除去されるこ
とによって、該線路は、接地導体層の除去がなされない
線路より高インピーダンスとなり、孔部の形成によって
インピーダンスの異なる線路を同様の線幅で形成するこ
とが可能となる。

【００１１】

【発明の実施の形態】伝送線路の断面寸法が回路の動作
波長に対して十分小さい時、伝送線路の特性インピーダ
ンスＺ0 は式（１）で表される。

【００１２】Ｚ₀ ＝１／［Ｖ₀（Ｃ×Ｃ₀）^1/2］（１）上式（１）において、Ｖ₀は光速、Ｃは伝送線路周りに
生じる単位長さ当りの静電容量、Ｃ₀は誘電体を除去し
た場合の伝送線路周りに生じる単位長さ当りの静電容量
である。

【００１３】逆マイクロストリップ線路構造において
は、伝送線路と接地導体との間にエネルギが集中し易
く、単位長さ当りの静電容量が増加し易いために線路の
インピーダンス（本願においては、特に言及のない限
り、用語「インピーダンス」は「特性インピーダンス」
を意味するものとする）は低くなる。

【００１４】例えば、電力増幅器の場合、高出力電力増
幅器に用いられるマルチフィンガー素子はフィンガーを
多数有する半導体素子であり、素子のインピーダンスは
数Ωと低い。マイクロストリップ線路構造において低イ
ンピーダンス線路を得る場合、線路幅は１００μｍ以上
にしなければならないが、逆マイクロストリップ線路構
造では数十μｍの線路幅で作成することができる。とこ
ろが、バイアス回路には広帯域に対応できるようにイン
ピーダンスの高い線路が必要となり、バイアス回路の線
路は極めて細く形成せざるを得ない。

【００１５】しかし、式（１）から理解されるように、
逆マイクロストリップ線路構造における接地導体層の伝
送線路に沿った部分、つまり、伝送線路に最も近い直上
方の部分（図１における部分５’）を除去すると、伝送
線路のインピーダンスは大きくなる。従って、インピー
ダンスを高くする必要のある伝送線路上方の接地導体を
除去すれば、低インピーダンス線路と高インピーダンス
線路とを同様の線路幅の伝送線路を用いて形成すること
ができ、高インピーダンス線路におけるエレクトロマイ
グレーションを防止することができる。更に、回路設計
の自由度が増し、半導体チップの小型化が促進される。

【００１６】更に、電力増幅器の入力バイアス回路の高
インピーダンス線路の形成に上述の本発明に係る構造を
適用した場合に、高インピーダンス線路直上方で切断除
去された接地導体層の縁部をそれ以外の部分より薄く形
成すると、薄く形成された縁部は他の部分より高抵抗に
なる。つまり、この部分において交流成分に対し抵抗を
直列接続したのと同じ働きをする。従って、電力増幅器
は、入力側のバイアス回路に交流成分に対する抵抗を直
結した構成となる。この様に構成することによって、直
流バイアスに影響を及ぼすことなく、且つ、回路領域を
広げることなく、素子の安定化を図ることができる。こ
のような抵抗形成は、上述の本発明に係る高インピーダ
ンス線路を使用した半導体装置において素子の安定化に
寄与する領域であればどの部分に適用してもよく、入力
側のバイアス回路に限定されるものではない。

【００１７】接地導体層は厚い金属層であり、その熱伝
導率は半導体基板より十分大きい。従って、逆マイクロ
ストリップ線路構造の最上層に位置する接地導体層は、
発熱源である半導体素子の電極に接続されることにより
放熱板として働き、熱抵抗が大幅に低減できる。例え
ば、半導体素子がバイポーラトランジスタの場合に、接
地導体層が５μｍ以上の厚さの金メッキ層であると仮定
すると、ＧａＡｓ基板上に形成された縦形構造のバイポ
ーラトランジスタのエミッタ電極が接地導体層に接続さ
れた時の熱抵抗は、接続されない時の熱抵抗の１／５以
下に減少する。この結果、出力電力を１０倍近く迄増加
させることが可能となる。

【００１８】図３は、逆マイクロストリップ線路構造に
おける接地導体層の厚さｄと熱抵抗比Ｒthd ／Ｒth0 と
の関係を示すグラフであり、Ｒthd は接地導体層の厚さ
がｄの時の熱抵抗値、Ｒth0 は接地導体層の厚さが０の
時の熱抵抗値である。このグラフから上述の接地導体層
による放熱効果が明らかである。接地導体層による放熱
は、発熱部の直近から放熱できるため、バイアホールあ
るいはバンプ電極を設ける場合と比べて放熱効果が大き
い。接地導体層は、半導体素子の接地電極に接続され
た、回路の接地面であり、回路の接地インダクタンスは
極めて小さくなる。

【００１９】逆マイクロストリップ線路構造において、
素子と接地導体層との間にはポリイミド等による層間絶
縁膜が介在するが、寄生容量の増加は素子自身の容量に
比べて無視できるほど小さい。従って、素子の高速動作
は阻害されない。図４は、ＧａＡｓ基板上に形成されエ
ミッタサイズが２μｍ×２０μｍのＨＢＴであって、厚
さ１０μｍの金属層を有する逆マイクロストリップ線路
構造の半導体装置における、ポリイミド（εr ＝３）製
層間絶縁膜の厚さと素子の入力容量に対する寄生容量の
割合との関係を示すグラフである。グラフからわかるよ
うに、層間絶縁膜の厚さが４μｍ以上であると、金属層
と素子との間における寄生容量が素子自身の入力容量の
１％以下になる。

【００２０】上述のように、逆マイクロストリップ線路
構造は、放熱効果や接地インダクタンスの低減など多く
の利点を有し、本発明に係る構成に従えば、逆マイクロ
ストリップ線路構造の利点を保持しつつ、低インピーダ
ンス線路及び高インピーダンス線路の両方が混載容易に
なる。又、回路領域の増大や直流バイアスへの影響を抑
えながら素子の安定化を図ることができる。従って、小
型で広帯域に対応可能なバイアス回路を形成することが
でき、高性能且つ小型の高周波回路（ＭＭＩＣ）が得ら
れる。

【００２１】以下、本発明に係る半導体装置の実施例を
図面を参照して以下に説明する。

【００２２】図５及び図６は本発明に係る高周波半導体
装置の第１の実施例を示す。この実施例はエミッタ接地
のバイポーラトランジスタを用いた電力増幅器（ＭＭＩ
Ｃ）２７で、ＧａＡｓ等の半絶縁性材料で形成した基板
２９上に、入力側整合回路３１、出力側整合回路３３、
バイポーラトランジスタ素子３５、入力側バイアス回路
３７及び出力側バイアス回路３９が形成されている。こ
れらの回路及び素子の上方には接地導体層４１が設けら
れ、逆マイクロストリップ線路構造で形成されている。
入力側バイアス回路３７及び出力側バイアス回路３９の
線路４３及び４５は高インピーダンスを要するため、こ
れらの線路４３、４５の上方において接地導体層４１に
孔部４７、４９を設けることによって接地導体が除去さ
れ、孔部４７、４９下方の線路のインピーダンスを高く
している。更に、入力側バイアス回路３７側の孔部４７
の縁部に沿って線路４３と平行に段差が形成されること
により接地導体の薄層部分５１が設けられ、薄層部分５
１は他の厚い部分よりも抵抗が高くなっている。これに
より、回路領域を増大することなく素子が安定化され
る。段差は、出力側バイアス回路３９側の孔部４９の縁
部に形成してもよく、あるいは、両孔部において形成し
てもよい。又、段差を形成する代わりに高抵抗の別材料
による抵抗体を接着してもよい。

【００２３】接地導体層４１は、窒化アルミニウム等で
形成されたパッケージ５３に接着剤５５を介して接地さ
れる。バイポーラトランジスタ素子３５のエミッタ電極
５７は接地導体層４１と接続され、基板２９と接地導体
層４１との間には、ポリイミド樹脂、ビスベンゾシクロ
ブテン（ＢＣＢ）ポリマー等の低誘電率の樹脂で形成さ
れた保護膜５９、６１が設けられる。

【００２４】図７及び図８は、本発明に係る高周波半導
体装置の第２の実施例を示し、同じ符号を付した部材及
び部分は第１の実施例におけるものと同様の機能を有す
る。この実施例は、第１の実施例を変形した電力増幅器
６３で、孔部４７及び４９内に接地導体による複数の架
橋部６５及び６７が設けられている。これらの架橋部６
５、６７によって、下方の線路４３、４５は部分的に接
地導体に覆われ、インピーダンスを高化する領域が複数
の小部分に分割される。このため、線路４３、４５のイ
ンピーダンスの上昇量は第１の実施例より少なくなる。
つまり、架橋部の形成によってインピーダンスの高化の
制御が可能となる。ここで示した架橋部６５及び６７の
接地導体の厚さは、抵抗として使用したい領域以外は接
地導体層４１と同程度の厚さとする。

【００２５】図９〜１４は、本発明に係る高周波半導体
装置の第３の実施例及びその製造プロセスを説明する図
である。この実施例はｎｐｎ型エミッタトップＨＢＴを
用いた電力増幅器６９であり、以下のように製造され
る。

【００２６】まず、図９に示すように、半絶縁性ＧａＡ
ｓ基板７１上に、ＭＢＥ法に従って、n+型ＧａＡｓ（Ｓ
ｉドーピング濃度：５×１０¹⁸cm^-3）で厚さ５００nmの
サブコレクタ層７３を、ｎ型ＧａＡｓ（Ｓｉドーピング
濃度：５×１０¹⁶cm^-3）で厚さ６００nmのコレクタ層７
５を形成する。この上に、p+型ＧａＡｓ（Ｃドーピング
濃度：１×１０¹⁹cm^-3）で厚さ５０nmのベース層７７
を、ｎ型Ａｌ_xＧａ_1-xＡｓ（Ｓｉドーピング濃度：１
×１０¹⁸cm^-3、ｘ：０→０．３→０）で厚さ７０nmのエ
ミッタ層７９を、ＩｎＧａＡｓ（Ｓｉドーピング濃度：
３×１０¹⁹cm^-3）で厚さ１００nmのエミッタコンタクト
層８１を順次積層する。

【００２７】次に、図１０に示すように、上述の積層物
上にＳｉＯ₂層８３を積層し、その上にフォトレジスト
をコーティングして、素子分離パターンをパターニング
する。続いて、プロトン及びボロニオンを用いたイオン
インプランテーションによって素子分離を行う。更に、
フォトレジストをコーティングしてベース電極のパター
ニングを行い、リアクティブイオンエッチング（ＲＩ
Ｅ）によりＳｉＯ2 層８３をエッチングする。続いて、
燐酸と過酸化水素水の混合液を用いてエミッタコンタク
ト層８１及びエミッタ層７９をエッチングして、ベース
層７７を露出する。この後、Ｔｉ／Ｐｔ／Ａｕ合金を真
空蒸着しリフトオフによって、図１０のようにベース電
極８５を形成する。

【００２８】更に、図１１に示すように、積層物の上面
全体にポリイミドをスピンコートにより塗布し、エッチ
バックした後に熱硬化させることによりエミッタ−ベー
ス間の絶縁膜８７を形成する。次に、フォトレジストを
コーティングしてコレクタ電極用パターンをパターニン
グする。続いて、ＲＩＥによりＳｉＯ₂層８３をエッチ
ングし、燐酸と過酸化水素水の混合液を用いてエミッタ
層７９、ベース層７７及びコレクタ層７５を順次エッチ
ングして、コレクタコンタクト層７３を露出する。この
後、Ａｕ／Ｇｅ／Ｎｉ／Ｔｉ／Ｐｔ／Ａｕ合金の真空蒸
着とリフトオフとによってコレクタ電極８９を形成す
る。

【００２９】この後、フォトレジストをコーティングし
て、エミッタ電極用のパターンと、ベース引出し電極、
コレクタ引出し電極及びバイアス回路を含む回路の伝送
線路用のパターンとをパターニングする。そして、ＲＩ
ＥによりＳｉＯ₂層８３をエッチングし、Ｔｉ／Ｐｔ／
Ａｕ合金の真空蒸着及びリフトオフによって、図１２に
示すように、エミッタ電極９１及び伝送線路９３を形成
する。

【００３０】更に、図１３に示すように、ＢＣＢモノマ
ーをエミッタコンタクト８１層上方での厚さが１μｍと
なるようにスピンコートにより積層物の上面に塗布して
２５０℃で硬化させて第１のＢＣＢ層９５を形成する。
そして、フォトレジストをコーティングしてエミッタ電
極上の接続用の穴（コンタクトホール）のパターンをパ
ターニングし、ＲＩＥによりＢＣＢ層９５をエッチング
し、さらにメッキ用Ｔｉ／Ａｕ合金を積層物のウエハ上
面全体に真空蒸着し、基盤メタル層９７を形成する。更
に、フォトレジストをコーティングして第１の接地導体
層用のパターンを形成し、５μｍの厚さにＡｕメッキを
行い第１の接地導体層９９を形成する。次に接地導体層
９９の直下以外の領域の基盤メタル９７をエッチングす
る。

【００３１】次に、図１４に示すように、ＢＣＢモノマ
ーを厚さ１０μｍとなるようにスピンコートにより積層
物の上面に塗布して２５０℃で硬化させて第２のＢＣＢ
層１０１を形成する。この上に、フォトレジストをコー
ティングして第２の接地導体層のパターンと、高インピ
ーダンス線路形成のために接地導体を施さない領域のパ
ターンとをパターニングする。そして、ＲＩＥにより第
２のＢＣＢ層１０１をエッチングし、メッキ用のＴｉ／
Ａｕ合金を積層物の上面全体に真空蒸着し、基盤メタル
層１０３を形成する。更に、フォトレジストをコーティ
ングして接地導体を施さない領域のパターンを形成す
る。このパターンは、高インピーダンス線路となる線路
上方の領域に接地導体層が形成されないようにこの領域
を被覆する。この後、第２のＢＣＢ層１０１の上での厚
さが３０μｍになるようにＡｕメッキで接地導体層１０
５を形成する。ここで、レジストを除去し、更に接地導
体層１０５のの下以外の領域の基盤メタル１０３をエッ
チングする。接地導体層１０５は、窒化アルミニウムパ
ッケージ１０７に接着剤１０９を用いて接着される。

【００３２】上記第３の実施例の構成において、伝送線
路９３上方におけるパッケージ１０７と第１のＢＣＢ層
９５との間には空間１１１が形成され、接地導体はない
ので、伝送線路９３のインピーダンスは高くなる。又、
前述の実施例と同様に接地導体層に段差を形成して高抵
抗の薄層部分１１３が設けられている。この薄層部分１
１３の形成方法の１つとしてはエッチングによる方法が
あげられる。これは、基盤メタル１０３をエッチングす
る際に、エッチングする領域を接地導体層１０５の段差
を作成する領域（図１４の端Ｒ、Ｒ’）まで広げてエッ
チングを行うことにより接地導体層１０５の端Ｒ、Ｒ’
までがエッチングされて段差を形成するというものであ
る。又、別の方法としては、２段階に分けて接地導体層
１０５を形成することで薄層領域１１３を形成するとい
うものもある。これは、図１４のＥ−Ｅ’線までを第２
の薄い接地導体層として形成し、更に第１の接地導体層
９９から第２の接地導体層１０５’を形成する工程と同
様の工程により図１４のＥ−Ｅ’線上の第３の接地導体
層１０５”を形成することで段差を形成するものであ
る。

【００３３】上述の接地導体層９９、１０５は、放熱層
も兼ねており、エミッタトップＨＢＴ素子が発する熱が
効率よく接地導体層９９、１０５からパッケージ１２０
の外部へ放出される。

【００３４】上記第３の実施例は、ｎｐｎ型エミッタト
ップのＨＢＴ素子を用いた電力増幅器であるが、本発明
は上述の実施例に限定されず、高周波回路、集積回路等
についても適用できる。又、素子に関しても、バイポー
ラトランジスタ全般に適用可能であり、横型構造の素子
であってもよい。例えば、横型のバイポーラトランジス
タ、電解効果トランジスタ、高電子移動度トランジスタ
等の場合に対しても、同様に適用できる。又、これらの
素子や、発光素子、受光素子等を組み込んだ集積回路に
対しても利用できる。

【００３５】上述の実施例では、半絶縁性半導体基板と
してＧａＡｓを使用しているが、これより熱抵抗が低く
安価なシリコン基板等を用いてもよい。又、接地導体層
を金メッキで形成しているが、他の金属を用いてもよ
く、例えば、銅は金と同様に熱伝導率が高いので、接地
導体層に好適である。

【００３６】上述から明らかなように、本発明によれ
ば、インピーダンスの低い線路と高い線路とを１つの回
路チップに混載することが可能となるため、小型で広帯
域に適用できるバイアス回路を得ることができる。又、
回路領域の増大や直流バイアスにおける損失を生じるこ
となく、素子を安定化することができる。更に、接地導
体層による放熱効果を有効に利用することができ、接地
インダクタンスも低減できる。

【００３７】

【発明の効果】低インピーダンス線路と高インピーダン
ス線路を同様の線幅で回路に混載できるため、高周波回
路の高性能化及び小型化が可能となり、産業における利
用価値が高い。

【図面の簡単な説明】

【図１】半導体装置の構造を示す概略構成図であり、
（ａ）は逆マイクロストリップ構造を示す図、（ｂ）は
マイクロストリップ構造を示す図。

【図２】逆マイクロストリップ構造の従来の半導体装置
の例を示す垂直断面図。

【図３】接地導体層の厚さと熱抵抗比との関係を示すグ
ラフ。

【図４】層間絶縁膜の厚さと寄生容量の割合との関係を
示すグラフ。

【図５】本発明に係る高周波半導体装置の第１の実施例
を示す概略構成図で、図６のＢ−Ｂ’線矢視断面図。

【図６】図５の高周波半導体装置の概略構成図で、図５
のＡ−Ａ’線矢視断面図。

【図７】本発明に係る高周波半導体装置の第２の実施例
を示す概略構成図で、図８のＤ−Ｄ’線矢視断面図。

【図８】図７の高周波半導体装置の概略構成図で、図７
のＣ−Ｃ’線矢視断面図。

【図９】本発明に係る高周波半導体装置の第３の実施例
の製造プロセスの初期工程を説明するため示す断面図。

【図１０】図９に続く工程を説明するための断面図。

【図１１】図１０に続く工程を説明するための断面図。

【図１２】図１１に続く工程を説明するための断面図。

【図１３】図１２に続く工程を説明するための断面図。

【図１４】図１３に続く工程を説明するための断面図。

【符号の説明】２７、６３、６９電力増幅器２９、７１基板３１入力側整合回路３３出力側整合回路３５バイポーラトランジスタ素子３７入力側バイアス回路３９出力側バイアス回路４１接地導体層４３、４５線路４７、４９孔部５１薄層部分５７エミッタ電極５９、６１保護膜６５、６７架橋部７５コレクタ層７７ベース層７９エミッタ層８５ベース電極８７絶縁膜８９コレクタ電極９１エミッタ電極９３伝送線路９５、１０１ＢＣＢ層９９、１０５接地導体層１１１空間１１３薄層部分

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｐ 11/00 Ｈ０３Ｆ 3/60

Claims

【特許請求の範囲】

【請求項１】線路と接地導体層とを有する逆マイクロ
ストリップ線路構造の高周波半導体装置であって、該接
地導体層に前記線路の少なくとも一部分に沿った孔部を
穿設することによって該線路のインピーダンスが高まる
ことを特徴とする高周波半導体装置。
【請求項２】前記孔部周囲の接地導体層縁部に高抵抗
体が設けられることを特徴とする請求項１記載の高周波
半導体装置。