JP3913402B2

JP3913402B2 - 高周波回路装置

Info

Publication number: JP3913402B2
Application number: JP15452499A
Authority: JP
Inventors: 敦中川; 誠二小池
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 1999-06-02
Filing date: 1999-06-02
Publication date: 2007-05-09
Anticipated expiration: 2019-06-02
Also published as: JP2000349113A

Description

【０００１】
【発明の属する技術分野】
本発明は、ミリ波やミリ波よりさらに高周波数の領域で使用される半導体装置に関する。さらに詳しくは、マイクロストリップラインなどが形成された配線基板にワイヤを介することなく直接接続することができるフリップチップ型の半導体装置に関する。
【０００２】
【従来の技術】
高周波用半導体装置では、その電極に接続するリード線によりインダクタンスや容量が発生し、リード線の太さや長さにより高周波特性が変化するため、できるだけその影響を受けないように、半導体装置の表面の電極上にバンプ電極を形成し、配線基板上に半導体チップを裏返しにして直接バンプ電極により回路配線と電気的に接続すると共に固定するフリップチップ型の半導体装置が用いられている。このようなフリップチップ型の高周波用半導体装置の一例として、ｐｉｎダイオードの平面および断面の説明図が図６に示されている。
【０００３】
図６において、半絶縁性のＧａＡｓ基板３１の表面に、ＣＶＤ法などによりｎ⁺型ＧａＡｓ層３２、ノンドープのＧａＡｓ層３３、ｐ⁺型ＧａＡｓ層３４が順次積層され、動作領域を区画する面積の周囲をｎ⁺型ＧａＡｓ層３２が露出するまでメサ状にエッチングをすると共に、さらにｎ⁺型ＧａＡｓ層３２もＧａＡｓ基板３１が露出するようにメサ状にエッチングされている。そして、エッチングにより露出したｎ⁺型ＧａＡｓ層３２の表面および積層されたｐ⁺型ＧａＡｓ層３４上にそれぞれカソード電極３５、アノード電極３６がリフトオフ法などにより設けられている。このような不純物濃度の低いノンドープＧａＡｓ層３３を挟んで形成されるｐｉｎダイオードは、逆バイアスでは容量として機能し、順バイアスでは抵抗として機能する。すなわち、電気的な特性としては、静電容量と直列抵抗として考慮する必要がある。
【０００４】
そのため、ｐｉｎダイオードを高周波回路において用いる場合、回路として高性能を実現するためには、前述の静電容量をできるだけ小さく、かつ、順方向の直列抵抗をできるだけ小さくする必要があり、この両者を満たしながら、ミリ波またはそれより高周波数の領域で使用するためには、ｐｉｎダイオードの接合面積を１０〜２０μｍ角程度に抑える必要がある。このような理由により、前述のアノード電極３６は非常に面積が小さく、この表面およびカソード電極３５上に直接バンプ電極を形成して、配線基板などに直接熱圧着などにより接続しようとすると、圧力集中によるメサ部の破損や素子全体の接着強度不足が生じる。そのため、図６に示されるように、ｐｉｎダイオードの両横にさらにメサ部３７、３８が形成され、そのメサ部３７、３８まで配線４０、４１が絶縁膜３９を介して設けられ、メサ部３７、３８上にバンプ電極４２、４３がそれぞれ形成されている。
【０００５】
【発明が解決しようとする課題】
前述のように、メサ型の動作領域から離れた部分にさらにメサ部３７、３８を形成し、そのメサ部３７、３８にバンプ電極４２、４３を形成し、そのバンプ電極４２、４３と素子の電極３５、３６とを配線４０、４１により接続する構造をとると、たとえば図６に示される例では、アノード電極３６とバンプ電極４３とを結ぶ配線４１が、素子部のｎ⁺型ＧａＡｓ層３２の側壁を絶縁膜３９を介して通るため、その部分（Ａ部）で不要な寄生容量が発生し、高周波特性を悪化させるという問題がある。
【０００６】
一方、このような問題を避けるためには、アノード電極３６とバンプ電極４３との接続をメタル配線４１によらないで、ワイヤなどによるエアブリッジ配線で行うことも考えられる。しかし、エアブリッジ配線を行うと製造工程が複雑になりコストアップになると共に、構造的に信頼性が低下する。さらに、配線が細くなり、インダクタンスの発生などの問題も生じる。
【０００７】
本発明は、このような問題を解決するためになされたもので、余計な配線をしないで、素子の狭い領域の電極上に直接バンプ電極を形成しながら、配線基板などに熱圧着によりマウントする際には圧力が狭い活性領域に集中して活性領域を破損したり、接着強度不足が起こらないような構造の高周波用の半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の高周波回路装置は、半絶縁性の基板の一表面にマイクロ波回路を構成するマイクロストリップ線路が形成され、前記基板の裏面に接地電極が設けられ、前記マイクロストリップ線路の端部間に半導体装置がボンディングされてなる高周波回路装置において、前記半導体装置は、基板上に少なくとも第１導電型半導体層および第２導電型半導体層を含む半導体層が積層される半導体積層部と、該半導体積層部が下層の第１導電型半導体層が露出するようにメサ型にエッチングされることにより形成される動作領域と、前記露出する第１導電型半導体層上に設けられる第１の電極と、前記動作領域の上層の第２導電型の半導体層上に設けられる第２の電極と、前記動作領域の横側に設けられる前記半導体積層部からなる少なくとも２つのメサ部と、該少なくとも２つのメサ部の１つに前記第１の電極と電気的に接続して設けられる第１のバンプ電極と、前記第２の電極上に設けられる第２のバンプ電極と、前記メサ部の残りの表面にスペーサ用として設けられる第３のバンプ電極とからなり、前記接地電極は前記半絶縁性の基板に設けられるスルーホールを介して前記半絶縁性の基板の表面に設けられた表面接地電極と電気的に接続され、該表面接地電極と前記マイクロストリップ線路との間に前記半導体装置の第１および第２の電極が前記第１および第２のバンプ電極を介してそれぞれ接続され、かつ、該半導体装置の第３のバンプ電極が前記マイクロストリップ線路またはマイクロストリップ線路と電気的に絶縁された導体上にボンディングされてなることを特徴とする。
【００１３】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体装置およびそれを用いた高周波回路装置について説明をする。
【００１４】
本発明による半導体装置は、図１にその一実施形態である高周波用のｐｉｎダイオードの平面および断面の説明図が示されるように、基板１上に少なくとも第１導電型（たとえばｎ型）の半導体層２および第２導電型（たとえばｐ型）の半導体層４を含む半導体層が積層されて半導体積層部５が形成されている。そして、その半導体積層部５が下層の第１導電型（ｎ⁺型）半導体層２が露出するようにメサ型にエッチングされることにより、高周波用の動作領域６が形成されている。そして、露出するｎ⁺型半導体層２上に第１の電極（ｎ側電極）７が、動作領域６の上層の第２導電型（ｐ⁺型）の半導体層４上に第２の電極（ｐ側電極）８がそれぞれ設けられている。さらに、動作領域６の横側に、半導体積層部５からなる少なくとも２つのメサ部９、１０が設けられている。この少なくとも２つのうちの１つのメサ部９にｎ側電極７と電気的に接続して、第１のバンプ電極１１が設けられ、ｐ側電極８上に第２のバンプ電極１２が、さらに、前記少なくとも２つのメサ部の残りのメサ部１０の表面にｎ側およびｐ側の電極７、８と電気的に独立して、第３のバンプ電極１３がそれぞれ設けられている。
【００１５】
前記２つのメサ部は、動作領域６が中心部に位置するように設けられることが安定性の点から好ましい。ここに動作領域６が中心部に位置するとは、動作領域以外のメサ部が２つの場合はその２つのメサ部を結ぶ線上に該動作領域が位置するように、また、動作領域以外のメサ部が３個以上あるときは、３個以上ののメサ部により形成される円の中心部近傍に該動作領域が位置するようにそれぞれのメサ部が形成されることを意味する。
【００１６】
図１に示される例は、高周波用のｐｉｎダイオードの例で、基板１として、半絶縁性のＧａＡｓ基板が用いられている。そして、その上にｎ⁺型ＧａＡｓ層２、ノンドープのＧａＡｓ層３およびｐ⁺型ＧａＡｓ層４が順次エピタキシャル成長されることにより、半導体積層部５が形成され、ｐｉｎダイオードが構成されている。このｐｉｎダイオードの動作領域６は、その面積が大きすぎると逆バイアス時の接合容量が大きくなり、面積が小さすぎると順方向の直列抵抗が大きくなるため、ミリ波以上の高周波用のｐｉｎダイオードでは、前述のように１０〜２０μｍ角程度の大きさになるようにメサ状にエッチングされて、ｎ⁺型ＧａＡｓ層２が露出している。このｎ⁺型ＧａＡｓ層２の露出は、第１の電極（ｎ側電極）７を形成するためで、たとえば１００μｍ角程度の大きさになるようにエッチングされてその周囲は半絶縁性ＧａＡｓ基板１が露出している。
【００１７】
この動作領域６（ｐｉｎダイオード部）のメサ形状のエッチングと同時に前述の半導体積層部５をエッチングすることにより、たとえば動作領域６に関して対称方向になるように２つのメサ部９、１０が同様に絶縁性ＧａＡｓ基板１が露出するように形成されている。そして、そのメサ部９、１０上、およびｐ側電極８上に、電極メタル１４および配線メタル１５を介して、バンプ電極１１、１３および１２が、それぞれ形成されている。メサ部９上の電極メタル１４およびメタル配線１５はそれぞれｎ側電極７と接続されるように形成されており、バンプ電極１１はｎ側電極７と電気的に接続されている。しかし、メサ部１０上の電極メタル１４およびメタル配線１５は共にどことも接続されておらず、バンプ電極１３も独立して設けられており、単にスペーサ用として設けられている。
【００１８】
このｐｉｎダイオードの製造方法を図２〜３の工程説明図を参照しながら詳細に説明する。
【００１９】
まず、図２（ａ）に示されるように、半絶縁性ＧａＡｓ基板１の表面にＣＶＤ法によりｎ⁺型ＧａＡｓ層２、ノンドープのＧａＡｓ層３およびｐ⁺型ＧａＡｓ層４を順次エピタキシャル成長し、半導体積層部５を形成する。そして、動作領域６とする部分の表面にリフトオフ法により、Ｔｉ／Ｐｔ／Ａｕなどの金属を真空蒸着することにより、２０μｍ角程度の大きさのｐ側電極８を形成する。
【００２０】
つぎに、表面の全面にホトレジスト膜を設け、動作領域６部が２０μｍ角程度の大きさで被覆され、他の部分が開口されるようにパターニングをし、ｎ⁺型ＧａＡｓ層２が露出するように半導体積層部５をリン酸と過酸化水素水との混合液によりエッチングし、図２（ｂ）に示されるようなメサ形状にする。この際に、図２（ｂ）に示されるように、メサ部９、１０が動作領域６の両横に形成されるようにレジスト膜をパターニングする。
【００２１】
その後、図２（ｃ）に示されるように、ｎ側電極７を、露出したｎ⁺型ＧａＡｓ層２上に前述のｐ側電極８と同様にリフトオフ法により形成する。
【００２２】
その後、図３（ｄ）に示されるように、ｎ側電極７の周囲のｎ⁺型ＧａＡｓ層２をエッチングし、半絶縁性ＧａＡｓ基板１を露出させて、完全なメサ形状にする。このＧａＡｓ層２のエッチングは、前述の半導体積層部５のエッチングと同様に、全面にホトレジスト膜を設け、エッチングする部分を開口し、同様のエッチング液によりエッチングをすることにより行える。この際、前述のメサ部９、１０も半絶縁性基板１が露出するメサ部になるように形成される。
【００２３】
ついで、図３（ｅ）に示されるように、電解メッキをするための、たとえばＴｉ／Ｐｔ／Ａｕからなる電極メタル１４を全面に真空蒸着などにより、たとえば０.５μｍ程度の厚さに設ける。そして、全面にホトレジスト膜を設け、メタル配線１５を設ける部分を開口してＡｕを電解メッキすることにより、メタル配線１５を、たとえば３μｍ程度の厚さに形成する。
【００２４】
そして、さらにレジスト膜を設けて、バンプ電極１１、１２、１３を設ける部分を開口して、Ａｕを電解メッキすることにより、図３（ｆ）に示されるように、第１および第３のバンプ電極１１、１３を、たとえば１００μｍ角程度で２０μｍ程度の厚さに、第２のバンプ電極１２を、たとえば２０μｍ角程度で２０μｍ程度の厚さにそれぞれ形成する。
【００２５】
その後、メタル配線１５およびバンプ電極１１〜１３をマスクとして、反応性イオンエッチングにより、露出する電極メタル１４をエッチングして除去することにより、図１に示されるようなバンプ電極１１〜１３が形成された高周波用のフリップチップ型のｐｉｎダイオードが形成される。
【００２６】
本発明の半導体装置によれば、高周波用で動作領域が非常に小さい面積の半導体層に直接バンプ電極を設けながら、その両横、または周囲にそれより面積の大きなバンプ電極が設けられており、半導体装置をマウントする際の圧力は周囲の大きなバンプ電極により支えられ、狭い動作領域に大きな力が加わることはない。その結果、狭い動作領域に大きな力が加わって、動作領域の半導体積層部を破損したり、歪みによる特性の変化などは生じない。一方、狭い動作領域の電極に直接バンプ電極が設けられることにより、配線基板などに半導体装置をマウントする際に、その電極を直接電気的にストリップ配線などと接続することができ、半導体装置上を配線により引き出して広い領域に電極を形成する必要がなくなるため、配線による寄生容量やインダクタンスなど特性への影響をなくすることができる。
【００２７】
前述の半導体装置２０をストリップライン２２、２３が形成されたセラミック基板２１にマウントされた状態の断面および平面の説明図が図４に示されている。すなわち、図４に示されるように、セラミック基板２１のストリップライン２２、２３上に半導体装置２０を裏向き（upside down)にして、第１および第２のバンプ電極１１、１２が重なるように位置合せをして、セラミック基板２１の基板温度を３８０℃程度にし、加重３００ｇを印加し、６０秒程度熱圧着することによりボンディングされた状態が示されている。図４の例では、セラミック基板１の裏面に接地電極２５が設けられ、スルーホール２４を介して一方のストリップライン２３が接地電極２５と電気的に接続されて表面接地電極とされている。
【００２８】
この例では、第３のバンプ電極１３もストリップライン２２上に熱圧着されるているが、第３のバンプ電極１３は電気的にフロートの状態であるため、何ら支障はない。しかし、この第３のバンプ電極１３は、たとえば図５に他の例の同様の図が示されるように、ストリップラインとは電気的に絶縁して設けられた導体膜２６上に熱圧着されるようにすれば、寄生インダクタンスや容量をさらに低減できるので好ましい。なお、図５において、図４と同じ部分には同じ符号を付してその説明を省略する。このように、小さなバンプ電極１２部が大きなバンプ電極１１、１３の間にあるため、熱圧着の際の圧力が集中することがなく、小さな面積の動作領域に力が加わって破損したり、半導体積層部に歪みなどが入ることはない。
【００２９】
前述の例では、ｐｉｎダイオードの例であったが、ｐｉｎダイオードに限らず、ｐｎ接合ダイオードやトランジスタなどでも、所定の電極に直接バンプ電極を形成して、半導体装置の表面に配線を引き回すことなく接続しながら、小さなバンプ電極に熱圧着の際の力が集中しないように、電極に接続されないダミー電極が同様に設けられることにより、基板などへのマウントの際に、狭い領域への力の集中を避けることができ、優れた半導体特性を得ることができる。
【００３０】
【発明の効果】
本発明によれば、小さなメサ電極部に直接バンプ電極を設けながら、電極には接続されないダミーのバンプ電極により保護されるため、回路基板などに熱圧着する際の破損などもなく、寄生容量などの発生もないため、高周波数に対しても、高特性の半導体装置が得られ、信頼性も非常に向上する。
【００３１】
さらに、本発明によれば、従来と同様の製造工程で製造することができると共に、従来バンプ電極を別の場所に設けるためのメタル配線を形成するため、その下に絶縁膜を設けなければならなかったものが必要でなくなり、絶縁膜を設ける工数を削減することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施形態であるフリップチップ型メサ構造のｐｉｎダイオードの平面および断面の説明図である。
【図２】図１の半導体装置の製造方法の一例の製造工程を示す断面説明図である。
【図３】図１の半導体装置の製造方法の一例の製造工程を示す断面説明図である。
【図４】図１の半導体装置をストリップラインが形成された基板にマウントした状態の断面および平面の説明図である。
【図５】図１の半導体装置をストリップラインが形成された基板にマウントした状態の他の例の断面および平面の説明図である。
【図６】従来のフリップチップ型のメサ構造のｐｉｎダイオードの平面および断面の説明図である。
【符号の説明】
１半絶縁性ＧａＡｓ基板
２ｎ⁺型半導体層
３ノンドープ半導体層
４ｐ⁺型半導体層
５半導体積層部
６動作領域
７ｎ側電極
８ｐ側電極
９、１０メサ部
１１〜１３バンプ電極

Claims

半絶縁性の基板の一表面にマイクロ波回路を構成するマイクロストリップ線路が形成され、前記基板の裏面に接地電極が設けられ、前記マイクロストリップ線路の端部間に半導体装置がボンディングされてなる高周波回路装置において、前記半導体装置は、基板上に少なくとも第１導電型半導体層および第２導電型半導体層を含む半導体層が積層される半導体積層部と、該半導体積層部が下層の第１導電型半導体層が露出するようにメサ型にエッチングされることにより形成される動作領域と、前記露出する第１導電型半導体層上に設けられる第１の電極と、前記動作領域の上層の第２導電型の半導体層上に設けられる第２の電極と、前記動作領域の横側に設けられる前記半導体積層部からなる少なくとも２つのメサ部と、該少なくとも２つのメサ部の１つに前記第１の電極と電気的に接続して設けられる第１のバンプ電極と、前記第２の電極上に設けられる第２のバンプ電極と、前記メサ部の残りの表面にスペーサ用として設けられる第３のバンプ電極とからなり、前記接地電極は前記半絶縁性の基板に設けられるスルーホールを介して前記半絶縁性の基板の表面に設けられた表面接地電極と電気的に接続され、該表面接地電極と前記マイクロストリップ線路との間に前記半導体装置の第１および第２の電極が前記第１および第２のバンプ電極を介してそれぞれ接続され、かつ、該半導体装置の第３のバンプ電極が前記マイクロストリップ線路またはマイクロストリップ線路と電気的に絶縁された導体上にボンディングされてなる高周波回路装置。