JP2000114423A - 半導体素子の実装方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 低コストで高周波特性の良いガンダイオード
を提供する。 【解決手段】 半絶縁性の平板基板の表面に信号電極３
２を形成し裏面に接地電極３３を形成したマイクロスト
リップ線路の表面に、接地電極からヴィアホールを介し
て接続される表面接地電極３５を形成し、基板上に半導
体層が順に積層された半導体素子において、半導体層に
電圧を印加するために最上層の半導体層に形成された第
１、第２の電極と、第１の電極の周囲から半導体層に向
けて切り込まれ、旦つ第１の電極が接続される半導体層
を半導体素子として機能させる領域として区画する凹部
と、素子が形成されている基板の周辺部をすべて覆うよ
うに形成された第２の電極とを備えた素子が基板に接続
搭載され、第１、第２電極の一部が表面接地電極、マイ
クロストリップ線路にそれぞれ接続し、第２の電極と基
板との接続搭載により素子が外気に対して密封されてい
る構成とした。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、マイクロ波やミリ
波の発振用として使用されるガンダイオードやインパッ
トなどの半導体素子に係り、特に放熱性、歩留まり向
上、平面回路への実装容易性等を実現した半導体素子の
実装構造に関するものである。

【従来の技術】マイクロ波やミリ波の発振用のガンダイ
オードは、通常ガリウム砒素（ＧａＡｓ）やインジウム
リン（ＩｎＰ）のような化合物半導体で形成されてい
る。これらの化合物半導体において、低電界では電子の
移動度が数千ｃｍ^２／Ｖ・ｓｅｃと大きいのに対し、高
電界が加わると加速された電子が有効質量の大きいバン
ドに遷移してその移動度が低下し、バルク内に負性微分
移動度が生じ、結果的に電流電圧特性の負性微分コンダ
クタンスが現れ、熱力学的不安定が生じる。このため、
ドメインが発生し、カソード側からアノード側へ走行す
る。これが繰り返される結果、振動電流（発振）が得ら
れる。このドメインが走行する距離によってガンダイオ
ードの発振周波数が決定される。ミリ波用のガンダイオ
ードの場合、この走行距離を１〜２μｍと極めて短くす
る必要がある。しかも、十分な発振効率を得るために
は、ドメインの走行空間（活性層）の不純物濃度と厚さ
の積を所定の値（例えば、１×１０^１２／ｃｍ^２）に設
定する必要があり、また発振周波数は一義的に活性層の
厚みで決まるためミリ波のような高周波帯では活性層の
不純物濃度はかなり高くなる。そして、動作状態での電
流密度は活性層の不純物濃度と飽和電子速度との積によ
り決まり、ミリ波帯では電流密度の増大により活性層の
温度が上昇し、発振効率が低下してしまう。そこで、こ
のような問題を解消するために、従来のミリ波用ガンダ
イオードでは、メサ型構造をとることによって、活性層
を含めた素子の大きさを数１０μｍ直径程度と極めて小
さく形成するとともに、もっとも重要な性能指数を左右
する発振効率に大きな影響を及ぼす放熱効率の良いダイ
アモンド等の放熱部を備えたピル型パッケージ内に組み
立てられていた。図５に従来のメサ型構造のガリウム砒
素ガンダイオード素子１００の断面図を示す。高濃度ｎ
型ガリウム砒素からなる半導体基板１０１上にＭＢＥ法
により高濃度ｎ型ガリウム砒素からなる第１のコンタク
ト層１０２、低濃度ｎ型ガリウム砒素からなる活性層１
０３、高濃度ｎ型ガリウム砒素からなる第２のコンタク
ト層１０４が順次積層され、電子の走行空間の面積を小
さくするため、メサ型構造がとられている。その後、半
導体基板１０１の裏面を薄層化し、その半導体基板１０
１の裏面にカソード電極１０５を形成するとともに、第
２のコンタクト層１０４の表面にアノード電極１０６を
形成してから、素子分離を行い、ガンダイオード素子を
完成させる。このように形成されたガンダイオード素子
１００は、図６に示すようなピル型パッケージ１１０内
に組み立てられる。このピル型パッケージ１１０は、放
熱基台電極１１１と、ガンダイオード素子１００を取り
囲む外囲器となるガラスやセラミックスからなる円筒１
１２とを有し、この円筒１１２は放熱基台電極１１１に
硬ロウ付けされた構造となっている。ガンダイオード素
子１００は、図示しないサファイア材等のボンデングツ
ールにて静電吸着され、放熱基台電極１１１に接着され
る。更に、金リボン１１３によりガンダイオード素子１
００と円筒１１２の先端に設けられた金属層とが熱圧着
等により接続される。金リボン１１３の接続を行った
後、円筒１１２上に蓋状の金属デイスク１１４をロウ付
けし、ピル型パッケージ１１０への組立が終了する。ピ
ル型パッケージ１１０に組み立てられたガンダイオード
のマイクロストリップ線路１２０への実装構造の一例を
図７に示す。ピル型パッケージ１１０の両電極１１１，
１１４の一方は、アルミナ等からなる平板絶縁基板１２
１に形成された孔に貫入してその平板基板１２１の裏面
に形成された接地電極１２２と電気的に接続され、他方
は、金リボン１２３によって平板基板１２１上にマイク
ロストリップ線路として形成された信号線路１２４に接
続される。マイクロ波やミリ波インパットダイオードの
ピル型パッケージ１１０への組立も前記のガンダイオー
ドと全く同様な工程で行われる。

【発明が解決しようとする課題】また、ピル型パッケー
ジ１１０に組み立てる際には、放熱基台電極１１１にガ
ンダイオード素子１００を接着する時、前記ボンデイン
グツールが視野を遮り、放熱基台電極１１１を直接視認
することが困難となり、組立作業効率が非常に悪いとい
う問題があり、ガンダイオードの低価格化を妨げてい
た。更に、ガンダイオード素子１００を組み込んだピル
型パッケージ１１０を平板基板１２１上に構成したマイ
クロストリップ線路１２０に実装する際に、金リボン１
２３によって接続するので、寄生インダクタンスが発生
し、特性がばらつくという実装上の問題点があった。本
発明の目的は、組み立て上、実装上の問題点を解消し、
低コストで高周波特性の良いガンダイオード及びインパ
ットダイオードを提供することである。

【課題を解決するための手段】このために、第１の発明
である半導体素子の実装方法は、半絶縁性又は絶縁性の
平板基板の表面に信号電極を形成し裏面に接地電極を形
成したマイクロストリップ線路の該表面に、前記裏面の
接地電極からヴィアホールを介して接続される表面接地
電極を形成し、半導体基板上に、第１の半導体層、若し
くは複数の半導体層が順に積層された半導体素子におい
て、前記の半導体層に電圧を印加するために前記半導体
基板の最上層に積層された半導体層に形成された第１、
第２の電極と、前記第１の電極の周囲から前記第１の半
導体層、若しくは複数の半導体層に向けて切り込まれ、
且つ前記第１の電極が接続される前記第１の半導体層、
若しくは複数の半導体層を半導体素子として機能させる
領域として区画する凹部と、該半導体素子が形成されて
いる半導体基板の周辺部をすべて覆うように形成された
前記第２の電極とを備えた半導体素子が、前記絶縁性若
しくは半絶縁性基板に接続搭載され、前記第１の電極、
前記第２電極の一部が前記表面接地電極、前記マイクロ
ストリップ線路にそれぞれ接続し、前記第２の電極と前
記半絶縁性基板との接続搭載により前記半導体素子が外
気に対して密封されている構成とした。第２の発明であ
る半導体素子の実装方法は、第１の発明において、前記
第２の電極と前記凹部内の表面に露出した半導体層との
間を短絡する導電性膜を前記凹部内に設けた半導体素子
を前記絶縁性若しくは半絶縁性基板に接続搭載する構成
とした。第３の発明である半導体素子の実装方法は、第
１乃至第２の発明において、前記第１、第２の電極が、
下地電極層と、該下地電極層に連続して略同じ高さに形
成された導電性突起部より構成される半導体素子を前記
絶縁性若しくは半絶縁性基板に接続搭載する構成とし
た。第４の発明である半導体素子の実装方法は、第１乃
至第３の発明において、前記半導体基板の裏面に第３の
電極を設け、該第３の電極と前記第１の電極とを前記第
１の半導体層、若しくは複数の半導体層への電圧印加用
とし、前記第２の電極をスペーサ用として機能する半導
体素子を前記絶縁性若しくは半絶縁性基板に接続搭載す
る構成とした。第５の発明である半導体素子の実装方法
は、第１乃至第４の発明において、前記の半絶縁性、若
しくは絶縁性の平板基板の比抵抗を１０^６オーム・ｃｍ
以上とし、かつ熱電導率を１４０Ｗ／ｍＫ以上とした。
第６の発明である半導体素子の実装方法は、第１乃至第
５の発明において、前記の半絶縁性、若しくは絶縁性の
平板基板、ＡｌＮ、Ｓｉ、ＳｉＣ、又はダイヤモンドの
少なくとも一つから構成した。

【発明の実施の形態】［第１の実施の形態］図１はガン
ダイオード素子１０をマイクロストリップ線路を構成す
る平板回路基板３０に実装した構造の一例を示す図であ
る。ＡｌＮ（窒化アルミニウム）、Ｓｉ（シリコン）、
ＳｉＣ（シリコンカーバイド）、ダイアモンド等のよう
に比抵抗が１０^６Ω・ｃｍ以上、熱電導率が１４０Ｗ／
ｍＫ以上の半絶縁性の平板基板３１上に、信号電極３２
が、また裏面に接地電極３３が形成されている。３４は
タングステンを充填したヴィアホールであり、裏面の接
地電極３３と表面に形成した表面接地電極３５を接続し
ている。ガンダイオード素子１０はそのカソード電極の
バンプ１９が信号電極３２に接着され、アノード電極の
バンプ１８が接地電極３４に接着されている。またカソ
ード電極のバンプ１９はガンダイオード素子１０を構成
する半導体基板の周辺をすべて覆うように形成されてお
り、半絶縁性の平板基板３１上にパンプ１９が接続され
ることによりガンダイオード素子１０は外気に対して密
閉されている。このガンダイオードの実装方法では、ガ
ンダイオード素子１０をフェースダウン姿勢にして、バ
ンプ１８，１９を電極３２，３５に直接接続し、金リボ
ンを使用しないので、金リボンによる接続に起因し発生
していた寄生インダクタンスの発生がなくなり、特性の
ばらつきの少ない発振器を実現することが可能になる。
ガンダイオード素子１０は外気に対して密閉されている
ので、ベアチップ実装にもかかわらず、湿気等に起因す
る特性劣化を完全に防止できる。また、ガンダイオード
素子１０に発生する熱がバンプ１８，１９を介して放散
されるので、放熱効果も高くなる。さらに、ガンダイオ
ード素子１０の実装状態では、アノード電極のバンプ１
９の両側にカソード電極のバンプ１８が位置するので、
カソード電極に過度の加重が加わることが防止される。
ガンダイオード素子１０はガンダイオードとして機能す
るアノード電極に対応する半導体積層部分で熱が発生す
るが、その熱はバンプ１８，１９（主としてバンプ１
９）を介して基板３０に伝達され、冷却作用が行われ
る。図２は本発明の第１の実施例のガンダイオード発振
器に用いられたガリウム砒素より構成されたガンダイオ
ード素子１０の構造を示す図で、その（ａ）は平面図、
（ｂ）は断面図である。不純物濃度が１〜２×１０^１８
ａｔｏｍ／ｃｍ^２のｎ型ガリウム砒素からなる半導体基
板１１上にＭＢＥ法により、不純物濃度が２×１０^１８
ａｔｏｍ／ｃｍ^２で厚さ１．５μｍのｎ型ガリウム砒素
からなる第１のコンタクト層１２、不純物濃度が１．２
×１０^１６ａｔｏｍ／ｃｍ^２で厚さ１．６μｍのｎ型ガ
リウム砒素からなる活性層１３、不純物濃度が１×１０
^１８ａｔｏｍ／ｃｍで厚さ０．３μｍのｎ型ガリウム砒
素からなる第２のコンタクト層１４を順次積層した半導
体基板を用意し、第２のコンタクト層１４とオーミック
接触するＡｕＧｅ、Ｎｉ、Ａｕ等からなる金属膜を用い
て、第２のコンタクト層１４上に、カソード電極１５お
よびアノード電極１６を分離して形成する。次に電界メ
ッキ法あるいは無電界メッキ法によって、Ａｕ等からな
る導電性突起部であるバンプ１８、１９を析出形成し、
上部のカソード電極１５とアノード電極１６をマスクと
した自己整合による垂直方向のドライエッチングによ
り、目標とする凹部２０を正確に形成することができ
る。またバンプ１９はガンダイオード１０を構成する半
導体基板の周辺をすべて覆うように形成されている。こ
こで、凹部２０によって区画されたアノード電極１６が
接続される活性層１３の面積は、ガンダイオードの所定
の動作電流が得られる面積（横方向断面積）に設定され
る。なお、凹部２０の切り込み深さは、活性層１３の全
部を除去する深さとしているが、ある程度活性層１３の
部分が残るようにしても、また第１のコンタクト層１２
にある程度食い込むようにしてもよい。なお、ここで
は、カソード電極下方の活性層面積をアノード電極のそ
れより大きくしたが、逆にアノード電極下方の活性層面
積をカソード電極のそれより大きくしても良い。つま
り、アノード電極とカソード電極は相互に取り替えるこ
とができる。次に、ガンダイオード全体の厚さが、６０
μｍ程度となるように半導体基板１１の裏面を研磨し薄
層化し、必要に応じて、半導体基板１１の裏面に、半導
体基板１１とオーミック接触するＡｕＧｅ、Ｎｉ、Ａ
ｕ、Ｔｉ、Ｐｔ、Ａｕ等からなる金属膜２１を蒸着し、
加熱処理（アニール）を行う。 ［第２の実施の形態］図３はＧａＡｓインパットダイオ
ード素子２００の断面図を示す図である。ｐ＋ＧａＡｓ
基板２１０上にＭＢＥ法により、不純物濃度が１．０×
１０^１９ａｔｏｍ／ｃｍ^２で厚さ０．５μｍのｐ＋型ガ
リウム砒素層２２０、不純物濃度が２．５×１０^１７ａ
ｔｏｍ／ｃｍ^２で厚さ０．２μｍのｐ型ガリウム砒素層
２２１、不純物濃度が２．０×１０^１７ａｔｏｍ／ｃｍ
^２で厚さ０．２μｍのｎ型ガリウム砒素からなる活性層
２３０、不純物濃度が３×１０^１８ａｔｏｍ／ｃｍで厚
さ０．３μｍのｎ＋型ガリウム砒素層２４０を順次積層
した半導体基板を用意して、前記のガンダイオードと同
様な工程により製造されており、凹部２０の内におい
て、導電性膜２２を被着し、ｐ＋型ガリウム砒素層２２
０とカソード電極１９を短絡する構造としたものであ
る。インパットダイオード素子２００を図１に示したマ
イクロストリップ線路を構成する平板回路基板３０に実
装することにより、図１に示した実装方法と同様に、半
導体素子は外気に対して密閉されているので、ベアチッ
プ実装にもかかわらず、湿気等に起因する特性劣化を完
全に防止できる。また金リボンによる接続に起因し発生
していた寄生インダクタンスの発生がなくなり、特性の
ばらつきの少ない発振器を実現することが可能になる。
放熱効果も高く、さらに、インパットダイオード素子２
００の実装状態では、アノード電極のバンプ１９の両側
にカソード電極のバンプ１８が位置するので、カソード
電極に過度の加重が加わることが防止される。インパッ
トダイオード素子２００は素子として機能するカソード
電極に対応する半導体積層部分で熱が発生するが、その
熱はバンプ１８，１９（主としてバンプ１９）を介して
基板３０に伝達され、冷却作用が行われる。 ［第３の実施の形態］図４は、裏面電極を第２カソード
電極２１とし、第２カソード電極２１とアノード電極の
バンプ１８が活性層１３への電圧印加用とし、カソード
電極１８をスペーサ用として機能するガンダイオード素
子１０をスペーサ電極接続用電極４２及び表面接地電極
４５を構成する平板回路基板に実装した構造の一例を示
す図である。ＡｌＮ（窒化アルミニウム）、Ｓｉ（シリ
コン）、ＳｉＣ（シリコンカーバイド）、ダイアモンド
等のように比抵抗が１０^６Ω・ｃｍ以上、熱電導率が１
４０Ｗ／ｍＫ以上の半絶縁性の平板基板４１上に、信号
電極３２が、また裏面に接地電極３３が形成されてい
る。４４はタングステンを充填したヴィアホールであ
り、裏面の接地電極４３と表面に形成した表面接地電極
４５を接続している。この図４に示す半導体素子の実装
方法においても、図１に示した実装方法と同様に、ベア
チップ実装にもかかわらず、湿気等に起因する特性劣化
を完全に防止でき、発振特性を安定化し、放熱効果が高
くなり、アノード電極が保護される等の作用効果があ
る。

【発明の効果】本発明のガンダイオードやインパットダ
イオード等の半導体素子の実装方法では、半導体素子と
して機能する部分が外気に対して密閉されているので、
ベアチップ実装にもかかわらず、湿気等に起因する特性
劣化を完全に防止できる。またガンダイオードやインパ
ットダイオード素子が同一面にカソード電極とアノード
電極を設けることができるため、ファースダウン姿勢で
実装できる。このため、従来のようなピル型パッケージ
に組み立てる必要がなく、平板基板への組み立てが容易
に可能であり組み立て上の利点が大きい。さらに、実装
時に金リボン等によって微小電極と接続する必要がない
ため、寄生インダクタンスの発生がなく、金リボンの長
さのばらつきなどに起因する回路特性のばらつきをなく
すことができる。さらに、実質的に半導体素子として機
能するメサ型構造部分は金バンプを通して熱伝導率の良
い基板に直接接続されており、放熱効率が格段に良くな
り、発振効率や発振電力を大幅に向上させることができ
る。

【図面の簡単な説明】

【図１】 本発明の実施例１のガンダイオードの実装方
法の構成を説明するための実施の形態の平面図（ｃ）と
断面図（ｄ）である。またマイクロストリッップ線路を
構成する平面回路基板の平面図（ａ）と断面図（ｂ）で
ある。

【図２】 上記ガンダイオード発振器で用いられている
ガンダイオード素子を示す図で、（ａ）は平面図、
（ｂ）は断面図である。

【図３】 本発明の実施例２の半導体素子の実装方法で
用いられているインパットダイオード素子の断面図であ
る。

【図４】 本発明の実施例３のガンダイオードの実装方
法の構成を説明するための実施の形態の平面図（ｃ）と
断面図（ｄ）である。またマイクロストリッップ線路を
構成する平面回路基板の平面図（ａ）と断面図（ｂ）で
ある。

【図５】 従来型のメサ型構造のガンダイオードの断面
図である。

【図６】 従来型のメサ型構造のガンダイオードをピル
型パッケージに組み込んだ断面図である。

【図７】 ピル型パッケージをマイクロストリップ線路
に搭載した説明図である。

【符号の説明】

１０、：ガンダイオード素子、１１：半導体基板、１
２：第１のコンタクト層、１３：活性層、１４：第２の
コンタクト層、１８：カソード電極、１９：アノード電
極、１７：ホトレジスト、１８，１９：バンプ、２０：
凹部、２１：第２のカソード電極、２２：金属膜、３
０：マイクロストリップ線路、３１：平板基板、３２：
信号電極、３３：接地電極、３４：ヴィアホール、３
５：表面接地電極、４０：ヴィアホール付き平面基板、
４１：平板基板、４２：スペサー電極とのい接合用電
極、４３：接地電極、４４：ヴィアホール、４５：表面
接地電極、

Claims (6)

【特許請求の範囲】
1. 【請求項１】半絶縁性又は絶縁性の平板基板の表面に信
   号電極を形成し裏面に接地電極を形成したマイクロスト
   リップ線路の該表面に、前記裏面の接地電極からヴィア
   ホールを介して接続される表面接地電極を形成し、 半導体基板上に、第１の半導体層、若しくは複数の半導
   体層が順に積層された半導体素子において、 前記の半導体層に電圧を印加するために前記半導体基板
   の最上層に積層された半導体層に形成された第１、第２
   の電極と、 前記第１の電極の周囲から前記第１の半導体層、若しく
   は複数の半導体層に向けて切り込まれ、且つ前記第１の
   電極が接続される前記第１の半導体層、若しくは複数の
   半導体層を半導体素子として機能させる領域として区画
   する凹部と、 前記半導体素子が形成されている半導体基板の周辺部を
   すべて覆うように形成された前記第２の電極とを備えた
   半導体素子が、前記絶縁性若しくは半絶縁性基板に接続
   搭載され、前記第１の電極、前記第２電極の一部が前記
   表面接地電極、前記マイクロストリップ線路にそれぞれ
   接続し、前記第２の電極と前記半絶縁性基板との接続搭
   載により前記半導体素子が外気に対して密封されている
   ことを特徴とする半導体素子の実装方法。
2. 【請求項２】前記第２の電極と前記凹部内の表面に露出
   した半導体層との間を短絡する導電性膜を前記凹部内に
   設けた半導体素子を前記絶縁性若しくは半絶縁性基板に
   接続搭載することを特徴とする請求項１に記載の半導体
   素子の実装方法。
3. 【請求項３】前記第１、第２の電極が、下地電極層と、
   該下地電極層に連続して略同じ高さに形成された導電性
   突起部より構成される半導体素子を前記絶縁性若しくは
   半絶縁性基板に接続搭載することを特徴とする請求項１
   又は２に記載の半導体素子の実装方法。
4. 【請求項４】前記半導体基板の裏面に第３の電極を設
   け、該第３の電極と前記第１の電極とを前記第１の半導
   体層、若しくは複数の半導体層への電圧印加用とし、前
   記第２の電極をスペーサ用として機能する半導体素子を
   前記絶縁性若しくは半絶縁性基板に接続搭載することを
   特徴とする請求項１乃至３に記載の半導体素子の実装方
   法。
5. 【請求項５】請求項１乃至３記載の半導体素子の実装方
   法において、前記の半絶縁性、若しくは絶縁性の平板基
   板の比抵抗を１０^６オーム・ｃｍ以上とし、かつ熱電導
   率を１４０Ｗ／ｍＫ以上としたことを特徴とする半導体
   素子の実装方法。
6. 【請求項６】請求項１乃至４記載の実装構造において、
   前記マイクロストリップ線路又はコプレーナ線路の平板
   基板が、ＡｌＮ、Ｓｉ、ＳｉＣ、又はダイヤモンドの少
   なくとも一つから構成されていることを特徴とする半導
   体素子の実装方法。