JP5034952B2 - 半導体光素子 - Google Patents

半導体光素子 Download PDF

Info

Publication number
JP5034952B2
JP5034952B2 JP2007552905A JP2007552905A JP5034952B2 JP 5034952 B2 JP5034952 B2 JP 5034952B2 JP 2007552905 A JP2007552905 A JP 2007552905A JP 2007552905 A JP2007552905 A JP 2007552905A JP 5034952 B2 JP5034952 B2 JP 5034952B2
Authority
JP
Japan
Prior art keywords
mesa
optical device
layer
semiconductor
semiconductor optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007552905A
Other languages
English (en)
Other versions
JPWO2007077740A1 (ja
Inventor
さわき 渡邉
和宏 芝
武志 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007552905A priority Critical patent/JP5034952B2/ja
Publication of JPWO2007077740A1 publication Critical patent/JPWO2007077740A1/ja
Application granted granted Critical
Publication of JP5034952B2 publication Critical patent/JP5034952B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体光素子に関する。
インターネット等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴って、より大容量かつ高機能な光ファイバ通信システムの開発が求められている。こうした大規模なシステムに使用される光通信モジュールの数は、システムの巨大化に伴って増加の一途をたどっており、光通信モジュールの大きさも含め、システム全体に占めるコスト・実装負荷が無視できない状態となっている。このため、光通信モジュール自体の小型化・機能集積化・低コスト化が、極めて重要な課題となっている。
特に、光導波路回路が形成されたプラットフォーム上に半導体光素子をフリップチップ実装したハイブリッド光集積モジュールは、生産性などの点から、最も実用に近い光集積技術として期待されている。
フリップチップ実装は半導体光素子と外部回路との接続で、ワイヤボンディング工程の省略を図ることができる。ワイヤボンディングによる方法では、接続部分での動特性の劣化やばらつきが生じやすく、さらには、ワイヤで発生するインダクタンスなどにより、高周波信号は影響を受けやすいなどの問題があった。従って、高周波動作する半導体素子を実装する場合にはフリップチップ型の実装方法は特に有効な方法である。
ここで、半導体光素子としては、例えば、図１５に示すような半導体光素子８００がある（特許文献１参照）。この半導体光素子８００は、基板８０１と、基板８０１上に積層されたバッファ層８０２、光吸収層８０３、キャップ層８０４を有する。この半導体光素子８００は、メサ状の受光部８０５と、メサ状のパッド電極形成部８０６とを有する。メサ状の受光部８０５には、受光領域上にｐ側コンタクト電極８０５Ａが形成され、また、受光部８０５の受光領域上以外の部分にｎ側コンタクト電極８０５Ｂが形成されている。パッド電極形成部８０６には、ｐ側電極８０６Ａが形成されている。
ｐ側コンタクト電極８０５Ａと、ｐ側電極８０６Ａとは配線８０５Ａ１により接続されている。また、ｎ側コンタクト電極８０５Ｂ上には、ｎ側電極８０５Ｂ１が形成されている。
半導体光素子８００では、同一のメサ状の受光部８０５上にｎ側電極８０５Ｂ１と、ｐ側電極８０６Ａに接続された配線８０５Ａ１とが形成されており、配線８０５Ａ１は、リング状に形成されるとともに、ｎ側電極８０５Ｂ１は、リング状の配線８０５Ａ１に応じた円弧状部を有している。
ここで、半導体光素子８００をフリップチップ実装した場合には、ｎ側電極８０５Ｂ１に塗布された半田が、ｐ側電極８０６Ａに接続された配線８０５Ａ１上にまで流れ込み、ｎ側電極８０５Ｂ１とｐ側電極８０６Ａとが短絡してしまう。
そのため、このような構造の半導体光素子８００は、フリップチップ実装に適していないといえる。
そこで、図１６に示すような構造の半導体光素子９００が提案されている（例えば、特許文献２参照）。
半導体素子９００は、半導体基板９０４と、低濃度ｐ型層９０５と、高濃度ｐ型層９０６と、光吸収層９０７と、低濃度ｎ型層９０８と、ｎ型キャップ層９０９と、ｎ型コンタクト層９１０とを有する。
そして、半導体光素子９００は、頂部にｐ側電極９０１Ａが形成されたｐ側電極用メサ９０１と、光吸収層９０７を有し、頂部にｎ側電極９０２Ａが形成された受光メサ９０２と、頂部にｎ側電極９０３Ａが形成されたｎ側電極用メサ９０３とを有する。ｎ側電極９０３Ａは、ｎ側電極９０２Ａと接続されている。
半導体光素子９００では、各メサ９０１〜９０３は独立して形成されており、フリップチップ実装した際、ｐ側電極９０１Ａ、ｎ側電極９０３Ａの短絡が発生しにくい構造となっている。
特開２００１‐２９８２１１号公報 特開２０００‐３３２２８７号公報
しかしながら、上記特許文献２記載の従来技術は、以下の点で改善の余地を有している。
ｐ側電極用メサ９０１、ｎ側電極用メサ９０３、受光メサ９０２を独立して形成することで、特許文献１の技術に比べ、各メサに負荷がかかりやすくなる。
特に受光メサ９０２のｎ側電極９０２Ａの下部には、活性領域である光吸収層９０７が設けられているため、活性領域に圧力がかかると、半導体光素子９００の性能に影響を及ぼすこととなる。
例えば、半導体光素子９００の半導体基板９０４に対し、実装基板が図１６手前側から奥側に向かって傾斜して配置された場合や、ｐ側電極９０１Ａの厚みがばらつき、ｐ側電極用メサ９０１の高さが受光メサ９０２よりも低くなってしまい、ｐ側電極用メサ９０１側に実装基板が傾斜して配置された場合等には、受光メサ９０２に集中して力がかかる場合があり、半導体光素子９００の性能に影響を及ぼすこととなる。
本発明者らは、前述した特許文献２では認識されていなかった活性領域にかかる負荷による半導体光素子の性能の低下という前記課題を見出し、この課題を解決するために、以下の構成の半導体光素子を発案した。
すなわち、本発明によれば、半導体基板と、この半導体基板上に設けられた活性領域、および前記活性領域上に設けられた第一電極を有する第一メサと、前記半導体基板上に設けられ、半導体層および半導体層上に設けられた第二電極を有する第二メサと、前記半導体基板上に設けられ、半導体層を有する第三メサと、を備え、前記第三メサが、前記第一メサを囲むように配置されていることを特徴とする半導体光素子が提供される。
ここで、第三メサが第一メサを囲むように配置されるとは、第三メサが切れ目のない環状であってもよく、また、環状の一部に切れ目が形成されていてもよい。さらには、第三メサが複数のメサ部を有し、複数のメサ部が第一メサを囲むように配置されていてもよい。
第三メサにより囲まれる領域中に、第一メサの平面中心があればよい。
また、第三メサの高さ寸法は、特に限定されず、第一メサと同じであってもよく、また、第一メサと異なる高さ寸法であってもよい。
このような本発明によれば、第三メサが第一メサを囲むように配置されているので、半導体光素子が実装される実装基板が様々な方向に傾いて配置された場合において、第三メサが実装基板に当接し、第一メサに圧力が集中してしまうのを緩和することができる。
これにより、半導体光素子の性能の低下を防止することができる。
本発明によれば、性能の低下を防止できる半導体光素子が提供される。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本発明の第一実施形態にかかる受光素子を示す平面図である。 図１のII-II方向の断面図である。 図１のIII-III方向の断面図である。 実装基板を示す平面図である。 第二実施形態にかかる受光素子を示す平面図である。 図５のVI-VI方向の断面図である。 実装基板を示す平面図である。 第三実施形態にかかる発光素子を示す平面図である。 図８のIX-IX方向の断面図である。 図８のX-X方向の断面図である。 本発明の変形例を示す平面図である。 本発明の変形例を示す平面図である。 本発明の変形例を示す平面図である。 本発明の変形例を示す断面図である。 従来の発光素子を示す図である。 従来の発光素子を示す断面図である。
以下、本発明の実施形態を図面に基づいて説明する。すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
図１〜図３には、半導体光素子が示されている。本実施形態では半導体光素子は、半導体受光素子１である。図１は、受光素子１の平面図であり、図２は、図１のII-II方向の断面図である。また、図３は、図１のIII-III方向の断面図である。
まず、はじめに、受光素子１の概要について説明する。
受光素子１は、半導体基板１０１と、この半導体基板１０１上に設けられた活性領域、および活性領域上に設けられた第一電極（ｐ側電極１１１）を有する第一メサ１１と、半導体基板１０１上に設けられ、半導体層および半導体層上に設けられた第二電極（ｎ側電極１２１）を有する第二メサ１２と、半導体基板１０１上に設けられ、半導体層を有する第三メサ１３と、を備え、第三メサ１３は、第一メサ１１を囲むように配置されている。
以下に、受光素子１の詳細について説明する。
受光素子１は、半導体基板１０１と、この半導体基板１０１上に積層された半導体層とを有する。
半導体基板１０１は、例えば、ＩｎＰ基板である。半導体基板１０１の裏面には、反射防止膜１０９が設けられている。
半導体層は、図２に示すように、半導体基板１０１上にバッファ層１０２、増倍層１０３、電界緩和層１０４、光吸収層（活性領域）１０５、キャップ層１０６、コンタクト層１０７を順に積層することにより得られるものである。
バッファ層１０２は、例えば、ｎ+ 型ＩｎＰバッファ層である。
増倍層１０３は、高電界の印加によりアバランシェ増倍を引き起こし、多量のキャリアを発生させるものである。この増倍層１０３は、例えば、アンドープＩｎＡｌＡｓ層である。
電界緩和層１０４は、増倍層１０３に印加される高電界と、光吸収層１０５に印加される比較的低い電界との差異を緩和させるために設けられる層である。
この層を設けることにより、増倍層１０３へ高い電界を安定的に印加することが可能となる。電界緩和層１０４としては、p型のＩｎＰ層や、ＩｎＡｌＡｓ層が例示できる。
光吸収層１０５は、入射光を電気に変換する役割を果たす層であり、受光すべき光を吸収可能なバンドギャップを有する。この光吸収層１０５は、Ｉ層に該当するものであり、例えば、アンドープＩｎＧａＡｓ層である。
キャップ層１０６は、例えば、ｐ+ 型ＩｎＰ層や、ＩｎＡｌＡｓ層であり、コンタクト層１０７は、例えば、ｐ+ 型ＩｎＧａＡｓ層である。
このような受光素子１の半導体基板１０１上には、各層１０２〜１０７を有する複数のメサ（第一メサ１１、第二メサ１２、第三メサ１３）が形成されている。詳しくは後述するが、各メサ１１〜１３は、前記各層１０２〜１０７を積層した後、エッチングすることにより形成されるものである。
ここで、第一メサ１１、第二メサ１２、第三メサ１３は、離間配置されており、それぞれ独立して設けられている。
図１および図３に示すように、第一メサ１１は、略円柱状に形成されている。この第一メサ１１は、各層１０２〜１０７と、コンタクト層１０７上に設けられたｐ側電極１１１とを有する。第一メサ１１の光吸収層１０５は活性領域である。
第一メサ１１の幅寸法（第一メサ１１の突出方向と直交する方向の幅寸法、ここでは、第一メサ１１の直径）は、例えば、２０〜３０μｍである。
ｐ側電極１１１は、例えば、Ａｕを含有する積層電極である。
図１および図２に示すように、第二メサ１２は、複数（本実施形態では２つ）設けられており、四角柱形状である。
各第二メサ１２は、第一メサ１１から所定距離離れた位置に形成されている。
また、この２つの第二メサ１２は対向配置している。
各第二メサ１２のコンタクト層１０７上および、各第二メサ１２間のバッファ層１０２上には、ｎ側電極１２１が形成されている。ｎ側電極１２１は段差配線により形成される。このｎ側電極１２１も、例えば、Ａｕを含有する積層電極である。
ここで、第二メサ１２の頂部の面積は、第一メサ１１の頂部の面積よりも大きい。
第二メサ１２と、第一メサ１１とは、導電層であるバッファ層１０２を介して接続されている。
図１および図３に示すように、第三メサ１３は、第一メサ１１を囲むようにリング状に形成されている。
第三メサ１３は、切れ目なく、連続して第一メサ１１の周囲を完全に取り囲んでいる。第三メサ１３の一部は、第一メサ１１と第二メサ１２との間に位置する。
第三メサ１３と、第一メサ１１との間の距離Ｗ１は、２０〜３０μｍであることが好ましい。本実施形態では、第三メサ１３は、円環状に形成されているが、これに限られるものではない。例えば、第三メサを四角環状に形成してもよい。
第三メサ１３の頂部および側壁、メサ１１〜１３の周囲のバッファ層１０２の表面、さらには、第一メサ１１の側壁、第二メサ１２の側壁には、保護膜１０８が形成されている。この保護膜１０８は、絶縁膜であり、例えば、シリコン窒化膜である。
ここで、第一メサ１１と第二メサ１２の高さ寸法は、略等しい。また、第三メサ１３の高さ寸法Ｈ２は、頂部に電極が形成されていないため、第一メサ１１の高さ寸法Ｈ１よりも若干低くなっている。
このような受光素子１では、半導体基板１０１の裏面側から光が導入され、光吸収層１０５にて、入射した光を吸収し、キャリアとしての電子と正孔との対を生成する。
正孔は、キャップ層１０６、コンタクト層１０７を介して、ｐ側電極１１１に達し、電子は、バッファ層１０２を介してｎ側電極１２１に達することとなる。
ここで、受光素子１は、図４に示すような実装基板２に実装される。
この実装基板２は、絶縁体で構成され、その表面に、受光素子１のｎ側電極１２１、ｐ側電極１１１に対応する電極２１，２２が形成されている。ｎ側電極１２１に対応する電極２１は、平面略Ｃ字型であり、ｐ側電極１１１に対応する電極２２は、長尺状に延びている。
このような実装基板２の各電極２１，２２上に半田等を塗布し、受光素子１のｎ側電極１２１、ｐ側電極１１１が電極２１，２２に対向するように、各メサ１１〜１３の頂部を実装基板２側に向け、受光素子１をフェースダウンして配置する。これにより、実装基板２上に受光素子１が実装されることとなる。
次に、受光素子１の製造方法について説明する。
まず、半導体基板１０１上に、バッファ層１０２、増倍層１０３、電界緩和層１０４、光吸収層１０５、キャップ層１０６、コンタクト層１０７を、ガスソースＭＢＥ（Molecular Beam Epitaxy）により順次積層する。
次に、エッチングにより、各層１０２〜１０７を選択的に除去し、第一メサ１１、第二メサ１２、第三メサ１３を形成する。エッチングは、バッファ層１０２の一部がエッチングされるまで行なう。
このエッチング工程が終了した後において、第一メサ１１、第二メサ１２、第三メサ１３の高さ寸法は、略等しい。
次に、受光素子１の表面に、保護膜１０８を形成する。この保護膜１０８は、各メサ１１〜１３の側壁、頂部、さらには、各メサ１１〜１３の周囲の露出したバッファ層１０２を覆うように形成される。
その後、保護膜１０８のうち、第一メサ１１の頂部に形成された部分、一対の第二メサ１２の頂部に形成された部分、一対の第二メサ１２間のバッファ層１０２上に形成された部分を、エッチングにより、選択的に除去する。ここでは、エッチング液としては、例えば、フッ酸を使用する。
次に、保護膜１０８が除去された部分に、ｐ側電極１１１、ｎ側電極１２１をそれぞれ形成する。具体的には、第一メサ１１の頂部にｐ側電極１１１を形成し、第二メサ１２の頂部および一対の第二メサ１２間のバッファ層１０２上にｎ側電極１２１を形成する。ｎ側電極１２１は、段差配線により形成される。
最後に、半導体基板１０１の裏面を鏡面研磨し、この裏面に反射防止膜１０９を形成する。
これにより、受光素子１が完成する。
以下に、本実施形態の効果について説明する。
本実施形態では、第三メサ１３がリング状に形成され、第一メサ１１を完全に囲んでいる。
そのため、例えば、実装基板２の電極２１，２２が設計通りに形成されず、異なる高さになったり、各電極２１，２２の表面が傾いて形成されたり、さらには、ｎ側電極１２１の厚みが設計値からずれる等して、実装基板２が受光素子１の半導体基板１０１に対し、様々な方向に傾いて配置される場合であっても、第三メサ１３が実装基板２に当接し、第一メサ１１に力が集中してかかってしまうことを防止できる。
本実施形態では、第三メサ１３が切れ目のない環状となっているので、実装基板２が受光素子１の半導体基板１０１に対して、様々な方向に傾いて配置された場合であっても、第三メサ１３が実装基板２に当接し、第一メサ１１に負荷が集中してかかってしまうことを、確実に防止できる。
これにより、受光素子１の性能の低下を防止することができる。
また、本実施形態では、第一メサ１１の頂部の面積が、第二メサ１２の頂部の面積よりも小さくなっているため、第一メサ１１の方が第二メサ１２よりも圧力に弱いと考えられる。
本実施形態では、第一メサ１１を囲むように、第三メサ１３が設けられているので、第二メサ１２を囲むように第三メサを設ける場合に比べて、受光素子１の性能の低下をより確実に防止することができる。
第三メサ１３がリング状に形成され、第一メサ１１を囲んでいるので、実装基板２に受光素子１を実装した際、第三メサ１３により、第一メサ１１の周囲への水の浸入が阻害されることとなる。
第一メサ１１の側壁は、保護膜１０８により覆われているが、保護膜１０８と、第一メサの側壁との密着性が良好でないような場合であっても、第一メサ１１への水分の浸入を抑制することができる。
これにより、受光素子１の長期信頼性を確保することができる。
なお、第三メサ１３の高さ寸法は、第一メサ１１の高さ寸法よりも、若干低くなっているため、実装基板２と第三メサ１３の頂部との間には隙間が形成されるが、第一メサの周囲を第三メサで取り囲んでいない半導体光素子に比べれば、確実に第一メサ１１の周囲への水の浸入を抑制することができる。
さらに、本実施形態では、第三メサ１３の一部が、第一メサ１１と第二メサ１２との間に位置する。これにより、第一メサ１１の頂部のｐ側電極１１１と、第二メサ１２の頂部のｎ側電極１２１との間の延面距離が延び、リーク電流の発生を防止することができる。
ここで、受光素子１において、入射光から得られる電流は微弱であるため、リーク電流の発生が受光素子１の性能に大きな影響を及ぼす。本実施形態のように、リーク電流の発生を防止することで、より高性能の受光素子１を提供することができる。
また、本実施形態では、第一メサ１１の頂部にｐ側電極１１１が形成されており、このｐ側電極１１１の面積は小さいため、ｐ側電極１１１およびｎ側電極１２１で形成されるコンデンサの容量を小さくすることができる。これにより、応答性に優れた受光素子１とすることができる。
さらに、受光素子１を製造する際には、ひとつの半導体基板１０１上に複数の第一メサ１１、第二メサ１２、第三メサ１３を形成し、複数の受光素子１を一体的に形成した後、半導体基板１０１を切断して、各受光素子１を分離する。この際、受光素子１を分離した端面から保護膜１０８が剥がれてしまう場合があるが、本実施形態では、第三メサ１３により第一メサ１１を囲んでいるため、第一メサ１１の側壁を覆う保護膜１０８の剥がれを防止することができる。
（第二実施形態）
図５〜図７を参照して、第二実施形態について説明する。
図５は、受光素子３の平面図であり、図６は、図５のVI-VI方向の断面図である。さらに、図７は、受光素子３が実装される実装基板４の平面図である。
図５および図６に示すように、本実施形態の受光素子３は、第三メサ３３の頂部に引出電極３３１が形成されている点、および、第一メサ１１の頂部のｐ側電極１１１および第三メサ３３の頂部の引出電極３３１を接続する配線３４が設けられている点で第一実施形態と異なっている。
他の点については、第一実施形態と同様である。
受光素子３の詳細について説明する。
受光素子３は、前記実施形態と同様の第一メサ１１と、第二メサ１２とを有する。また、受光素子３は、第三メサ３３を有する。
第三メサ３３は、前記実施形態の第三メサ１３と、略同様の構成であるが、頂部（保護膜１０８上）に形成された引出電極３３１を有する点で、第三メサ１３と異なっている。
ここで、第三メサ３３の引出電極３３１は、保護膜１０８上に形成されているため、第三メサ３３の高さ寸法Ｈ３は、第一メサ１１の高さ寸法Ｈ１よりも高くなっている。
第三メサ３３の頂部の引出電極３３１と、第一メサ１１のｐ側電極１１１とは、配線３４により接続されている。この配線３４は、第一メサ１１の側壁を覆う保護膜１０８上、および、第一メサ１１と第三メサ３３との間のバッファ層１０２上の保護膜１０８上、さらには、第三メサ３３の側壁を覆う保護膜１０８上にわたって設けられている。
以上のような受光素子３は、図７に示すような実装基板４に実装される。
この実装基板４は、絶縁体で構成され、その表面に、受光素子３のｎ側電極１２１、引出電極３３１に対応する電極２１，４２がそれぞれ形成されている。
ｎ側電極１２１に対応する電極２１は、前記実施形態の実装基板２と同様、平面略Ｃ字型である。
一方、引出電極３３１に対応する電極４２には、孔４２１が形成されており、ｐ側電極１１１に対応する位置には、電極４２が形成されておらず、絶縁体が露出している。
なお、絶縁体の孔４２１に対応する位置に、凹部を形成してもよい。
このような実装基板４に受光素子３を実装する際には、実装基板４の電極２１，４２上に半田等を塗布する。そして、受光素子３のメサ１１，１２，３３の頂部を実装基板４側に向け、電極２１と、ｎ側電極１２１とを接合するとともに、電極４２と引出電極３３１とを接合する。このとき、ｐ側電極１１１は電極４２に当接しない。
これにより、実装基板４に受光素子３が実装されることとなる。
次に、受光素子３の製造方法について説明する。
まず、前記実施形態と同様に、半導体基板１０１上に、バッファ層１０２、増倍層１０３、電界緩和層１０４、光吸収層１０５、キャップ層１０６、コンタクト層１０７を積層し、第一メサ１１、第二メサ１２、第三メサ３３を形成する。
その後、保護膜１０８を積層する。
さらに、前記実施形態と同様、保護膜１０８を選択的にエッチングし、その後、ｐ側電極１１１、ｎ側電極１２１を形成する。
ｐ側電極１１１を形成する際に、第三メサ３３のコンタクト層１０７上に引出電極３３１を形成する。具体的には、ｐ側電極１１１から配線３４を引き出し、さらに、引出電極３３１を形成する。
このような本実施形態によれば、前記実施形態と略同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、第三メサ３３の頂部に引出電極３３１が形成されており、第三メサ３３の高さ寸法は、第一メサ１１の高さ寸法よりも高くなっている。
そして、実装基板４の電極４２と、引出電極３３１とが接合され、ｐ側電極１１１は実装基板４に形成された電極４２と直接接合されない。従って、実装基板４に受光素子３を実装する際に、第一メサ１１にかかる負荷を確実に低減させることができる。
これに加え、実装基板４の絶縁体に凹部を形成すれば、第一メサ１１と実装基板４とが直接、接触することを確実に防止することができ、第一メサ１１への負荷をより確実に低減させることができる。
さらに、本実施形態では、第三メサ３３の引出電極３３１と、実装基板４の電極４２とが接合されることにより、第一メサ１１の周囲の空間が第三メサ３３と、実装基板４とで密閉されることとなる。
これにより、第一メサ１１への水分の浸入を確実に防止することができ、受光素子３の長期信頼性をより確実に向上させることができる。
また、第三メサ３３の高さ寸法Ｈ３は、第一メサ１１の高さ寸法Ｈ１よりも高いため、実装基板４が受光素子３の半導体基板１０１に対して、傾いて配置された場合に、第一メサ１１に実装基板４を接触させずに、第三メサ３３のみに実装基板４を接触させることができる。
これにより、第一メサ１１に負荷が集中してかかってしまうことを、より確実に防止できる。
（第三実施形態）
図８〜図１０を参照して本実施形態の半導体光素子について説明する。
前記各実施形態では、半導体光素子は、受光素子であったが、本実施形態では半導体発光素子である。
図８は、本実施形態の発光素子５の平面図であり、図９は、図８のIX-IX方向の断面図である。また、図１０は、図８のX-X方向の断面図である。
発光素子５は、垂直共振器型面発光半導体レーザであり、半導体基板５０１と、半導体基板５０１上に設けられた半導体層とを有する。
半導体基板５０１は、例えば、ｎ型ＧａＡｓ基板である。
図９、１０に示すように、半導体層は、半導体基板５０１上に、n側多層反射膜５０２、活性層（発光層、活性領域）５０３、電流狭窄層５０４、p側多層反射膜５０５、図示しないキャップ層を順に積層したものである。
n側多層反射膜５０２は、n型半導体多層膜から構成されるものであり、例えば、n型のＡｌＧａＡｓ膜５０２Ａと、ｎ型のＧａＡｓ膜５０２Ｂとを交互に積層した、ＤＢＲ（Distributed
Bragg Reflector）ミラーである。
活性層５０３は、n側多層反射膜５０２上に積層されており、例えば、アンドープのInＧａＡｓＮ井戸層及び 障壁層からなるＭＱＷ（Multiple quantum well:多重量子井戸）を含む多層構造により構成されている。
電流狭窄層５０４は、例えばＡｌ０．９８Ｇａ０．０２Ａｓ層である。第一メサ５１中の電流狭窄層５０４には、低抵抗領域５０４Ａが形成されている。この低抵抗領域５０４Ａは、低抵抗領域５０４Ａよりも抵抗値が高く、水蒸気酸化工程によって形成される高抵抗領域５０４Ｂに挟まれるようにして形成されている。この低抵抗領域５０４Ａは、活性層５０３からの光を出射する光出射口となっている。
p側多層反射膜５０５は、たとえば、ｐ型のＡｌＧａＡｓ膜５０５Ａと、ｐ型のＧａＡｓ膜５０５Ｂとを交互に積層したＤＢＲミラーである。
このような発光素子５の半導体基板５０１上には、各層５０２〜５０５を有する複数のメサ（第一メサ５１、第二メサ５２、第三メサ５３）が設けられている。
各メサ５１〜５３は、各層５０２〜５０５を積層した後、エッチングすることにより形成されるものである。
第一メサ５１は、略円柱状に形成されている。
この第一メサ５１は、各層５０２〜５０５と、キャップ層（図示略）と、キャップ層上に設けられたｐ側電極（第一電極）５１１とを有する。ｐ側電極５１１の中央には開口５１１Ａが形成され、キャップ層（図示略）が露出している。開口５１１Ａは、光の出射口となる。
第一メサ５１の幅寸法（第一メサ５１の突出方向と直交する方向の幅寸法、ここでは、第一メサ５１の直径）は、例えば、２０μｍ以下である。
第二メサ５２は、図１０に示すように、複数（本実施形態では２つ）設けられており、四角柱形状である。この第二メサ５２は、第一メサ５１から所定距離離れた位置に形成されている。
また、この２つの第二メサ５２は対向配置している。
各第二メサ５２のキャップ層（図示略）上および、各第二メサ１２間のＧａＡｓ膜５０２Ｂ上には、ｎ側電極５２１が形成されている。ｎ側電極５２１は段差配線により形成される。
ここで、第二メサ５２の頂部の面積は、第一メサ５１の頂部の面積よりも大きい。
第二メサ５２と、第一メサ５１とは、導電層であるＧａＡｓ膜５０２Ｂ、ＡｌＧａＡｓ膜５０２Ａを介して接続されている。
第三メサ５３は、第一メサ５１を囲むようにリング状に形成されている。第三メサ５３の形状、および配置位置は、前記各実施形態の第三メサと同様である。
第三メサ５３は頂部に引出電極５３１を有している。第三メサ５３の頂部の引出電極５３１と、第一メサ５１のｐ側電極５１１とは、配線５４により接続されている。この配線５４は、第一メサ５１の側壁を覆う保護膜５０８上、および、第一メサ５１と第三メサ５３との間のＧａＡｓ膜５０５Ｂ上の保護膜５０８上、さらには、第三メサ５３の側壁を覆う保護膜５０８上を覆うように設けられている。
ここで、本実施形態では、第一メサ５１および第二メサ５２の高さ寸法は略等しく、第一メサ５１の高さ寸法Ｈ５よりも第三メサ５３の高さ寸法Ｈ４は、高くなっている。
このような構造の発光素子５は、第二実施形態と同様の実装基板４に実装される。すなわち、実装基板４に形成された電極４２と、引出電極５３１、実装基板４に形成された電極２１と、ｎ側電極５２１とが当接し、ｐ側電極５１１は実装基板４に形成された電極４２に当接しない構造となる。
なお、実装基板４の基板を、発光素子５の波長、例えば、１．３１μmに対して光を透過する基板、例えば、Ｓｉ基板等とする。これにより、発光素子５からの光を透過させることができる。また、実装基板４の光が透過する領域（電極４２の孔４２１が形成された領域）にレンズなどを作製してもよい。
このような発光素子５は、以下のように作用する。
ｎ側電極５２１、ｐ側電極５１１間に電圧を印加すると、ｐ側電極５１１からは、キャップ層（図示略）、エッチングストッパ層５０６、p側多層反射膜５０５、電流狭窄層５０４を介して、活性層５０３に電流が注入される。また、ｎ側電極５２１からは、n側多層反射膜５０２を介して活性層５０３に電流が注入される。そして、活性層５０３において光が生じ、この光は、電流狭窄層５０４の低抵抗領域、p側多層反射膜５０５、エッチングストッパ層５０６、キャップ層を介して、ｐ側電極５１１に形成された開口５１１Ａから出射される。
次に、発光素子５の製造方法について、以下に説明する。
半導体基板５０１上に、n側多層反射膜５０２、活性層（活性領域）５０３、電流狭窄層５０４、p側多層反射膜５０５、キャップ層（図示略）をガスソースＭＢＥ（Molecular
Beam Epitaxy）により、順に積層する。
次に、エッチングにより、各層５０２〜５０５、キャップ層（図示略）を選択的に除去し、第一メサ５１、第二メサ５２、第三メサ５３を形成する。
次に、メサ形成後の基板を４５０℃程度の高温環境化にて水蒸気が導入された炉に導入し、水蒸気酸化を施す。
この工程によって、Ａｌ組成の多い電流狭窄層５０４のみがメサ周辺部から中央部に向かって選択的に酸化されることとなる。そして、所定時間、水蒸気酸化を行なうことで、第一メサ５１中の電流狭窄層５０４には、メサ中央部の低抵抗領域５０４Ａ及び、この低抵抗領域５０４Ａの周辺部の高抵抗領域５０４Ｂが形成される。
さらに、第二実施形態と同様、保護膜５０８を形成した後、保護膜５０８の一部を除去して、ｎ側電極５２１、ｐ側電極５１１、引出電極５３１、配線５４を既知の手段を用いて形成する。
その後、ｐ側電極５１１の中央にエッチングにより開口５１１Ａを形成する。
以上により、発光素子５が完成する。
このような本実施形態によれば、第二実施形態と略同様の効果を奏することができるうえ、以下の効果を奏する。
発光素子５の第一メサ５１の幅は、受光素子１，３の第一メサ１１の幅に比べて、小さくなる。そのため、第一メサ５１は、比較的強度の弱いものとなってしまう。そのため、本実施形態のように、環状の第三メサ５３を設け、第一メサ５１が直接実装基板４に接触しないようにすることで、第一メサ５１を保護することができ、発光素子５の信頼性を高めることができる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記各実施形態では、第三メサは、第一メサの周囲を囲むリング状に形成されていたが、これに限らず、例えば、図１１に示すように、第三メサ６３が複数のメサ部６３１を有するものであり、複数のメサ部６３１により、第一メサ１１の周囲を取り囲んでいてもよい。
ただし、第三メサにより、水分の浸入を防止しようとする場合には、メサ部間の隙間は、水分の浸入が防止できる程度とすることがより好ましい。すなわち、第三メサにより、水分の浸入を防止しようとする場合には、第三メサの一部に水分の浸入が防止できる程度の切れ目が形成された環状の第三メサであることが好ましい。
ここで、複数のメサ部６３１により、第一メサ１１の周囲を取り囲むとは、複数のメサ部６３１により囲まれる領域中に第一メサ１１の平面中心があればよい。
例えば、図１２（Ａ）に示すように、メサ部６３１が３つしかない場合や、図１２（Ｂ）に示すように、メサ部６３１が２つしかない場合であっても、複数のメサ部６３１により囲まれる領域Ａ中に第一メサ１１の平面中心Ｃがあればよい。
このように、複数のメサ部６３１により囲まれる領域Ａ中に第一メサ１１の平面中心Ｃがあれば、実装基板の少なくとも２方向の傾き（例えば、図１２（Ｂ）の一方のメサ部６３１側への実装基板の傾きと、他方のメサ部６３１側への実装基板の傾き）に対応することができる。
ただし、図１１や、図１２（Ａ）に示すように、複数のメサ部６３１により囲まれる領域Ａ内に、第一メサ１１がはみださずに、含まれていることがより好ましい。
このようにすることで、実装基板の様々な方向への傾きに、より確実に対応することができる。また、第一メサ１１側への様々な方向からの水分の浸入も抑制することが可能となる。
また、図１３に示すように、第三メサ７３の平面形状を平面略Ｃ字型形状としてもよい。
第三メサ７３の平面形状を平面略Ｃ字型形状とする場合には、第一メサ１１の外周の半周を超えて第一メサ１１を第三メサ７３により囲んでいる必要がある。すなわち、第三メサ７３により囲まれる領域Ａ中に、第一メサ１１の平面中心Ｃがあればよい。
第三メサ７３により囲まれる領域Ａ中に、第一メサ１１の平面中心Ｃがあれば、少なくとも、実装基板の２方向の傾き（例えば、図１３右方向および左方向への実装基板の傾き）に対応することができる。
なお、ここでも、第三メサ７３によりかこまれている領域Ａ内に第一メサ１１が含まれていることが好ましい。
また、第三メサは、第一メサ１１，５１のみならず、第一メサ１１，５１および第二メサ１２，５２の周囲を囲むように配置されていてもよい。
ただし、第三メサを第一メサ１１，５１および第二メサ１２，５２の周囲を取り囲むように形成すると、第三メサの平面形状が大きくなってしまうため、前記実施形態のように、第一メサ１１，５１のみを取り囲むように形成するほうが好ましい。
また、前記各実施形態では、第二メサ１２，５２を複数設けたが、これに限らず、第二メサは一つであってもよい。
さらに、前記第一実施形態、第二実施形態の受光素子１，３を、アバランシェフォトダイオードとしたが、これに限らず、第一メサ〜第三メサを有する受光素子であれば任意である。
さらに、第二実施形態、第三実施形態では、引出配線３４，５４を第一メサ１１，５１の側壁、第三メサ３３，５３の側壁、さらには、第一メサ１１，５１の側壁と、第三メサ３３，５３の側壁で囲まれたバッファ層１０２上、あるいは、ＧａＡｓ膜５０２Ｂ上に形成したが、これに限らず、例えば、図１４に示すように、第一メサ１１と第三メサ３３との間の空隙の上方をまたぐように配置された橋桁配線３５としてもよい。
この際、配線３５の下部に絶縁膜３６を充填することが好ましい。
配線３５の下部に絶縁膜３６を充填せず、中空構造としておく場合や段差配線する場合には、半導体光素子の作製時や、長期間半導体素子を使用した際に断線することがある。これに対し、絶縁膜３６を充填した構造の方を採用することで、断線の発生を防止することができ、半導体光素子の信頼性を高めることができる。
また、第二実施形態では、第三メサ３３の高さ寸法Ｈ３は、第一メサ１１の高さ寸法Ｈ１よりも高くなっているとしたが、第三メサの高さ寸法は、第一メサの高さ寸法と同じであってもよい。同様に第三実施形態においても、第三メサの高さ寸法を第一メサの高さ寸法と等しくしてもよい。

Claims (9)

  1. 半導体基板と、
    この半導体基板上に設けられた活性領域、および前記活性領域上に設けられた第一電極を有する第一メサと、
    前記半導体基板上に設けられ、半導体層および前記半導体層上に設けられた第二電極を有する第二メサと、
    前記半導体基板上に設けられ、半導体層を有する第三メサと、
    を備え、
    前記第三メサが、前記第一メサを囲むように配置されていることを特徴とする半導体光素子。
  2. 請求項１に記載の半導体光素子において、
    前記第一メサと、前記第二メサとの間に、前記三メサの一部が位置することを特徴とする半導体光素子。
  3. 請求項１または２に記載の半導体光素子において、
    前記第三メサの高さ寸法は、第一メサの高さ寸法と等しい、または第一メサの高さ寸法よりも高いことを特徴とする半導体光素子。
  4. 請求項１乃至３のいずれかに記載の半導体光素子において、
    前記第三メサの頂部には、引出電極が形成され、
    前記第一メサの第一電極と、第三メサの頂部の前記引出電極との間を接続する配線が設けられていることを特徴とする半導体光素子。
  5. 請求項４に記載の半導体光素子において、
    前記配線は、第一メサと第三メサとの間の空隙の上方をまたぐように配置され、
    前記配線の下部には、絶縁膜が充填されていることを特徴とする半導体光素子。
  6. 請求項１乃至５のいずれかに記載の半導体光素子において、
    前記第一メサの頂部の面積は、第二メサの頂部の面積よりも小さいことを特徴とする半導体光素子。
  7. 請求項１乃至６のいずれかに記載の半導体光素子において、
    当該半導体光素子は、半導体受光素子であり、
    前記第一メサの活性領域は、光吸収層であり、
    前記第一メサと、前記第二メサとは、前記半導体基板上に形成された導電層を介して電気的に接続されていることを特徴とする半導体光素子。
  8. 請求項１乃至６のいずれかに記載の半導体光素子において、
    当該半導体光素子は、半導体発光素子であり、
    前記第一メサの活性領域は、発光層であることを特徴とする半導体光素子。
  9. 請求項１乃至８のいずれかに記載の半導体光素子において、
    当該半導体光素子は、前記各メサの頂部を実装基板側に向けて前記実装基板に実装されるものであることを特徴とする半導体光素子。
JP2007552905A 2005-12-26 2006-12-20 半導体光素子 Expired - Fee Related JP5034952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007552905A JP5034952B2 (ja) 2005-12-26 2006-12-20 半導体光素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005372366 2005-12-26
JP2005372366 2005-12-26
JP2007552905A JP5034952B2 (ja) 2005-12-26 2006-12-20 半導体光素子
PCT/JP2006/325398 WO2007077740A1 (ja) 2005-12-26 2006-12-20 半導体光素子

Publications (2)

Publication Number Publication Date
JPWO2007077740A1 JPWO2007077740A1 (ja) 2009-06-11
JP5034952B2 true JP5034952B2 (ja) 2012-09-26

Family

ID=38228096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552905A Expired - Fee Related JP5034952B2 (ja) 2005-12-26 2006-12-20 半導体光素子

Country Status (5)

Country Link
US (1) US7952172B2 (ja)
EP (1) EP1968122A4 (ja)
JP (1) JP5034952B2 (ja)
CN (1) CN101341600B (ja)
WO (1) WO2007077740A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034368B2 (ja) * 2006-08-17 2012-09-26 富士ゼロックス株式会社 高周波特性が改善された表面発光型半導体レーザ素子
CN101859836B (zh) * 2009-04-07 2014-05-28 江苏璨扬光电有限公司 一种发光二极管及其制造方法
JP5642593B2 (ja) * 2010-05-18 2014-12-17 日本オクラロ株式会社 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
JP5519442B2 (ja) * 2010-08-11 2014-06-11 日本電信電話株式会社 アバランシェフォトダイオード
JP6162401B2 (ja) * 2012-12-28 2017-07-12 株式会社東芝 光半導体デバイス
JP7077500B2 (ja) * 2017-01-12 2022-05-31 ローム株式会社 面発光レーザ素子、光学装置
CN111435781B (zh) * 2019-01-15 2022-03-18 中国科学院半导体研究所 垂直腔面发射半导体激光器结构
JP2021144966A (ja) * 2020-03-10 2021-09-24 旭化成エレクトロニクス株式会社 赤外線検出素子
CN111710751A (zh) * 2020-06-24 2020-09-25 中国电子科技集团公司第二十四研究所 硅基锗雪崩光电探测器阵列及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153935A (ja) * 1994-09-28 1996-06-11 Matsushita Electric Ind Co Ltd 垂直共振器型面発光レーザを有する光モジュール
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH11266058A (ja) * 1998-03-16 1999-09-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP2003110196A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 面発光型半導体発光素子
JP2004319553A (ja) * 2003-04-11 2004-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
JP2005277057A (ja) * 2004-03-24 2005-10-06 Anritsu Corp 半導体受光素子及び半導体受光装置
JP2005328036A (ja) * 2004-04-13 2005-11-24 Mitsubishi Electric Corp アバランシェフォトダイオード

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783844A (en) * 1994-09-28 1998-07-21 Nippon Telegraph And Telephone Corporation Optical semiconductor device
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
US5748661A (en) * 1996-07-19 1998-05-05 Motorola, Inc. Integrated lateral detector and laser device and method of fabrication
JP3705013B2 (ja) 1999-05-24 2005-10-12 日本電気株式会社 半導体素子
JP3913402B2 (ja) 1999-06-02 2007-05-09 新日本無線株式会社 高周波回路装置
JP2001085790A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 発光増幅素子
JP2001298211A (ja) 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法
DE10037103A1 (de) * 2000-07-27 2002-02-14 Aeg Infrarot Module Gmbh Multispektrale Photodiode
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
CN100502060C (zh) * 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
FR2855655B1 (fr) 2003-05-26 2005-08-19 Commissariat Energie Atomique Detecteur de rayonnement infrarouge photovoltaique a grille conductrice independante et tridimensionnelle
JP4109159B2 (ja) * 2003-06-13 2008-07-02 浜松ホトニクス株式会社 半導体受光素子
US7433381B2 (en) * 2003-06-25 2008-10-07 Finisar Corporation InP based long wavelength VCSEL
US20050169336A1 (en) * 2004-02-04 2005-08-04 Fuji Xerox Co., Ltd. Vertical-cavity surface-emitting semiconductor laser
JP4306508B2 (ja) * 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
US7538357B2 (en) * 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153935A (ja) * 1994-09-28 1996-06-11 Matsushita Electric Ind Co Ltd 垂直共振器型面発光レーザを有する光モジュール
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH11266058A (ja) * 1998-03-16 1999-09-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JP2002368334A (ja) * 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP2003110196A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 面発光型半導体発光素子
JP2004319553A (ja) * 2003-04-11 2004-11-11 Fuji Xerox Co Ltd 面発光型半導体レーザおよびその製造方法
JP2005277057A (ja) * 2004-03-24 2005-10-06 Anritsu Corp 半導体受光素子及び半導体受光装置
JP2005328036A (ja) * 2004-04-13 2005-11-24 Mitsubishi Electric Corp アバランシェフォトダイオード

Also Published As

Publication number Publication date
EP1968122A4 (en) 2010-02-24
CN101341600A (zh) 2009-01-07
CN101341600B (zh) 2012-11-28
JPWO2007077740A1 (ja) 2009-06-11
WO2007077740A1 (ja) 2007-07-12
US20090160033A1 (en) 2009-06-25
US7952172B2 (en) 2011-05-31
EP1968122A1 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP5034952B2 (ja) 半導体光素子
KR100809413B1 (ko) 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법
JP2002368334A (ja) 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP6216785B2 (ja) キャビティ内コンタクトを有するｖｃｓｅｌ
KR20130036756A (ko) 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
US20230008483A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
US20180191127A1 (en) Semiconductor laser device, photoelectric converter, and optical information processing unit
US7791085B2 (en) Semiconductor light emitting apparatus
US8027370B2 (en) Semiconductor device
US20110019709A1 (en) Semiconductor device and method of manufacturing the same
JP3738849B2 (ja) 面発光型半導体レーザ、光モジュール、ならびに光伝達装置
CN114450862B (zh) 底发射多结vcsel阵列
US10553742B2 (en) Back-surface-incident type light-receiving device and optical module
US20220077655A1 (en) Surface-emitting semiconductor laser
KR100550417B1 (ko) 양방향 광통신용 소자 및 그의 제조 방법
JP2010147149A (ja) 光モジュール及び半導体発光素子
US8035187B2 (en) Semiconductor light receiving element and optical communication system
CN112652943A (zh) 垂直共振腔面射型激光装置
WO2017221520A1 (ja) 半導体発光素子、光通信装置、および半導体発光素子の製造方法
US20230118125A1 (en) Optical semiconductor element
KR102671952B1 (ko) 출력광의 특성을 향상시킨 vcsel 어레이
US20070201530A1 (en) Optical active device and optical module using the same
KR100876741B1 (ko) 플립칩 본딩 소자 및 그 제조방법
JP3846596B2 (ja) 面発光型半導体レーザ、光モジュール、ならびに光伝達装置
JP2018049869A (ja) 光モジュールおよび光モジュールシステム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees