CN101341600B - 半导体光学元件 - Google Patents

半导体光学元件 Download PDF

Info

Publication number
CN101341600B
CN101341600B CN2006800440804A CN200680044080A CN101341600B CN 101341600 B CN101341600 B CN 101341600B CN 2006800440804 A CN2006800440804 A CN 2006800440804A CN 200680044080 A CN200680044080 A CN 200680044080A CN 101341600 B CN101341600 B CN 101341600B
Authority
CN
China
Prior art keywords
table top
semiconductor
optical device
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800440804A
Other languages
English (en)
Other versions
CN101341600A (zh
Inventor
渡边泽木
芝和宏
中田武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101341600A publication Critical patent/CN101341600A/zh
Application granted granted Critical
Publication of CN101341600B publication Critical patent/CN101341600B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

一种光接收元件(1)，包括：半导体衬底(101)；第一台面(11)，具有形成在所述半导体衬底(101)之上的有源区和形成在所述有源区之上的第一电极(p侧电极(111))；第二台面(12)，设置在所述半导体衬底(101)之上，具有半导体层和形成在所述半导体层之上的第二电极(n侧电极(121))；以及第三台面(13)，形成在所述半导体衬底(101)之上，具有半导体层。所述第三台面(13)布置为包围所述第一台面(11)。

Description

半导体光学元件
技术领域
本发明涉及一种半导体光学元件。 
背景技术
随着对宽带多媒体通信服务的需求剧增，希望发展容量大、功能先进的光纤通信系统。用于这种大型系统的光学通信模块的数量随着系统的扩大而稳步增加，使得安装的成本和负载以及光学通信模块的大小相对于整个系统变得不可忽视。因此，缩小光学通信模块本身的大小、功能集成化、降低成本被认为是最关键的问题。 
特别地，混合光学集成模块通过倒装芯片接合方式将半导体光学元件安装在预先形成有光学波导电路的台面上，典型地在生产率方面，这种混合光学集成模块非常有望成为最接近实用的光学集成技术。 
在将半导体光学元件与外部电路连接的工艺中，倒装芯片接合可取消导线接合步骤。基于导线接合的方法的问题在于，接合部分可能造成动态特性的退化或变异，此外由于导线中出现的电感，高频信号更容易受影响。因此，倒装芯片接合是安装在高频下运行的半导体元件的特别有效的方法。 
在此，半导体光学元件可示例为图15所示的半导体光学元件800(参见专利文献1)。半导体光学元件800包括衬底801和堆叠在上面的缓冲层802、光吸收层803以及覆盖层804。半导体光学元件800具有台面形光接收部分805和台面形焊盘电极形成部分806。台面形光接收部分805在其光接收区域形成有p侧接触电极805A，在除了光接收部分805的光接收区域之外的区域形成有n侧接触电极805B。焊盘电极形成部分 806中形成有p侧电极806A。 
p侧接触电极805A和p侧电极806A通过互连805A1相连接。在n侧接触电极805B上形成有n侧电极805B1。 
在半导体光学元件800中，n侧电极805B1，以及与p侧电极806A连接的互连805A1形成在同一个台面形光接收部分805上，其中互连805A1形成为环形，n侧电极805B1具有与环形互连805A1一致的弧形部分。 
当通过倒装芯片接合方式安装半导体光学元件800时，涂覆在n侧电极805B1上的焊料会流过与p侧电极806A连接的互连805A1，从而使n侧电极805B1与p侧电极806A短路。 
因此，通常认为这样构造的半导体光学元件800不适于倒装芯片接合。 
替代性地，提出了图16所示构造的半导体光学元件900(例如参见专利文献2)。 
半导体光学元件900包括半导体衬底904、低浓度p型层905、高浓度p型层906、光吸收层907、低浓度n型层908、n型覆盖层909以及n型接触层910。 
半导体光学元件900具有p侧电极形成台面901、光接收台面902以及n侧电极形成台面903，其中台面901的顶部形成有p侧电极901A，光接收台面902具有光吸收层907，并且光接收台面902的顶部形成有n侧电极902A，n侧电极形成台面903的顶部形成有n侧电极903A。n侧电极903A与n侧电极902A连接。 
在半导体光学元件900中，各个台面901至903是独立形成，从而使得当通过倒装芯片接合方式安装元件时，p侧电极901A和n侧电极903A不太可能造成短路。 
[专利文献1] 
日本特开No.2001-298211 
[专利文献2] 
日本特开No.2000-332287 
发明内容
[本发明要解决的问题] 
但是鉴于下列各点，专利文献2所述的现有技术仍有改善空间。 
相比于专利文献1所述的传统技术，独立形成p侧电极形成台面901、n侧电极形成台面903和光接收台面902更可能向每个台面施加更大的负载。 
特别地，光接收台面902中形成有光吸收层907，作为n侧电极902A下面的有源区，因此施加给有源区的压力对半导体光学元件900的性能会产生不利影响。 
例如，光接收台面902可被施以集中的力，因此半导体光学元件900的性能会受到不利影响，典型地，当相对于半导体光学元件900的半导体衬底904，安装衬底设置为从图16中的一侧向另一侧倾斜时，或者当p侧电极901A的厚度变化时，由此p侧电极形成台面901的高度变得低于光接收台面902的高度，因此安装衬底被设置为向p侧电极形成台面901倾斜。 
[解决问题的方法] 
本发明人发现了上述专利文献2没有认识到的、由于施加给有源区的负载而导致的半导体光学元件性能下降的问题，并提出了如下构造的半导体光学元件，目的是解决上述问题。 
根据本发明，提供一种半导体光学元件，包括：半导体衬底；第一台面，设置在所述半导体衬底之上，具有有源区和设置在所述有源区上的第一电极；第二台面，设置在所述半导体衬底之上，具有半导体层和设置在所述半导体层之上的第二电极；以及第三台面，设置在所述半导体衬底之上，具有半导体层，其中，所述第三台面布置为包围所述第一台面。 
这里，“所述第三台面布置为包围所述第一台面”意思是第三台面可为无缝环形，或者在环的一部分有裂缝。或者，第三台面可具有多个台面组件，这些台面组件可布置为包围第一台面。 
在平面图中，只要第一台面的中心落入第三台面包围的区域中就可以。 
第三台面的高度方向的尺寸没有特别限制，可与第一台面的高度方向的尺寸相同，也可与第一台面的高度方向的尺寸不同。 
根据上述的本发明，第三台面布置为包围第一台面，因为第三台面将与安装衬底接触，所以可缓和第一台面上的压力的集中，即使安装了半导体光学元件的安装衬底应布置为在不同方向倾斜。 
结果，可防止半导体光学元件的性能下降。 
[发明效果] 
根据本发明，提供一种能够防止性能下降的半导体光学元件。 
附图说明
通过下面对一些优选实施例和附图的描述，本发明的上述和其它 目的、特点以及优点将更加明显。 
图1是示出根据本发明第一实施例的光接收元件的平面图； 
图2是沿着图1中方向II-II的剖视图； 
图3是沿着图1中方向III-III的剖视图； 
图4是示出安装衬底的平面图； 
图5是示出根据第二实施例的光接收元件的平面图； 
图6是沿着图5中方向VI-VI的剖视图； 
图7是示出安装衬底的平面图； 
图8是示出根据第三实施例的光发射元件的平面图； 
图9是沿着图8中方向IX-IX的示意图； 
图10是沿着图8中方向X-X的剖视图； 
图11是示出根据本发明修改实例的平面图； 
图12是示出根据本发明修改实例的平面图； 
图13是示出根据本发明修改实例的平面图； 
图14是示出根据本发明修改实例的剖视图； 
图15是示出传统光发射元件的示意图；以及 
图16是示出传统光发射元件的剖视图。 
具体实施方式
下面参照附图说明本发明的实施例。在所有附图中，任何相似的组成部分都采用相同的附图标记，并且为了方便起见，不做重复说明。 
(第一实施例) 
图1至图3中示出半导体光学元件。本实施例中，半导体光学元件是半导体光接收元件1。图1是光接收元件1的平面图，图2是沿着图1中方向II-II的剖视图。图3是沿着图1中方向III-III的剖视图。 
首先说明光接收元件1的外形。 
光接收元件1包括：半导体衬底101；第一台面11，设置在半导体衬底101上，具有有源区和设置在有源区上的第一电极(p侧电极111)；多个第二台面12，设置在半导体衬底101上，分别具有半导体层和设置在半导体层上的第二电极(n侧电极121)；以及第三台面13，设置在半导体衬底101上，具有半导体层，其中，第三台面13布置为包围第一台面。 
下面说明光接收元件1的细节。 
光接收元件1具有半导体衬底101和堆叠在半导体衬底101上的半导体层。 
典型地，半导体衬底101是InP衬底。在半导体衬底101的后表面设置有抗反射层109。 
如图2所示，通过在半导体衬底101上依次堆叠缓冲层102、倍增器层103、电场缓和层104、光吸收层(有源层)105、覆盖层106以及接触层107获得半导体层。 
典型地，缓冲层102是n+型InP缓冲层。 
倍增器层103一旦被施加强电场则会引起雪崩倍增现象，从而产生大量载流子。典型地，倍增器层103是未掺杂InAlAs层。 
电场缓和层104是为了缓和施加给倍增器层103的强电场与施加给光吸收层105的较弱电场之间的差异而设置的层。 
通过设置该层，能够以稳定的方式向倍增器层103施加强电场。电场缓和层104可示例为p型InP层、InAlAs层等等。 
光吸收层105是用于将入射光转换为电流的层，具有带隙，能够吸收要接收的光。光吸收层105对应于I层，典型地是未掺杂InGaAs层。 
典型地，覆盖层106是p+型InP层或InAlAs层，而接触层107是p+型InGaAs层。 
在这样构造的光接收元件1的半导体衬底101上，形成具有层102至107的多个台面(第一台面11、第二台面12、第三台面13)。各个台面11至13通过堆叠各个层102至107然后进行蚀刻形成，如下详述。 
第一台面11、第二台面12、第三台面13独立设置，相互分隔。 
如图1和图3所示，第一台面11形成为近似圆柱形。第一台面11具有各个层102至107和设置在接触层107上的p侧电极111。第一台面11中的光吸收层105是有源区。 
第一台面11的宽度方向的尺寸(从与第一台面11的凸出方向垂直的方向观察的宽度方向的尺寸，在此是第一台面11的直径)例如为20μm至30μm。 
典型地，p侧电极111是含Au的堆叠电极。 
如图1和图2所示，设置多个(本实施例中为两个)第二台面12，分别为矩形棱柱形状。 
各个第二台面12形成在距第一台面11预定距离的位置。 
以相对的方式布置两个这样的第二台面12。 
在每个第二台面12的接触层107上，以及在各个第二台面12之间的缓冲层102上，形成n侧电极121。n侧电极121由梯级一致(stepconforming)的互连构成。n侧电极121也是含Au的堆叠电极。 
第二台面12顶部的面积大于第一台面11顶部的面积。 
第二台面12和第一台面11通过缓冲层102相连接，缓冲层102是导电层。 
如图1和图3所示，第三台面13形成为环形，以包围第一台面11。 
第三台面13以无缝和连续的方式完全包围第一台面11的外周。第三台面13的一部分介于第一台面11与第二台面12之间。 
第三台面13与第一台面11之间的距离W1优选地调节为20μm至30μm。本实施例中的第三台面13形成为环形，但是其形状不限于此。例如，第三台面13可形成为方框形。 
第三台面13的顶部和侧壁、台面11至13外周缓冲层102的表面以及第二台面12的侧壁上形成有保护膜108。保护膜108是绝缘膜，典型地是氮化硅膜。 
第一台面11、第二台面12的高度方向的尺寸基本上相等。第三台面13的高度方向的尺寸H2略低于第一台面11的高度方向的尺寸H1，因为第三台面13的顶部没有电极。 
在这样构造的光接收元件1中，光从半导体衬底101的后表面侧导入，入射光被光吸收层105吸收，在那里产生电子-空穴对作为载流子。 
空穴移动通过覆盖层106和接触层107抵达p侧电极111，而电子移动通过缓冲层102抵达n侧电极121。 
在此，光接收元件1可安装在图4所示的安装衬底2上。 
安装衬底2由绝缘材料构成，在其表面上形成有与光接收元件1的n侧电极121、p侧电极111对应的电极21、22。对应于n侧电极121的电极21在平面图中为近似C形，对应于p侧电极111的电极22以延伸的方式放置。 
将焊料等涂覆在安装衬底2的每个这样构造的电极21、22上，将光接收元件1以朝下的方式设置，使各个台面11至13的顶部朝向安装衬底2，从而使光接收元件1的n侧电极121、p侧电极111分别与电极21、22相对。可以以这种方式将光接收元件1安装在安装衬底2上。 
下面说明制造光接收元件1的方法。 
首先，通过使用气体源的MBE(分子束外延生长)工艺在半导体衬底101上依次堆叠缓冲层102、倍增器层103、电场缓和层104、光吸收层105、覆盖层106以及接触层107。 
接着，通过蚀刻选择性地去除各个层102至107，从而形成第一台面11、第二台面12、第三台面13。连续进行蚀刻直到蚀刻掉一部分缓冲层102。 
完成蚀刻后，第一台面11、第二台面12、第三台面13的高度方向的尺寸基本上相等。 
接着，在光接收元件1的表面上形成保护膜108。形成保护膜108 是为了覆盖各个台面11至13的侧壁和顶部、以及各个台面11至13周围暴露的缓冲层102。 
之后，通过在形成于第一台面11顶部的一部分保护膜108中、在形成于一对第二台面12顶部的部分保护膜108中、以及在形成于该一对第二台面12之间的缓冲层上的部分保护膜108中进行刻蚀，将保护膜108选择性地去除。在此使用的蚀刻液例如是氢氟酸。 
接着，在将保护膜108去除的部分分别形成p侧电极111和n侧电极121。具体而言，在第一台面11顶部形成p侧电极111，在第二台面12顶部以及一对第二台面12之间的缓冲层102上形成n侧电极121。n侧电极121由梯级一致的互连构成。 
最后，将半导体衬底101后表面抛光至镜面等级，在后表面上形成抗反射层109。 
通过这种方式可完成光接收元件1。 
下面说明本实施例的效果。 
本实施例中，形成为环形的第三台面13完全包围第一台面11。 
通常因为安装衬底2上的电极21、22不能严格按照设计而形成，进而使得电极21、22的高度不同或者它们在其表面倾斜，或者因为n侧电极121的厚度超出设计值，从而使得安装衬底2应设置为相对于光接收元件1的半导体衬底101以不同方向倾斜，但是即使如此，通过本构造，第三台面13将与安装衬底2接触，从而可以防止第一台面11被以集中的方式施力。 
本实施例中，第三台面13形成为无缝环形，使得第三台面13将 与安装衬底2接触，从而可靠地防止第一台面11被以集中的方式施力，即使安装衬底2被设置为相对于光接收元件1的半导体衬底101以不同方向倾斜。 
通过这种构造，可防止光接收元件1性能的下降。 
本实施例中，可推测第一台面11比第二台面12抗压力更弱，因为第一台面11的顶部面积小于第二台面12的顶部面积。 
本实施例将第三台面13设置为包围第一台面11，可防止光接收元件1性能的下降，与将第三台面13设置为包围第二台面12的情形相比更可靠。 
因为第三台面13形成为环形，包围第一台面11，所以当光接收元件1安装在安装衬底2上时，第三台面13可防止水侵入第一台面11周围的区域。 
第一台面11的侧壁被保护膜108覆盖，由此抑制水侵入第一台面11，即使在保护膜108与第一台面的侧壁之间的粘合不太好的情形下。 
通过这种构造，可保证光接收元件1的长期可靠性。 
在安装衬底2与第三台面13之间可形成间隙，因为第三台面13的高度方向的尺寸略低于第一台面11的高度方向的尺寸，但是相比于第一台面没有被第三台面包围的半导体光学元件，能够更可靠地防止水侵入第一台面11外周。 
本实施例中，第三台面13的一部分介于第一台面11与第二台面12之间。通过这种构造，可延长第一台面11顶部的p侧电极111与第二台面12顶部的n侧电极121之间的漏电路径，从而防止产生漏电流。 
漏电流的产生可严重影响光接收元件1的性能，因为从入射光可得到的电流很弱。通过本实施例实现防止漏电流，可提供性能更先进的光接收元件1。 
本实施例中，第一台面11在顶部形成有p侧电极111，其中p侧电极111的面积小，因此可降低由p侧电极111与n侧电极121构成的电容器的电容。通过这种构造，可使得光接收元件1响应出色。 
当制造出光接收元件1后，在单个半导体衬底101上形成多个第一台面11、第二台面12、第三台面13，从而以集成的方式形成多个光接收元件1，然后将半导体衬底101切割，分离各个光接收元件1。在此工艺中，正如保护膜108从通过分离光接收元件1所生成的表面产生，也可以将其剥落，而本实施例中，可防止覆盖第一台面11侧壁的保护膜108剥落，因为第一台面11被第三台面13包围。 
(第二实施例) 
下面参照图5至图7说明第二实施例。 
图5是光接收元件3的平面图，图6是沿着图5中方向VI-VI的剖视图。图7是示出安装衬底4的平面图，光接收元件3安装在安装衬底4上。 
如图5和图6所示，本实施例的光接收元件3与第一实施例的光接收元件1的区别在于，第三台面33顶部形成有引出电极331，并且设置有互连34，以将第一台面11上的p侧电极111与第三台面33顶部的引出电极331相连接。 
其它方面与第一实施例相同。 
下面详细说明光接收元件3。 
光接收元件3的第一台面11和第二台面12与上述实施例相似。光接收元件3还具有第三台面33。 
第三台面33构造为几乎与上述实施例的第三台面13相似，与第三台面13的区别在于，其顶部形成有引出电极331(在保护膜108上)。 
在此，第三台面33的引出电极331形成在保护膜108上，因此第三台面33的高度方向的尺寸H3大于第一台面11的高度方向的尺寸H1。 
第三台面33顶部的引出电极331与第一台面11顶部的p侧电极111通过互连34相连接。互连34设置在覆盖第一台面11侧壁的保护膜108上、设置在第一台面11与第三台面33之间的缓冲层102上的保护膜108上、以及设置在覆盖第三台面33侧壁的保护膜108上。 
上述光接收元件3可安装在图7所示的安装衬底4上。 
安装衬底4由绝缘材料构成，在表面上形成有电极21、42，分别对应于光接收元件3的n侧电极121和引出电极331。 
对应于n侧电极121的电极21在平面图中形成为近似C形，与上述实施例中安装衬底2中相似。 
另一方面，对应于引出电极331的电极42中形成有孔421，因此在对应于p侧电极111的位置没有在其内形成电极42，使得允许绝缘材料在该位置暴露。 
在对应于绝缘材料的孔421的位置可形成凹部。 
当将光接收元件3安装在这样构造的衬底4上时，将焊料等涂覆在安装衬底4上的电极21、42上。光接收元件3的台面11、12、33的顶部朝向安装衬底4，电极21与n侧电极121接合，电极42与引出电极331接合。在此，p侧电极111与电极42不接触。 
通过这种方式将光接收元件3安装在衬底4上。 
下面说明制造光接收元件3的方法。 
首先，与上述实施例相似，在半导体衬底101上堆叠缓冲层102、倍增器层103、电场缓和层104、光吸收层105、覆盖层106以及接触层107，从而形成第一台面11、第二台面12、第三台面33。 
之后，堆叠保护膜108。 
然后，与上述实施例相似，选择性地蚀刻保护膜108，之后，形成p侧电极111和n侧电极121。 
形成p侧电极111后，在第三台面33的接触层107上形成引出电极331。具体而言，从p侧电极111抽出互连34，然后形成引出电极331。 
根据本实施例，不仅能够获得与前述实施例相似的效果，还能够获得以下效果。 
本实施例中，在第三台面33顶部形成引出电极331，因此第三台面33的高度方向的尺寸大于第一台面11的高度方向的尺寸。 
安装衬底4的电极42与引出电极331接合，但是p侧电极111不与形成在安装衬底4上的电极42直接接合。因此，在将光接收元件3 安装在安装衬底4上的工艺中，能够以可靠的方式减少施加给第一台面11的负载。 
此外，如果在安装衬底4的绝缘材料中形成凹部，则能够以可靠的方式防止第一台面11与安装衬底4直接接触，从而能够以可靠的方式减少可能施加给第一台面11的负载。 
此外，本实施例中，第三台面33的引出电极331与安装衬底4的电极42接合，因此第一台面11周围的空间被第三台面33和安装衬底4封闭。 
通过这种方式，能够以可靠的方式防止水侵入第一台面11，从而能够以可靠的方式提高光接收元件3的长期可靠性。 
第三台面33的高度方向的尺寸H3大于第一台面11的高度方向的尺寸H1，因此安装衬底4仅与第三台面33接触，而不与第一台面11接触，即使安装衬底4应设置为相对于光接收元件3的半导体衬底101倾斜。 
通过这种构造，能够更可靠地防止第一台面11被集中负载。 
(第三实施例) 
下面参照图8至图10说明本实施例的半导体光学元件。 
在每个上述实施例中半导体光学元件是光接收元件，而在本实施例中是半导体光发射元件。 
图8是本实施例的光发射元件5的平面图，图9是沿着图8中方向IX-IX的剖视图。图10是沿着图8中方向X-X的剖视图。 
光发射元件5是垂直振荡器类型的表面发射半导体激光元件，具有半导体衬底501以及设置在半导体衬底501上的半导体层。 
半导体衬底501典型地是n型GaAs衬底。 
如图9、图10所示，半导体层由半导体衬底501上依次堆叠的n侧多层反射膜502、有源层(光发射层、有源区)503、电流限制层504、p侧多层反射膜505以及未示出的覆盖层构成。 
n侧多层反射膜502由n型半导体多层膜构成，典型地是DBR(分布布拉格反射器)镜，交替堆叠有n型AlGaAs膜502A和n型GaAs膜502B。 
有源层503堆叠在n侧多层反射膜502上，构造为多层结构，典型地包含MQW(多量子阱)，MQW由未掺杂InGaAsN阱层和阻挡层构成。 
电流限制层504典型地是Al0.98Ga0.02As层。第一台面51中的电流限制层504中形成有低电阻率区504A。低电阻率区504A形成为夹持在高电阻率区504B之间，并通过蒸汽氧化步骤形成，其中高电阻率区504B的电阻率值大于低电阻率区504A的电阻率值。低电阻率区504A充当光的输出端口，有源层503的光通过低电阻率区504A发射。 
p侧多层反射膜505例如是其中交替堆叠有p型AlGaAs膜505A和p型GaAs膜505B的DBR镜。 
在这样构造的光发射元件5的半导体衬底501上，设置有具有各个层502至505的多个台面(第一台面51、第二台面52、第三台面53)。 
通过堆叠然后蚀刻各个层502至505形成各个台面51至53。 
第一台面51形成为近似圆柱形。 
第一台面51具有各个层502至505、覆盖层(未示出)、以及设置在覆盖层上的p侧电极(第一电极)511。p侧电极511在中心形成有开口511A，其中暴露出覆盖层(未示出)。开口511A充当光的输出端口。 
第一台面51的宽度方向的尺寸(从与第一台面51的凸出方向垂直的方向观察的宽度方向的尺寸，在此是第一台面51的直径)例如为20μm或更小。 
如图10所示，设置多个(本实施例中为两个)第二台面52，分别为矩形棱柱形状。各个第二台面52形成在距第一台面51预定距离的位置。 
以相对的方式布置两个这样的第二台面52。 
在各个第二台面52的覆盖层(未示出)上、以及各个第二台面12之间的GaAs膜502B上形成n侧电极521。n侧电极521由梯级一致的互连构成。 
第二台面52顶部的面积大于第一台面51顶部的面积。 
第二台面52和第一台面51通过GaAs膜502B、AlGaAs膜502A相连接，GaAs膜502B、AlGaAs膜502A是导电层。 
第三台面53形成为环形，以包围第一台面11。第三台面53布置的形状和位置与上述实施例中的第三台面相同。 
第三台面53顶部具有引出电极531。第三台面53顶部的引出电极 531与第一台面51的p侧电极511通过互连54相连接。互连54设置为在覆盖第一台面51的侧壁的保护膜508上、在第一台面51与第三台面53之间的GaAs膜502B上的保护膜508上、以及在覆盖第三台面53的侧壁的保护膜508上延伸。 
本实施例中，第一台面51与第二台面52的高度方向的尺寸基本上相等，第三台面53的高度方向的尺寸H4高于第一台面51的高度方向的尺寸H5。 
以与第二实施例中相似的方式将这样构造的光发射元件5安装在安装衬底4上。换而言之，所得到的结构为，形成在安装衬底4上的电极42与引出电极531接触，形成在安装衬底4上的电极21与n侧电极521接触，而p侧电极511与形成在安装衬底4上的电极42不接触。 
安装衬底4的衬底例如可由硅衬底构造，使得允许具有光发射元件5的波长的光传输通过，该波长典型地为1.31μm。这种布置允许光发射元件5的光的传输。在安装衬底4上，在用于允许光传输通过的区域(形成电极42的孔421的区域)中可制造透镜等。 
这样构造的光发射元件5运行如下。 
通过在n侧电极521与p侧电极511之间施加电压，电流通过覆盖层(未示出)、蚀刻阻挡层506、p侧多层反射膜505以及电流限制层504从p侧电极511注入有源层503。电流还通过n侧多层反射膜502从n侧电极521注入有源层503。光在有源层503产生，然后通过电流限制层504的低电阻率区、p侧多层反射膜505、蚀刻阻挡层506以及覆盖层，而从形成在p侧电极511中的开口511A发射出来。 
下面说明制造光发射元件5的方法。 
通过使用气体源的MBE(分子束外延生长)工艺在半导体衬底501上依次堆叠n侧多层反射膜502、有源层(有源区)503、电流限制层504、p侧多层反射膜505、以及覆盖层(未示出)。 
接着，通过蚀刻选择性地去除各个层502至505以及覆盖层(未示出)，从而形成第一台面51、第二台面52、第三台面53。 
接着，将上面形成有台面的衬底放置在炉子中，在大约450℃的高温环境下引入蒸汽，以允许进行蒸汽氧化。 
通过此工艺，只有具有较高Al成分的电流限制层504从外周部分到中心部分被选择性地氧化。经过预定持续时间的蒸汽氧化，第一台面51中的电流限制层504在其中心处将在其中形成低电阻率区504A，以及围绕低电阻率区504A将形成高电阻率区504B。 
此外，与第二实施例相似，形成保护膜508，然后去除一部分保护膜508，并通过公知的工序形成n侧电极521、p侧电极511、引出电极531、以及互连54。 
之后，在p侧电极511的中心，通过蚀刻形成开口511A。 
通过这种方式可完成光发射元件5。 
根据本实施例，不仅能够获得与第二实施例相似的效果，还能够获得以下效果。 
光发射元件5的第一台面51的宽度小于光接收元件1、3的第一台面11的宽度。因此，第一台面51只具有较低的强度。如同本实施例设置环形第三台面53，以避免第一台面51与安装衬底4之间接触， 能够保护第一台面51，从而提高光发射元件5的可靠性。 
应理解，本发明决不限于上述实施例，而是包括落入能够实现本发明目的的范围内的任何改型和改进。 
例如，虽然各个实施例中的第三台面形成为环形包围第一台面，但是另一可能的情形如图11所示，其中第三台面63可由多个台面组件631构成，并且多个台面组件631包围第一台面11的外周。 
但是，对于希望第三台面防止水侵入的情形，更优选地是仅调节台面组件之间的间隙，以至足以防止水侵入的程度。具体而言，对于要通过第三台面防止水侵入的情形，优选地将第三台面形成为部分有裂缝的环形，仅至宽到允许防止水侵入。 
这里，“多个台面组件631包围第一台面11的外周”的意思是在平面图中，只要第一台面的中心落入多个台面组件631包围的区域中就可以。 
例如，即使对于只有三个台面组件631的情形，如图12(A)所示，或者只有两个台面组件631的情形，如图12(B)所示，在平面图中，只要第一台面11的中心C落入多个台面组件631包围的区域A中就可以。 
如上所述，如果在平面图中第一台面11的中心C落入多个台面组件631包围的区域A中，则可以承受安装衬底至少在两个方向上的倾斜(例如，图12(B)中安装衬底在朝向一个台面组件631的方向上的倾斜，和安装衬底在朝向另一个台面组件631的方向上的倾斜)。 
但是，更优选地是第一台面11包含在多个台面组件631包围的区域中，而不从中突出，如图11和图12(A)所示。 
通过这种构造，以更可靠的方式，可承受安装衬底在不同方向上的倾斜。此外，可防止水从不同方向向第一台面11侵入。 
或者，在平面图中，第三台面73的平面布局可以是近似C形，如图13所示。 
对于在平面图中第三台面73形成为近似C形的情形，第三台面73必须以超过第一台面11外周一半的范围包围第一台面11。换而言之，只要在平面图中第一台面11的中心C落入第三台面73包围的区域A中就可以。 
如果在平面图中第一台面11的中心C落入第三台面73包围的区域A中，则可以承受安装衬底至少在两个方向上的倾斜(例如，图13中安装衬底朝右和朝左的倾斜)。 
此外在该情形中，第一台面11优选地包含在第三台面73包围的区域A中。 
或者，第三台面可布置为不仅包围第一台面11、51，还包围第一台面11、51以及第二台面12、52的外周。 
但是，形成第三台面以包围第一台面11、51以及第二台面12、52的外周会扩展第三台面的平面布局，因此更优选地，形成第三台面仅仅包围第一台面11、51，如以上实施例所述。 
虽然上述实施例中设置多个第二台面12、52，但是只设置单个第二台面也是允许的。 
第一实施例和第二实施例中将光接收元件1、3描述为雪崩光电二极管，但是不限于此，光接收元件1、3可以是具有第一至第三台面的 任意光接收元件。 
或者，第二实施例和第三实施例中，在第一台面11、51的侧壁上、在第三台面33、53的侧壁上、在被第一台面11、51的侧壁和第三台面33、53的侧壁包围的缓冲层102上、以及在GaAs膜502B上形成引出互连34、54，但不限于此，而是典型地允许形成桥形互连35，桥形互连35布置为跨过第一台面11与第三台面33之间的间隙，如图14所示。 
在这种情形下，优选在互连35下填充绝缘膜36。 
在制造半导体光学元件的工艺中或者在半导体元件的长期使用过程中，下面没有填充绝缘膜36而是留下中空结构的互连35，或者以梯级一致的互连的形式给出的互连35，有时候会造成断开现象。与之不同，采用填充绝缘膜36的结构可防止断开现象的发生，并提高半导体光学元件的可靠性。 
第二实施例中，第三台面33的高度方向的尺寸H3比第一台面11的高度方向的尺寸H1高，其中第三台面的高度方向的尺寸可与第一台面的高度方向的尺寸相等。类似地，在第三实施例中，第三台面的高度方向的尺寸也可设定为与第一台面的高度方向的尺寸相等。 

Claims (9)

1.一种半导体光学元件，包括：
半导体衬底；
第一台面，设置在所述半导体衬底之上，具有有源区和设置在所述有源区之上的第一电极；
第二台面，设置在所述半导体衬底之上，具有半导体层和设置在所述半导体层之上的第二电极；以及
第三台面，设置在所述半导体衬底之上，具有半导体层，
其中，所述第三台面形成为环形以包围所述第一台面。
2.如权利要求1所述的半导体光学元件，
其中，所述第三台面的一部分位于所述第一台面与所述第二台面之间。
3.如权利要求1或2所述的半导体光学元件，其中，所述第三台面的高度方向的尺寸与所述第一台面的高度方向的尺寸相等，或者大于所述第一台面的高度方向的尺寸。
4.如权利要求1所述的半导体光学元件，
其中，所述第三台面具有在其顶部形成的引出电极，以及
设置有互连，该互连将所述第一台面上的所述第一电极与所述第三台面的顶部的所述引出电极连接。
5.如权利要求4所述的半导体光学元件，
其中，所述互连布置为跨过所述第一台面与所述第三台面之间的间隙，以及
在所述互连下填充有绝缘膜。
6.如权利要求1所述的半导体光学元件，
其中，所述第一台面的顶部的面积小于所述第二台面的顶部的面积。
7.如权利要求1所述的半导体光学元件，
其中，所述半导体光学元件为半导体光接收元件，
所述第一台面的所述有源区为光吸收层，以及
所述第一台面与所述第二台面通过在所述半导体衬底之上形成的导电层电气连接。
8.如权利要求1所述的半导体光学元件，
其中，所述半导体光学元件为半导体光发射元件，以及
所述第一台面的所述有源区为光发射层。
9.如权利要求1所述的半导体光学元件，
其中，所述半导体光学元件以使所述各个台面的顶部与安装衬底相对的方式安装在所述安装衬底上。
CN2006800440804A 2005-12-26 2006-12-20 半导体光学元件 Expired - Fee Related CN101341600B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP372366/2005 2005-12-26
JP2005372366 2005-12-26
PCT/JP2006/325398 WO2007077740A1 (ja) 2005-12-26 2006-12-20 半導体光素子

Publications (2)

Publication Number Publication Date
CN101341600A CN101341600A (zh) 2009-01-07
CN101341600B true CN101341600B (zh) 2012-11-28

Family

ID=38228096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800440804A Expired - Fee Related CN101341600B (zh) 2005-12-26 2006-12-20 半导体光学元件

Country Status (5)

Country Link
US (1) US7952172B2 (zh)
EP (1) EP1968122A4 (zh)
JP (1) JP5034952B2 (zh)
CN (1) CN101341600B (zh)
WO (1) WO2007077740A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034368B2 (ja) * 2006-08-17 2012-09-26 富士ゼロックス株式会社 高周波特性が改善された表面発光型半導体レーザ素子
CN101859836B (zh) * 2009-04-07 2014-05-28 江苏璨扬光电有限公司 一种发光二极管及其制造方法
JP5642593B2 (ja) * 2010-05-18 2014-12-17 日本オクラロ株式会社 裏面入射型半導体受光素子、光受信モジュール、光トランシーバ
JP5519442B2 (ja) * 2010-08-11 2014-06-11 日本電信電話株式会社 アバランシェフォトダイオード
JP6162401B2 (ja) * 2012-12-28 2017-07-12 株式会社東芝 光半導体デバイス
JP7077500B2 (ja) * 2017-01-12 2022-05-31 ローム株式会社 面発光レーザ素子、光学装置
CN111435781B (zh) * 2019-01-15 2022-03-18 中国科学院半导体研究所 垂直腔面发射半导体激光器结构
CN111710751A (zh) * 2020-06-24 2020-09-25 中国电子科技集团公司第二十四研究所 硅基锗雪崩光电探测器阵列及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
CN1377107A (zh) * 2001-03-26 2002-10-30 精工爱普生株式会社 面发光激光器、光电二极管、制造方法及光电混载电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795627B2 (ja) 1994-09-28 1998-09-10 松下電器産業株式会社 垂直共振器型面発光レーザを有する光モジュール及びその製造方法
EP0704913B1 (en) * 1994-09-28 1999-09-01 Nippon Telegraph And Telephone Corporation Optical semiconductor device and method of fabricating the same
US5748661A (en) * 1996-07-19 1998-05-05 Motorola, Inc. Integrated lateral detector and laser device and method of fabrication
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3652108B2 (ja) * 1998-03-16 2005-05-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
JP3705013B2 (ja) 1999-05-24 2005-10-12 日本電気株式会社 半導体素子
JP3913402B2 (ja) * 1999-06-02 2007-05-09 新日本無線株式会社 高周波回路装置
JP2001085790A (ja) * 1999-09-16 2001-03-30 Toshiba Corp 発光増幅素子
JP2001298211A (ja) 2000-04-17 2001-10-26 Nec Corp 半導体受光素子及びその製造方法
DE10037103A1 (de) * 2000-07-27 2002-02-14 Aeg Infrarot Module Gmbh Multispektrale Photodiode
US6687268B2 (en) * 2001-03-26 2004-02-03 Seiko Epson Corporation Surface emitting laser and photodiode, manufacturing method therefor, and optoelectric integrated circuit using the surface emitting laser and the photodiode
JP4050028B2 (ja) * 2001-09-28 2008-02-20 株式会社東芝 面発光型半導体発光素子
CN100502060C (zh) * 2003-02-19 2009-06-17 日亚化学工业株式会社 氮化物半导体元件
JP4561042B2 (ja) 2003-04-11 2010-10-13 富士ゼロックス株式会社 面発光型半導体レーザおよびその製造方法
FR2855655B1 (fr) * 2003-05-26 2005-08-19 Commissariat Energie Atomique Detecteur de rayonnement infrarouge photovoltaique a grille conductrice independante et tridimensionnelle
JP4109159B2 (ja) * 2003-06-13 2008-07-02 浜松ホトニクス株式会社 半導体受光素子
US7433381B2 (en) * 2003-06-25 2008-10-07 Finisar Corporation InP based long wavelength VCSEL
US20050169336A1 (en) * 2004-02-04 2005-08-04 Fuji Xerox Co., Ltd. Vertical-cavity surface-emitting semiconductor laser
JP2005277057A (ja) 2004-03-24 2005-10-06 Anritsu Corp 半導体受光素子及び半導体受光装置
JP4306508B2 (ja) * 2004-03-29 2009-08-05 三菱電機株式会社 アバランシェフォトダイオード
JP4611066B2 (ja) 2004-04-13 2011-01-12 三菱電機株式会社 アバランシェフォトダイオード
US7538357B2 (en) * 2004-08-20 2009-05-26 Panasonic Corporation Semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796714A (en) * 1994-09-28 1998-08-18 Matsushita Electric Industrial Co., Ltd. Optical module having a vertical-cavity surface-emitting laser
CN1377107A (zh) * 2001-03-26 2002-10-30 精工爱普生株式会社 面发光激光器、光电二极管、制造方法及光电混载电路

Also Published As

Publication number Publication date
JP5034952B2 (ja) 2012-09-26
US20090160033A1 (en) 2009-06-25
US7952172B2 (en) 2011-05-31
EP1968122A1 (en) 2008-09-10
CN101341600A (zh) 2009-01-07
JPWO2007077740A1 (ja) 2009-06-11
EP1968122A4 (en) 2010-02-24
WO2007077740A1 (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
CN101341600B (zh) 半导体光学元件
JP5045436B2 (ja) アバランシェフォトダイオード
KR20230120563A (ko) 3d 및 lidar 감지 모듈
JP4609430B2 (ja) アバランシェフォトダイオード
EP1357648B1 (en) High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
KR100809413B1 (ko) 광검출기를 구비한 수직 공진 표면방출레이저 및 그제조방법
US7259439B2 (en) Semiconductor photodetector and its production method
US6753214B1 (en) Photodetector with isolation implant region for reduced device capacitance and increased bandwidth
CN101183691A (zh) 半导体光电探测器芯片结构
TWI544707B (zh) 高速雷射裝置
US5757829A (en) Flip chip power monitoring system for vertical cavity surface emitting lasers
US20060118897A1 (en) Semiconductor component comprising a buried mirror
US10553742B2 (en) Back-surface-incident type light-receiving device and optical module
JP4109159B2 (ja) 半導体受光素子
US6791152B2 (en) Photodetector device and method for manufacturing the same
KR100550417B1 (ko) 양방향 광통신용 소자 및 그의 제조 방법
KR100636093B1 (ko) 광검출기 디바이스 및 그 제조방법
JP3897420B2 (ja) 半導体光変調装置およびその製造方法
JPH07162022A (ja) 半導体受光素子、その製造方法および半導体の加工方法
EP4210185A1 (en) Integrated opto-electronic device for flip-chip integration
JP2023006305A (ja) 半導体受光素子およびその製造方法
JP2004111548A (ja) 半導体受光素子
JP2004165529A (ja) 光半導体装置及びその製造方法
JPS639987A (ja) 半導体受光素子
JP2001308367A (ja) フォトダイオード

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20141220

EXPY Termination of patent right or utility model