JP2005277057A - 半導体受光素子及び半導体受光装置 - Google Patents

Abstract

【課題】 従来のものよりも製造歩留を高くして製造コストを下げることができ、しかも実装強度を大きくして高信頼性を維持することができる半導体受光素子及び半導体受光装置を提供すること。
【解決手段】 半導体受光装置１０は、半導体受光素子２０と、サブマウント３０とを有し、半導体受光素子２０は、半導体基板２４に形成されたｎ電極２２及び２３と、ｐ電極２１を有するメサ型の半導体積層部２５と、パッシベーション膜２６とを備え、サブマウント３０は、配線パターン３１〜３３と、ｐ電極２１と配線パターン３１とを電気的に接続するバンプ３４と、ｎ電極２２及び２３と配線パターン３２及び３３とをそれぞれ電気的に接続するバンプ３５及び３６とを備える。
【選択図】 図１

Description

本発明は、例えば光通信ネットワークや光信号処理システム等において光信号を電気信号に変換する半導体受光素子及び半導体受光装置に関する。

従来、この種の半導体受光素子としては、図７（ａ）及び（ｂ）に示すようなものが知られている。ここで、図７（ａ）は従来の半導体素子の外観斜視図であり、図７（ｂ）は図７（ａ）におけるＢ―Ｂ断面図である。

図７（ａ）及び（ｂ）に示された従来の半導体受光素子１は、半導体基板２と、第１のメサ部３の上面に設けられたｐ電極４と、半導体基板２の上面と第２のメサ部５（５ａ〜５ｄ）の上面との間に設けられたｎ電極６及び７とを備えている。

従来の半導体受光素子１は、図８に示すように、第１のメサ部３及び第２のメサ部５の上面の高さがほぼ一致する構成を有しているので、ｐ電極４、ｎ電極６及び７がハンダバンプ９ａ及び配線パターン９ｂを介してサブマウント８に固着され、フリップチップ実装に対応できるようになっている。

したがって、従来の半導体受光素子１は、サブマウント８との実装時に一般に使用されるボンディングワイヤを廃止することができるので、ボンディングワイヤの寄生インダクタンスの寄与による周波数特性の劣化を解決し、良好な高速応答性が実現できるようになっている（例えば、特許文献１参照。）。
特許２９４５４３８号公報（第３−４頁、第１図）

しかしながら、このような従来の半導体受光素子１は、図７（ａ）及び（ｂ）に示すように、ｎ電極６及び７が第２のメサ部５の上面から半導体基板２の上面までの約２〜５μｍの段差間において形成されているので、ｎ電極６及び７を一般的な膜厚である０．５μｍ程度の金属膜で形成した場合は、金属膜の切断、すなわち段切れが特に図示された矢印ａ〜ｄの箇所で発生して製造歩留が低くなり製造コストが高くなるという問題があった。

段切れを防止するため、ｎ電極６及び７の金属膜の膜厚を３μｍ以上に厚くすることもできるが、図７（ｂ）に示すような段差がある部分において金属膜の膜厚を厚くするのは作製工程の点から困難であるため製造歩留が低下し、しかも、ｎ電極６及び７の金属膜はＡｕが用いられるので、膜厚を厚くするとコストアップになるという問題があった。

また、従来の半導体受光素子１においては、第１のメサ部３及び第２のメサ部５の上面径が一般に３０〜５０μｍ程度であり、図８に示すようにサブマウント８と実装する際に、第１のメサ部３及び第２のメサ部５とサブマウント８のハンダバンプ９ａとを密着させる密着面積は狭く、実装強度は低かった。このため、実装強度を大きくして信頼性を高めることが困難であるという問題があった。

本発明は、このような問題を解決するためになされたものであり、従来のものよりも製造歩留を高くして製造コストを下げることができ、しかも実装強度を大きくして高信頼性を維持することができる半導体受光素子及び半導体受光装置を提供するものである。

本発明の半導体受光素子は、半導体基板と、前記半導体基板の一方の面上に積層された半導体層を有する半導体積層部と、前記半導体基板の前記一方の面側に設けられ、前記半導体積層部に電界を印加する第１電極及び第２電極とを備え、前記半導体積層部は光を吸収してキャリアを生成する光吸収層を含み、前記半導体積層部に前記電界が印加されたとき、前記光吸収層が前記光を吸収して前記キャリアを生成する半導体受光素子において、前記半導体基板の前記一方の面から前記第１電極までの距離は、前記半導体基板の前記一方の面から前記第２電極までの距離と異なることを特徴とする構成を有している。

この構成により、本発明の半導体受光素子は、半導体基板の一方の面から第１電極までの距離と半導体基板の一方の面から第２電極までの距離とが異なるよう第１電極及び第２電極が設けられるので、サブマウントとの実装の際に、第１電極及び第２電極とサブマウントとを異なる長さのバンプで接続することによって、従来の素子のように電極を形成する金属膜を段差のある部分に形成する必要がなく段切れを回避することができ、従来の素子よりも製造歩留を高くして製造コストを下げることができる。

また、前述の構成により、本発明の半導体受光素子は、半導体基板の一方の面から第１電極までの距離と半導体基板の一方の面から第２電極までの距離とが異なるよう第１電極及び第２電極が設けられるので、サブマウントとの実装の際に、第１電極及び第２電極とサブマウントとを接続するバンプの一方の断面積を他方の断面積よりも十分大きくすることによって、第１電極及び第２電極とサブマウントとの密着面積を従来の素子よりも格段に大きくすることができるので、従来の素子よりもサブマウントとの実装強度を大きくして高信頼性を維持することができる。

また、本発明の半導体受光素子は、前記第１電極が、前記半導体基板の前記一方の面から遠ざかる方向における前記半導体積層部の先端に設けられたことを特徴とする構成を有している。

この構成により、本発明の半導体受光素子は、第１電極が、半導体積層部の先端に形成され、第２電極が、半導体積層部の積層方向において第１電極とは異なる高さで形成されるので、サブマウントとの実装の際に、第１電極及び第２電極とサブマウントとを異なる長さのバンプで接続することによって、従来の素子のように電極を形成する金属膜を段差のある部分に形成する必要がなく段切れを回避することができ、従来の素子よりも製造歩留を高くして製造コストを下げることができる。

また、前述の構成により、本発明の半導体受光素子は、第１電極が、半導体積層部の先端に形成され、第２電極が、半導体積層部の積層方向において第１電極とは異なる高さで形成されるので、サブマウントとの実装の際に、第２電極とサブマウントとを接続するバンプの断面積を第１電極とサブマウントとを接続するバンプの断面積よりも十分大きくすることによって、第１電極及び第２電極とサブマウントとの密着面積を従来の素子よりも格段に大きくすることができるので、従来の素子よりもサブマウントとの実装強度を大きくして高信頼性を維持することができる。

さらに、本発明の半導体受光素子においては、前記第２電極が、前記半導体基板の前記一方の面上に設けられたことを特徴とする構成を有している。

この構成により、本発明の半導体受光素子は、第２電極が、半導体基板の一方の面上に形成され、第１電極が、半導体積層部の積層方向において第２電極とは異なる高さで形成されるので、サブマウントとの実装の際に、第１電極及び第２電極とサブマウントとを異なる長さのバンプで接続することによって、従来の素子のように電極を形成する金属膜を段差のある部分に形成する必要がなく段切れを回避することができ、従来の素子よりも製造歩留を高くして製造コストを下げることができる。

また、前述の構成により、本発明の半導体受光素子は、第２電極が、半導体基板の一方の面上に形成され、第１電極が、半導体積層部の積層方向において第２電極とは異なる高さで形成されるので、サブマウントとの実装の際に、第２電極とサブマウントとを接続するバンプの断面積を第１電極とサブマウントとを接続するバンプの断面積よりも十分大きくすることによって、第１電極及び第２電極とサブマウントとの密着面積を従来の素子よりも格段に大きくすることができるので、従来の素子よりもサブマウントとの実装強度を大きくして高信頼性を維持することができる。

さらに、本発明の半導体受光素子は、前記半導体基板の前記一方の面上に設けられた柱状部を備えたことを特徴とする構成を有している。

この構成により、本発明の半導体受光素子は、柱状部が、半導体基板の一方の面上に設けられ、サブマウントとの実装時の加圧によって生じる応力を分散させるので、実装時の加圧による半導体積層部の特性劣化を防止することができると共に、従来の素子よりもサブマウントとの実装強度を大きくして高信頼性を維持することができる。

さらに、本発明の半導体受光素子は、前記半導体基板の前記一方の面上に設けられた複数の柱状部を備え、前記半導体積層部は、前記複数の柱状部に囲まれた範囲内に設けられたことを特徴とする構成を有している。

この構成により、本発明の半導体受光素子は、複数の柱状部が、半導体基板の一方の面上に、半導体積層部を取り囲むように形成され、柱状部がサブマウントとの実装時の加圧によって生じる応力を分散させるので、実装時の加圧による半導体積層部の特性劣化を防止することができると共に、従来の素子よりもサブマウントとの実装強度を大きくして高信頼性を維持することができる。

本発明の半導体受光装置は、半導体受光素子と、前記半導体受光素子を実装するサブマウントとを備え、前記サブマウントは、前記第１電極及び前記第２電極にそれぞれ接続される配線パターンを含むことを特徴とする構成を有している。

この構成により、本発明の半導体受光装置は、サブマウントとの実装の際に、第１及び第２電極とサブマウントの配線パターンとを異なる長さのバンプで接続することによって、従来の装置のように電極を形成する金属膜を段差のある部分に形成する必要がなく段切れを回避することができ、しかもサブマウントとの実装強度の信頼性を従来の装置よりも高めることができる。

本発明は、従来のものよりも製造歩留を高くして製造コストを下げることができ、しかも実装強度を大きくして高信頼性を維持することができるという効果を有する半導体受光素子及び半導体受光装置を提供することができるものである。

以下、本発明の実施の形態について説明する。

（第１の実施の形態）
まず、本発明の第１の実施の形態の半導体受光装置の構成について説明する。

図１に示すように、本実施の形態の半導体受光装置１０は、矢印で示された方向から入射（以下「裏面入射」という。）した光を電気信号に変換する半導体受光素子２０と、半導体受光素子２０からの電気信号を所定の回路に出力するサブマウント３０とを有し、サブマウント３０は、配線パターン３１〜３３と、ｐ電極２１と配線パターン３１とを電気的に接続するバンプ３４と、ｎ電極２２及び２３と配線パターン３２及び３３とをそれぞれ電気的に接続するバンプ３５及び３６とを備えている。

次に、半導体受光素子２０の構成について、図２（ａ）及び（ｂ）に基づいて説明する。なお、図２（ａ）は半導体受光素子２０の平面図、図２（ｂ）は図２（ａ）におけるＸ―Ｘ断面図である。

半導体受光素子２０は、半導体基板２４に形成された第２電極としてのｎ電極２２及び２３と、半導体基板２４に積層されて形成され、第１電極としてのｐ電極２１を有するメサ型の半導体積層部２５と、パッシベーション膜２６とを備えている。

なお、以下の記載において、半導体積層部２５が半導体基板２４に積層された積層方向を上方向と定義し、上方向の側にある面を上面という。

半導体積層部２５は、半導体受光素子２０がアバランシェフォトダイオード（Avalanche Photo-diode）を構成する場合、例えば図２（ｂ）に示すような構造を有する。すなわち、半導体積層部２５は、例えば、ｎ^＋型ＩｎＰからなる半導体基板２４の上面に、ｎ^＋型ＩｎＰからなるバッファ層２５ａと、ｉ型ＩｎＧａＡｓからなり、入射した光を吸収してキャリアとしての電子と正孔との対を生成する光吸収層２５ｂと、ｎ^＋型ＩｎＰからなる電界緩和層２５ｃと、ｐ⁻型ＩｎＰからなる増倍層２５ｄと、ｐ^＋型ＩｎＧａＡｓからなるコンタクト層２５ｅとがエピタキシャル成長によりメサ部内に積層されて構成されている。

ｐ電極２１は、例えばＺｎ／Ａｕで構成され、パッシベーション膜２６を半導体積層部２５に被覆した後にコンタクト層２５ｅに接するよう形成されている。ｐ電極２１が形成される半導体積層部２５の上面及びｐ電極２１の直径は、それぞれ、例えば４０〜５０μｍ、３０〜４０μｍである。

ｎ電極２２及び２３は、例えばＴｉ／Ｐｔ／Ａｕで構成され、図２（ａ）に示された寸法ｍ及びｎが、それぞれ、例えば２００μｍ及び３００μｍ程度で形成される。

次に、本実施の形態の半導体受光装置１０の製造方法について説明する。

まず、ｎ^＋型ＩｎＰからなる半導体基板２４の上面に、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy：有機金属気相エピタキシャル成長）法により各半導体層を形成した後、上方からのウェットエッチングにより半導体積層部２５を形成する。

具体的には、半導体基板２４の上面に、例えば、ｎ^＋型ＩｎＰからなるバッファ層２５ａ（膜厚０．５〜１μｍ）と、ｉ型ＩｎＧａＡｓからなる光吸収層２５ｂ（膜厚０．５〜２μｍ）と、ｎ^＋型ＩｎＰからなる電界緩和層２５ｃ（膜厚０．０１〜０．１μｍ）と、ｐ⁻型ＩｎＰからなる増倍層２５ｄ（膜厚０．１〜１μｍ）と、ｐ^＋型ＩｎＧａＡｓからなるコンタクト層２５ｅ（膜厚０．１〜０．５μｍ）とが順次、エピタキシャル成長される。

次いで、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、例えばＳｉＮｘからなるパッシベーション膜２６を形成する。

さらに、パッシベーション膜２６をパターンニングし、ｐ電極２１、ｎ電極２２及び２３の位置のパッシベーション膜２６を除去する。

引き続き、電子ビーム蒸着法により、例えば、Ｚｎ／Ａｕ（膜厚約１００ｎｍ／３００ｎｍ）で構成されたｐ電極２１をコンタクト層２５ｅとオーミック接合するよう半導体積層部２５の上面に形成する。

同様に、電子ビーム蒸着法により、例えば、Ｔｉ／Ｐｔ／Ａｕ（膜厚約２０ｎｍ／５０ｎｍ／３００ｎｍ）で構成されたｎ電極２２及び２３を半導体基板２４とオーミック接合するよう形成する。

そして、例えばＡｕ／Ｓｎで構成されたバンプ３４〜３６が配線パターン３１〜３３に設けられたサブマウント３０の上面に、半導体受光素子２０をフェイスダウンして設置し、半導体受光素子２０の裏面及びサブマウントの下面から加熱及び加圧を行なってバンプ３４〜３６を溶かし、半導体受光素子２０とサブマウント３０とを接続固着する。

次に、本実施の形態の半導体受光装置１０の動作について図１及び図２に基づいて説明する。

まず、ｐ電極２１とｎ電極２２及び２３との間に所定の逆バイアス電圧が印加された状態で半導体受光装置１０の裏面から光が入射される。

次いで、入射された光は、半導体基板２４及びバッファ層２５ａを透過して光吸収層２５ｂで吸収されることにより、電子と正孔との対が生成される。

引き続き、光吸収層２５ｂで生成された電子は、バッファ層２５ａ及び半導体基板２４を介してｎ電極２２及び２３に移動する。一方、光吸収層２５ｂで生成された正孔は、電界緩和層２５ｃを介して増倍層２５ｄに移動して増倍され、コンタクト層２５ｅを介してｐ電極２１に移動する。

そして、ｎ電極２２及び２３に移動した電子と、ｐ電極２１に移動した正孔とが、それぞれ、バンプ３４とバンプ３５及び３６とを介してサブマウント３０の配線パターン３１と配線パターン３２及び３３に移動し、電気信号としてサブマウント３０から所定の回路に出力される。

なお、以上の説明において、入射する光は裏面入射としたが、本発明はこれに限定されるものではなく、例えば、図２（ａ）に示された矢印Ａの方向から光吸収層２５ｂに光を入射させる方式、いわゆる端面入射の構成であってもかまわない。この構成により、半導体受光装置１０は、端面入射型の他の光学部品と同一の基板面上に実装されて光信号を処理することが可能となる。

以上のように、本実施の形態の半導体受光装置１０によれば、ｐ電極２１を半導体積層部２５の上面に設け、ｎ電極２２及び２３を半導体基板２４の上面に設けると共に、半導体受光素子２０とサブマウント３０とをバンプ３４〜３６で接続する構成としたので、従来の装置のように電極を形成する金属膜を段差のある部分に形成する必要がなく段切れを回避することができ、しかも半導体受光素子２０とサブマウント３０との実装強度の信頼性を従来のものよりも高めることができる。

なお、本実施の形態において、半導体受光素子２０がアバランシェフォトダイオードを構成する例を挙げて説明したが、本発明はこれに限定されるものではなく、半導体受光素子２０が例えばｐｉｎ型のフォトダイオードを構成する場合でも同様の効果が得られる。

（第２の実施の形態）
まず、本発明の第２の実施の形態の半導体受光装置の構成について説明する。なお、本発明の第１の実施の形態の半導体受光装置１０と同様な構成については同一の符号を付して詳細な説明を省略する。

図３に示すように、本実施の形態の半導体受光装置４０は、裏面入射した光を電気信号に変換する半導体受光素子５０と、半導体受光素子５０からの電気信号を所定の回路に出力するサブマウント３０とを備えている。

次に、半導体受光素子５０の構成について、図４（ａ）及び（ｂ）に基づいて説明する。なお、図４（ａ）は半導体受光素子５０の平面図、図４（ｂ）は図４（ａ）におけるＹ―Ｙ断面図である。

半導体受光素子５０は、半導体基板２４に形成された第２電極としてのｎ電極５１及び５２と、半導体積層部２５とほぼ同一の形状で形成された４つの柱状部５３とを備えている。

ｎ電極５１及び５２は、例えばＴｉ／Ｐｔ／Ａｕで構成され、図４（ａ）に示された寸法ｒ及びｓが、それぞれ、例えば２００μｍ及び３００μｍ程度で形成される。

柱状部５３は、半導体積層部２５と同様にメサ内部が半導体膜で積層され、パッシベーション膜２６で被覆された構成となっている。また、４つの柱状部５３は、半導体基板２４の面上に、半導体積層部２５を囲むように配置されている。

なお、本実施の形態の半導体受光装置４０において、４つの柱状部５３を形成する製造方法は、前述した半導体積層部２５を形成する製造方法と同様である。すなわち、半導体基板２４の上面に、例えば、ＭＯＶＰＥ法により各半導体層を形成した後、上方からのウェットエッチングにより半導体積層部２５と、４つの柱状部５３とが形成される。

また、本実施の形態の半導体受光装置４０において、柱状部５３以外の製造方法と半導体受光装置４０の動作については、本発明の第１の実施の形態の半導体受光装置１０と同様なので詳細な説明を省略する。

ここで、本実施の形態の他の態様の半導体受光素子について、図５（ａ）及び（ｂ）に基づいて説明する。なお、図５（ａ）は本実施の形態の他の態様の半導体受光素子の平面図、図５（ｂ）は図５（ａ）におけるＺ―Ｚ断面図である。

図５（ａ）及び（ｂ）に示すように、本実施の形態の他の態様の半導体受光素子６０は、ｎ電極６１及び６２が形成された範囲内にそれぞれ柱状部６３及び６４が形成された構成を備えている。

柱状部６３及び６４を形成する製造方法は、前述した半導体積層部２５及び４つの柱状部５３を形成する製造方法と同様である。すなわち、半導体基板２４の上面に、例えば、ＭＯＶＰＥ法により各半導体層を形成した後、上方からのウェットエッチングにより半導体積層部２５と、４つの柱状部５３と、柱状部６３及び６４とが形成される。

また、ｎ電極６１及び６２を形成する製造方法は、本発明の第１の実施の形態の半導体受光装置１０におけるｎ電極２２及び２３を形成する製造方法と同様である。すなわち、パッシベーション膜２６をパターンニングした後、ｐ電極２１、ｎ電極６１及び６２の位置のパッシベーション膜２６を除去し、電子ビーム蒸着法により、例えばＺｎ／Ａｕ、又はＴｉ／Ｐｔ／Ａｕの材料を用いることによりオーミック接合を形成する。

以上のように、本実施の形態の半導体受光装置４０によれば、柱状部５３は、ｐ電極２１が形成された半導体積層部２５を取り囲むように形成する構成としたので、半導体受光素子５０とサブマウント３０との実装時の加圧によって生じる応力を柱状部５３によって分散することができ、実装時の加圧による半導体積層部２５の特性劣化を防止することができると共に、半導体受光装置４０とサブマウント３０との実装強度の信頼性をさらに高めることができる。

また、本実施の形態の他の態様の半導体受光素子６０によれば、４つの柱状部５３に加えて、柱状部６３及び６４を形成する構成としたので、半導体受光素子６０とサブマウント３０との実装時の加圧によって生じる応力を４つの柱状部５３と柱状部６３及び６４とによって分散することができるので、実装時の加圧による半導体積層部２５、ｎ電極２２及び２３の特性劣化を防止して歩留を高くすることができると共に、半導体受光素子６０とサブマウント３０との実装強度の信頼性をさらに高めることができる。

なお、本実施の形態において、図４に示すように、柱状部５３が半導体積層部２５とほぼ同一の形状で形成された例を挙げて説明したが、本発明はこれに限定されるものではなく、柱状部５３の太さや上方向の長さ等を半導体積層部２５と異なるものとしてもよい。

また、本実施の形態において、半導体受光装置４０が４つの柱状部５３を備える例を挙げて説明したが、本発明はこれに限定されるものではなく、例えば１つの柱状部５３を備える構成としてもよい。

また、本実施の形態において、柱状部５３、６３及び６４は、半導体積層部２５と同様にメサ内部が半導体膜で積層される例を挙げて説明したが、本発明はこれに限定されるものではなく、柱状部５３、６３及び６４を例えばポリイミドで形成する構成としてもよい。

また、本実施の形態において、半導体受光素子５０がアバランシェフォトダイオードを構成する例を挙げて説明したが、本発明はこれに限定されるものではなく、半導体受光素子５０が例えばｐｉｎ型のフォトダイオードを構成する場合でも同様の効果が得られる。

（第３の実施の形態）
まず、本発明の第３の実施の形態の半導体受光装置の構成について説明する。なお、本発明の第２の実施の形態の半導体受光装置４０と同様な構成については同一の符号を付して詳細な説明を省略する。

図６に示すように、本実施の形態の半導体受光装置７０は、半導体受光素子５０と、半導体受光素子５０からの電気信号を所定の回路に出力するサブマウント８０とを有し、サブマウント８０は、ｐ電極２１と対向する面に化学的加工や機械的加工等によって形成された凹部８１と、凹部８１に設けられた配線パターン３１及びバンプ８２とを備えている。

凹部８１は、半導体基板２４の上面から半導体積層部２５の上面までの寸法と、半導体基板２４の上面から柱状部５３の上面までの寸法との寸法差にばらつきがある場合、特に前者が後者よりも大きくなる傾向の場合を想定し、半導体積層部２５のニゲとして機能して両者の寸法差を吸収するようになっている。

なお、本実施の形態の半導体受光装置７０において凹部８１以外の製造方法と、半導体受光装置７０の動作については、本発明の第２の実施の形態の半導体受光装置４０と同様なので詳細な説明を省略する。

また、半導体基板２４の上面から半導体積層部２５の上面までの寸法と、半導体基板２４の上面から柱状部５３の上面までの寸法との寸法差にばらつきがある場合、特に前者が後者よりも小さくなる傾向の場合を想定し、凹部８１に代えて凸部を設け、両者の寸法差を吸収するようにしてもよい。

以上のように、本実施の形態の半導体受光装置７０によれば、ｐ電極２１と対向するサブマウント８０の面に凹部８１を形成し、凹部８１は、半導体積層部２５のニゲとして機能して両者の寸法差を吸収する構成としたので、半導体基板２４の上面と柱状部５３の上面との位置にばらつきがある場合でも、ばらつきを吸収してサブマウント８０に実装することができるので、半導体受光素子５０とサブマウント８０との実装強度の信頼性をさらに高めることができる。

以上のように、本発明にかかる半導体受光素子は、従来のものよりも製造歩留を高くして製造コストを下げることができ、しかも実装強度を大きくして高信頼性を維持することができるという効果を有し、光通信ネットワークや光信号処理システム等において光信号を電気信号に変換する半導体受光素子及び半導体受光装置等として有用である。

本発明の第１の実施の形態の半導体受光装置の断面図 （ａ）本発明の第１の実施の形態の半導体受光素子の平面図 （ｂ）本発明の第１の実施の形態の半導体受光素子のＸ−Ｘ断面図 本発明の第２の実施の形態の半導体受光装置の断面図 （ａ）本発明の第２の実施の形態の半導体受光素子の平面図 （ｂ）本発明の第２の実施の形態の半導体受光素子のＹ−Ｙ断面図 （ａ）本発明の第２の実施の形態の他の態様の半導体受光素子の平面図 （ｂ）本発明の第２の実施の形態の他の態様の半導体受光素子のＺ−Ｚ断面図 本発明の第３の実施の形態の半導体受光装置の断面図 （ａ）従来の半導体受光素子の外観斜視図 （ｂ）従来の半導体受光素子のＢ−Ｂ断面図 従来の半導体受光装置の断面図

符号の説明

１０、４０、７０ 半導体受光装置
２０、５０、６０ 半導体受光素子
２１ ｐ電極（第１電極）
２２、２３、５１、５２、６１、６２ ｎ電極（第２電極）
２４ 半導体基板
２５ 半導体積層部
２５ａ バッファ層
２５ｂ 光吸収層
２５ｃ 電界緩和層
２５ｄ 増倍層
２５ｅ コンタクト層
２６、２７ パッシベーション膜
３０、８０ サブマウント
３１〜３３ 配線パターン
３４〜３６、８２ バンプ
５３、６３、６４ 柱状部
８１ 凹部

Claims (6)

1. 半導体基板（２４）と、前記半導体基板（２４）の一方の面上に積層された半導体層を有する半導体積層部（２５）と、前記半導体基板（２４）の前記一方の面側に設けられ、前記半導体積層部（２５）に電界を印加する第１電極（２１）及び第２電極（２２、２３）とを備え、前記半導体積層部（２５）は光を吸収してキャリアを生成する光吸収層（２５ｂ）を含み、前記半導体積層部（２５）に前記電界が印加されたとき、前記光吸収層（２５ｂ）が前記光を吸収して前記キャリアを生成する半導体受光素子において、
   前記半導体基板（２４）の前記一方の面から前記第１電極（２１）までの距離は、前記半導体基板（２４）の前記一方の面から前記第２電極（２２、２３）までの距離と異なることを特徴とする半導体受光素子。
2. 前記第１電極（２１）は、前記半導体基板（２４）の前記一方の面から遠ざかる方向における前記半導体積層部（２５）の先端に設けられたことを特徴とする請求項１に記載の半導体受光素子。
3. 前記第２電極（２２、２３）は、前記半導体基板（２４）の前記一方の面上に設けられたことを特徴とする請求項１又は請求項２に記載の半導体受光素子。
4. 前記半導体基板（２４）の前記一方の面上に設けられた柱状部（５３）を備えたことを特徴とする請求項１から請求項３までのいずれかに記載の半導体受光素子。
5. 前記半導体基板（２４）の前記一方の面上に設けられた複数の柱状部（５３）を備え、前記半導体積層部（２５）は、前記複数の柱状部（５３）に囲まれた範囲内に設けられたことを特徴とする請求項１から請求項３までのいずれかに記載の半導体受光素子。
6. 請求項１から請求項５までのいずれかに記載の半導体受光素子（２０）と、前記半導体受光素子（２０）を実装するサブマウント（３０）とを備え、前記サブマウント（３０）は、前記第１電極（２１）及び前記第２電極（２２、２３）にそれぞれ接続される配線パターン（３１、３２、３３）を含むことを特徴とする半導体受光装置。

Images