JP5034368B2 - 高周波特性が改善された表面発光型半導体レーザ素子 - Google Patents

高周波特性が改善された表面発光型半導体レーザ素子 Download PDF

Info

Publication number
JP5034368B2
JP5034368B2 JP2006222179A JP2006222179A JP5034368B2 JP 5034368 B2 JP5034368 B2 JP 5034368B2 JP 2006222179 A JP2006222179 A JP 2006222179A JP 2006222179 A JP2006222179 A JP 2006222179A JP 5034368 B2 JP5034368 B2 JP 5034368B2
Authority
JP
Japan
Prior art keywords
electrode
layer
semiconductor laser
laser device
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222179A
Other languages
English (en)
Other versions
JP2008047717A (ja
Inventor
伸明 植木
尚孝 向山
亮次 石井
毅 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP2006222179A priority Critical patent/JP5034368B2/ja
Priority to US11/706,597 priority patent/US7496123B2/en
Priority to CN2007100910651A priority patent/CN101127433B/zh
Publication of JP2008047717A publication Critical patent/JP2008047717A/ja
Application granted granted Critical
Publication of JP5034368B2 publication Critical patent/JP5034368B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02212Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02251Out-coupling of light using optical fibres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0225Out-coupling of light
    • H01S5/02253Out-coupling of light using lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/06Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226Modulation at ultra-high frequencies

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、光情報処理あるいは高速光通信の光源として利用される表面発光型半導体レーザ素子およびその製造方法に関する。
近年、光通信や光記録等の技術分野において、表面発光型半導体レーザ(垂直共振器型面発光レーザ;Vertical-Cavity Surface-Emitting Laser diode、以下VCSELという)への関心が高まっている。
VCSELは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態で素子を評価できる、光源の二次元アレイ化が可能、といった特長を有する。これらは従来レーザ光源として用いられてきた端面発光型半導体レーザにはない優れた特徴である。反面、低しきい値電流の理由でもある「活性領域の体積が小さい」という事情から、素子単体で10 mWを超えるような高い光出力を得るのが難しく、また、素子抵抗が典型的には数十から数百オームと、端面発光型半導体レーザ(数オーム)に比べ非常に高いといった欠点もある。
光ファイバを用いた光通信は、これまで主に中長距離(数キロから数十キロメーター)のデータ伝送に用いられてきた。ここでは石英を材料とするシングルモード型光ファイバと、1.31ミクロン、あるいは1.55ミクロンといった長波長帯に発振ピークを有するレーザが用いられてきた。これらはファイバ中の分散が少ない、あるいは伝送損失が極めて小さい、といった利点を有する光源だが、素子の温度制御が必要だったり、光ファイバとレーザの光軸合わせに手間がかかるなど、課題も多い。また通信事業者が主たる利用者となるため一般消費者向け商品に比べ生産量が少ないこともあり、これらを利用したシステム自体、高価なものとなっている。
昨今、非対称デジタル加入者線(ADSL)やケーブルテレビ(CATV)の普及により、従来に比べ十から百倍にも達する高速、大容量のデータ伝送が実現され、インターネットの利用者数はますます増大している。それに伴い一般家庭でもさらなる高速、大容量のデータ伝送に対する要求が高まり、既に多くの家庭に光ファイバが引き込まれる状況となっている。
しかし、主に中長距離の通信に用いられるシングルモード型光ファイバと分布帰還型(DFB)レーザの組み合わせを、高々数から数十メーターの一般家庭−電柱間のデータ伝送に用いるのは不経済である。こうした短距離(数百メーター以下)の通信にはマルチモード型シリカファイバ、あるいはプラスティック・オプティカル・ファイバ(POF)といった、コストの安い光ファイバを用いる方が経済性が高い。したがって、これらマルチモード型光ファイバに用いられる光源は、必然的に素子それ自体が安価であることに加え、特別な光学系や駆動系を必要としないことが望ましく、これらの要件を充たすVCSELは、有力な選択肢のひとつとなっている。
ところで、屋内のネットワークであるローカルエリアネットワーク(LAN)では、そのデータ伝送速度が十メガビット毎秒に始まり百メガビット毎秒へと進展した。最近では一ギガビット毎秒のものも登場し始め、近い将来十ギガビット毎秒へ発展するものと予想されている。一ギガビット毎秒まではツイストペア線(銅製)を使った電気配線で対応できたが、それ以上の領域ではノイズ耐性の点で限界と考えられており、光配線にとって代わられるものと推測される。
十ギガビット毎秒のイーサネット(登録商標)に用いられる光配線の光源に、VCSELを採用する動きが活発化しており、開発も進められている。数ギガヘルツ程度の変調は現状でもなんら問題ないが、さらに変調帯域を広げようとした場合、なんらかの施策が必要である。
半導体レーザ素子の変調帯域を表す指標である3 dBダウン遮断周波数(f3dB)は、誘導性リアクタンスが無視できるほど小さい場合、式(1)で表される。
Figure 0005034368
ここでCは素子容量、Rは素子抵抗を表す。この式によれば、変調帯域は素子の持つCR時定数に依存し、その低減が帯域を広げることに繋がることがわかる。
素子抵抗を低減するには、単純には発光領域の径を広げればよいが、発光領域の径の拡大は活性領域の体積増加に繋がり、結果的に応答性の低下を招く。したがって最も簡便な応答性改善施策は素子容量の低減と言うことができる。
VCSELの素子容量を低減する目的でこれまでにも様々な構造が提案されている。代表的なものにポリイミドによる埋め込み構造、あるいはコプレーナ電極構造がある。
平行平板導体間に生ずる静電容量Cは、式(2)で与えられる。
Figure 0005034368
ここで、ε0は真空の誘電率(8.854×10-12 F/m)、εsは材料固有の比誘電率、Sは導体の面積、dは導体間の距離を表す。
特許文献1に開示されるポリイミド埋め込み構造の場合、発光領域の周辺に位置するメサ底部を厚いポリイミドで埋め込んで、これを挟んで上下に形成された電極間の静電容量を低減している。通常、シリコン系絶縁膜の厚膜形成は難しいので、厚膜形成の容易な絶縁性ポリイミドを使って式(2)における導体間の距離dを大きくする手法であると考えられる。
ただし材料固有の比誘電率εsは、一般的にポリイミドよりシリコン系絶縁膜の方が小さく、ポリイミドはその2倍程度であるから、シリコン系絶縁膜よりも数倍厚くしないと容量低減にならないことは明記されるべきである。
特許文献2は、コプレーナ電極構造のレーザ素子を開示している。通常のVCSELは、基板裏面側にp側またはn側のいずれか一方の全面電極が形成されるのに対し、コプレーナ電極構造では基板主面にp側およびn側の両方の電極が形成され、しかも信号源(Signal)端子を挟んで両側に接地(Ground)端子が配置された3端子の構造となっている。
この構造は、高周波帯における伝送損失を低減し、素子とのインピーダンスの整合性(matching)を確保するため考案されたものだが、並行平板コンデンサができにくいことで実質的に静電容量の低減に繋がる構造である。
特開2002−368334号 特開2004−47532号
特許文献1や特許文献2に示される手法によって静電容量の低減が図られ、応答性の改善に幾分の寄与が期待されるのは事実である。しかし、静電容量の低減のみでは応答性の改善にも限界がある。筆者らによる詳細な検討の結果、とりわけ特許文献2に示されるコプレーナ電極構造については改善の余地があることがわかった。
図16は、コプレーナ電極構造を有する従来のVCSELの構成を示す平面図である。VCSELは、基板上にレーザ光を出射する円筒状のメサ(またはポスト)構造の発光部1を含み、メサ頂部に環状のp側電極2が設けられている。p側電極2は、環状のコンタクト領域3(図中、ハッチングで表示)を介してメサ頂部のp側コンタクト層に接続されている。コプレーナ電極構造とするために、接地側のn側電極4a、4bは、発光部1の大部分の周囲を取り囲むように延在されたコンタクトホールを介して活性層より下方のn型半導体層5(図中、ハッチングで表示)に電気的に接続されている。n側電極4a、4bとn型半導体層5との接触面積を増やそうとするあまり、とりわけ図面上、両者のコンタクト部またはコンタクトホールは、発光部1の中心を通るθ=π(ラジアン)のラインLを越えてそれよりも大きな角度で延在している。しかしながら、このようなコンタクト部の構成になると、p側電極2から拡散されたキャリア(矢印は電流の流れる方向を示している)は、ラインLの下方の領域6において行き場に困り、いわゆる電流の滞留(current crowding)状態を生じ、発光に寄与しない再結合が増え、期待される値よりしきい値電流が高くなることが判明した。
また、同じくコプレーナ電極構造とするため2本の接地側電極4a、4bが形成されるものの、この引き回しが適切でないため、磁力線の干渉を生じ、伝送損失をきたしていることが予想された。
このように高周波特性の改善を目的とする従来のVCSELの電極構造に関しては、依然として改良の余地が残されている。
本発明の目的は、上記従来の課題を解決し、高周波特性に優れたVCSELのコプレーナ電極構造を提供することにある。さらに、本発明の目的は、結晶成長や加工手段に手間のかかる工程を経ることなく、簡易な構造によりVCSELの高周波特性および伝送損失を改善することにある。
本発明に係る表面発光型半導体レーザ素子は、基板と、基板上に形成された第1導電型の第1の半導体層と、第1の半導体層上に形成された活性層と、活性層上に形成された第2導電型の第2の半導体層と、基板主面上に形成され、第1の半導体層と電気的に接続される第1の電極配線と、基板主面上に形成され、第2の半導体層と電気的に接続される第2の電極配線と、基板上に形成され、レーザ光を発光する発光部とを含み、第1の電極配線が第1の半導体層に電気的に接続される接触部は、発光部を中心とするπ/2ラジアン(90度)以上、πラジアン(180度)未満の範囲内に形成される。
好ましくは接触部は、発光部の中心から第1の距離だけ離間された近端半径r1と、発光部の中心から第2の距離だけ離間された遠端半径r2との略弧線に囲まれた領域である。さらに好ましくは、接触部は、交差する角度がπ/2ラジアンの略L字型を有する。この場合、第1の電極配線は、接触部の略L字型に対応した略L字型の形状を有することが望ましい。
また、第1の電極配線は、第1の電極パッドに接続され、第2の電極配線は、第2の電極パッドに接続され、第1の電極パッドと第2の電極パッドの中心間距離が100ミクロン以下であって、第1および第2の電極パッドが互いに基板主面上で重ならないようにすることが望ましい。第1の電極配線は少なくとも4層以上の金属多層膜から構成するようにしてもよい。
本発明によれば、第1の電極配線の接触部は、発光部を中心とするπ/2ラジアン以上、πラジアン未満の範囲内に形成するようにしたので、発振に寄与しない無駄な電流の発生を抑制することができ、表面発光型半導体レーザ素子の低しきい値化、あるいは光出力の向上を図ることができる。
接触部が近端半径r1遠端半径r2との略弧線に囲まれた領域であるとき、発光部と接触部は、弧線のなす角度がπ/2ラジアンの位置で最近接し、キャリアの拡散する距離が最も短くなる。これにより、スムースなキャリアの流れを促し、発振に寄与しない無効な電流の発生を抑える効果がある。
接触部が略L字型であるとき、第1の電極配線の配線方向に沿って発生する磁界が配線に水平な平面(チップ表面に相当)内で直交しているため、相互干渉が生じず、時間的変化のない安定した電磁界分布を保ち、信号入力に対して反射損失が少ない状態を保持できる。このため品質の高い信号伝送が可能となる。
さらに第1の電極配線、並びに第2の電極配線が接続される第1および第2の電極パッドの中心間距離を典型的には100ミクロン以下にすることで、表面発光型半導体レーザ素子をマウント部材に搭載し配線する時の金属ワイヤの長さを短くすることができる。これにより、高周波特性への影響を最小限に抑えることができる。また必然的にチップサイズを小さくすることが可能になるから、ウエハ当たりの収量が増える利点もある。
第1の電極配線が開口の底部またはコンタクトホールを介して第1の半導体層と接する金属膜は、通常2層、多くても3層までの多層膜が使われるのが一般的である。これを、少なくとも4層以上の金属からなる多層膜とすることで、第1の電極配線の導電性、さらには熱伝導性を高め、局所的なジュール熱の発生を抑制できる。
以下、本発明を実施するための最良の形態について図面を参照して説明する。本実施の形態に係る表面発光型半導体レーザ素子は、好ましくは半導体基板上に柱状構造体(ポスト構造、あるいはメサ形状とも呼ばれる)を形成し、ポスト頂部、若しくは底部よりレーザ光を出射するものである。
図1は、本発明の実施例に係るVCSELの構成を示す平面図、およびそのA−A線断面図である。図1に示すように、VCSEL10は、半絶縁性の半導体基板12上に、n型のバッファ層14、n型の下部多層反射膜16、スペーサ層18にサンドイッチされた活性層20、p型の上部多層反射膜22を順次積層している。
下部多層反射膜16および上部多層反射膜22は、分布ブラッグ型反射鏡(Distributed Bragg Reflector)を構成する。基板12上には、上部多層反射膜22から下部多層反射膜16に至るまでエッチングによって掘り下げられた円筒(円柱)状のポストPが形成されている。
ポストPの側壁および周縁部は層間絶縁膜24によって覆われ、保護されている。また、ポストPの頂部には、層間絶縁膜24を貫通する円形状のコンタクトホール24aが形成され、そのコンタクトホール24a内に位置決めされたp側コンタクト電極26が形成されている。p側コンタクト電極26は、上部多層反射膜22に電気的に接続され、そこから活性層20に対してレーザ発振に必要な電流を注入する役目を果たす。ポストP内の上部多層反射膜22の一部に電流狭窄層30が形成され、電流狭窄層30には、ポストPの側面から酸化された酸化領域30aが形成されていろ。酸化領域30aは、円形状の導電領域を取り囲み、電流および光を閉じ込める役目を果たす。また、p側コンタクト電極26の中央には円形状の開口部28が形成されている。開口部28は、酸化領域30aと共にポストPに含まれる活性層20から出射されるレーザ光の出射領域を規定する。
ポストPの底部を構成する下部半導体多層反射膜16には、エッチングによりバッファ層14に至る開口32(ビアホール)が形成され、この開口32は、ポストPを取り囲むように一定の範囲内に形成されている。開口32を含む下部半導体多層反射膜16は、層間絶縁膜24によって覆われているが、開口32の底部において層間絶縁膜24にコンタクトホール24bが形成されている。n側電極34は、開口32の形状に対応するようにポストPを取り巻くように引き回され、n側コンタクト電極34は、コンタクトホール24bを介してバッファ層14に電気的に接続される。こうして、基板主面上にp側コンタクト電極26とn側コンタクト電極34が形成されたコプレーナ電極構造が得られる。
次に、コプレーナ電極構造の好ましい構成を図2の模式的な平面図を参照して説明する。上記したようにポストPの近傍(図面上方)には、最深部がn型バッファ層14に達する開口32が形成されており、開口32はn側コンタクト電極34のコンタクト部40(破線で囲まれた領域)を形成している。また、n側コンタクト電極34のそれぞれの終端は、矩形状の電極パッド42a、42bに接続され、p側コンタクト電極26は、円形状の電極パッド44に接続されている。
本実施例のコプレーナ電極構造において特徴的なことは、ポストPの頂部の開口部28の中心C、言い換えればポストPの発光部の光軸を中心としたとき、コンタクト部40(または開口32)は、中心Cの内角θが、π/2≦θ<π(ラジアン)の範囲内に形成されている。
コンタクト部40の形状は、弧線状、円弧状もしくはL字型形状とすることができるが、好ましくは、コンタクト部40は、L字型形状であって、そのコーナーは、π/2ラジアンである。n側電極34は、コンタクト部40の形状に合わせて、コンタクト部40を覆うようにL字形状にパターンニングされている。
すなわち図2(A)に示すように、コンタクト部40は、ポストPの発光中心Cから、一定の距離を離間された近端半径r1、それよりも大きな距離を離間された遠端半径r2の実質的な弧線に挟まれた領域に形成され、両弧線のなす角度θが、π/2ラジアン以上、かつπラジアン未満に設定されている。そして、コンタクト部40を確定する弧線のなす角度θに応じてポストPとの最近接箇所が変化し、角度θが、π/2ラジアン以上の場合はθ=π/2の位置で発光部がコンタクト部に最近接する。なお角度θが、π/2以下の場合は、最大角度の位置で最近接し、逆にこれよりも大きい場合はθ=π/2の位置で発光部がコンタクト部40に最近接する。
図2(B)にp側コンタクト電極から注入される電流の流れを模式的に示す。p側コンタクト電極26から注入された電流はF1方向に流れ、その注入されたキャリアが酸化領域30aからなる電流狭窄層30を介してF2方向に拡散し、n側コンタクト電極34に達する。その際、流れ込んだキャリアは、コンタクト部40に向かって一気に拡散する。キャリアにとっては、最短距離でコンタクト部40に到達するのが最も効率が良い。つまり、θをπ/2ラジアン以上、かつπラジアンより小さい角度範囲とした理由は、電極を通じて注入されたキャリアが拡散する距離を極力短かくするためであり、これにより、スムースなキャリアの流れを促し、発振に寄与しない無効な電流の発生を抑制する。
一方、p側コンタクト電極26より注入されたキャリアは、素子内を通過し、開口32において電気的に接触しているn側コンタクト電極34に抜け、p側およびn側の両電極パッド42a、42b、44間を行き交うことになる。図3に、電流の流れFと磁界の向きHを示している。同図に示すように、キャリア(電流)の流れFは、アンペールの法則(右ネジの法則)に基づいて磁場(磁界)Hを形成することがわかる。
ここでn側コンタクト電極34は、その形状がブーメランのような略L字形状となっており、その2辺のなす角度はπ/2ラジアンである。直交する角度にすることでn側コンタクト電極34の2本の配線方向に沿って発生した2つの磁界Hは、素子表面で直交し、このため相互干渉を生じず、時間的変化のない安定した電磁界分布を保つことができる。これによって入力信号の反射損失が減り、変調帯域の向上が期待できる。
図4は、図1に示すVCSELを実装した半導体レーザ装置の概略構成を示す分解斜視図である。半導体レーザ装置50は、金属製基台(ステム)52と、基台52に取り付けられるキャップ54とを含んでいる。基台52の裏面側には、複数のリード端子56が取り付けられ、また、基台52の表面側には、矩形状のサブマウント58が搭載される。サブマウント58は、例えば絶縁性セラミック部材の表面にマイクロストリップ線路となる金属層がメタライズされている。サブマウント58上に、図1に示すVCSEL10とモニター用受光素子60が取り付けられる。キャップ54の中央には、VCSEL10から出射されたレーザ光を透過するための窓62が形成されている。
図5は、コプレーナ電極とサブマウントとの位置関係を示す平面図である。同図において、p側コンタクト電極26に接続された電極パッド44とn側コンタクト電極34に接続された電極パッド42aおよび42bの中心間距離L0は100ミクロンである。電極パッド42a、42bの幅は、いずれも60ミクロンである。これらの数値は、基板材料(ここではヒ化ガリウム)の誘電率、配線金属の厚み等に依存するコプレーナ電極線路の特性インピーダンスに基づいて決定される。
サブマウント58には、グランド用のマイクロストリップ線路70a、70bと、その間に信号入力用のマイクロストリップ線路72が形成されている。VCSELチップ10側の電極パッド42a、42bは、ボンディングワイヤ74a、74bによりマイクロストリップ線路70a、70bに接続され、電極パッド44は、ボンディングワイヤ76によりマイクロストリップ線路72に接続される。マイクロストリップ線路70a、70b、72は、さらに図示しないボンディングワイヤにより基台側のリード56に電気的に接続される。
マイクロストリップ線路70a、70b、72の特性インピーダンスは、約5GHz以上の周波数帯域で動作されるVCSELの負荷インピーダンスにほぼ整合されている。図6は、コプレーナ線路の特性インピーダンスとκとの関係を示すグラフである(本城和彦著、「超高周波エレクトロニクス」、日刊工業新聞社、1999年)。ここで、κ=W/(W+2G)で表され、Wは信号入力用線路の幅、Gはその両側のグランド用線路との間隔である。
例えば、特性インピーダンスを約50Ωに整合するとき、図6のグラフから、κは約0.5以上(GaAsの曲線)である。このため、サブマウント58のマイクロストリップ線路70a、70bとマイクロストリップ線路72との間隔Dを10ミクロン、マイクロストリップ線路72の幅W1を40ミクロンとした。
電極パッド42a、42bと電極パッド44の中心間距離L0を100ミクロンとし、かつマイクロストリップ線路の間隔Dおよび幅W1を上記の値とすることで、VCSEL10と金属性基台52との間に介在するサブマウント58との配線において、ボンディングワイヤ74a、74b、76の長さを短くできるという効用もあり、素子の高周波特性の改善に有効である。
なお、電極パッドの中心間距離L0は、上記100ミクロンに限らず、中心間距離L0をさらに狭めることも可能である。但し、両電極パッドが素子表面上で重なってしまっては独立した電極として機能できない。したがって、中心間距離L0を100ミクロン以下とした場合は、その値に応じて電極パッドの幅を適切に選ぶ必要がある。
さらに本実施例のコプレーナ電極構図では、開口32の底部に露出させたバッファ層14に対して、n側コンタクト電極34を電気的に接触させているが、この金属膜は、下層からチタン、金、金・ゲルマニウム合金、金の順に4層からなっている。バッファ層14は、ヒ化ガリウムよりなるが、エッチングによって露出された層であるから夾雑物が付着しやすく、ポスト頂部ほどにはオーミック性が得られにくい。そこで、一旦チタン、金による下層電極を開口32内に設け、さらにその上にゲルマニウム合金、金による上層電極を設けてオーミック性を改善している。
加えてこの上層電極は、略L字形の長いものなので、この電極を伝って熱放散が行われることから素子の熱伝導性を高め、局所的なジュール熱の発生を抑制する効果を期待できる。
次に、本実施例に係るVCSELについて、さらに詳しく説明する。なお、以下の説明では材料名の表記を化学記号(元素記号、若しくは化学式)に改める。
実施例に係るVCSELは、図7(A)に示すように、有機金属気相成長(MOCVD)法により、半絶縁性のGaAs基板12上に、n型のGaAs層よりなるバッファ層14、n型のAl0.8Ga0.2As層とn型のAl0.1Ga0.9As層との複数層積層体よりなる下部多層反射膜16と、n型のAl0.4Ga0.6As層よりなるスペーサ層18と、アンドープのAl0.2Ga0.8As層よりなる障壁層とアンドープのGaAs層よりなる量子井戸層との積層体よりなる活性層20と、p型のAl0.8Ga0.2As層とp型のAl0.1Ga0.9As層との複数層積層体よりなる上部多層反射膜22とを、順次積層してある。
バッファ層14は、厚さ2ミクロンのGaAsからなる単一層であり、n型不純物としてシリコンをドーピングした後のキャリア濃度は、1×1019cm-3である。
下部多層反射膜16を構成する各層の厚さは、λ/4n(但し、λは発振波長、nは媒質中の光学屈折率)に相当し、アルミニウム組成比の異なる2層を交互に34.5周期積層してある。n型不純物としてシリコンをドーピングした後のキャリア濃度は、5×1018cm-3である。
活性層20は、アンドープのGaAs層よりなる厚さ8nmの量子井戸活性層とアンドープのAl0.2Ga0.8As層よりなる厚さ5nmの障壁層とを交互に積層した(但し、外層は障壁層)ものが、アンドープのAl0.4Ga0.6As層よりなるスペーサ層18の中央部に配置され、量子井戸活性層20と障壁層とを含むスペーサ層18の膜厚が、λ/nの整数倍となるよう設計されている。このような構成の活性層20から波長850nmの放射光を得る。
上部多層反射膜22を構成する各層の厚さは、下部多層反射膜16と同様に、λ/4nであり、アルミニウム組成比の異なる2層を交互に22周期積層してある。p型不純物として炭素をドーピングした後のキャリア濃度は、5×1018cm-3である。
上部多層反射膜22の最下層は、特に図示しないがAl0.8Ga0.2Asに代えて、他の層に比べアルミニウム組成比の高い厚さ30nmのAlAsとしてある。これは後に、この層の一部に酸化領域を形成して電流狭窄部とし、同時に光閉じ込めを行って発光領域を確定するためである。
上部多層反射膜22の周期数(層数)を下部多層反射膜16のそれよりも少なくしてある理由は、上下の反射率に差を設け、レーザ光を基板上面から取り出すためである。また、詳しくは述べないが、素子の直列抵抗を下げるためAl0.8Ga0.2Asの層とAl0.1Ga0.9Asの層との間には、その中間のアルミニウム組成比を有する中間層が設けられている。
また、上部多層反射膜22の最上層は、特に図示しないがAl0.1Ga0.9Asに代えて厚さ20nmのp型GaAs層としてあり、後述するp側コンタクト電極26とのオーミック接触を得ている。p型不純物として亜鉛をドーピングした後のキャリア濃度は、1×1019cm-3である。
次に、図7(B)に示すように、反応性エッチング(RIE)法により、エピタキシャル基板上に直径50μmの円柱状構造物を形成する。
ここで、ポストPを形成した基板を高温の水蒸気雰囲気下で熱処理し、酸化領域30aを形成する。上部多層反射膜22の最下層に挿入されたAlAs層30は、他の層に比べ著しく酸化速度が速いので、ポスト外周部より酸化が進行してアルミナ(Al23)に化学組成が変化する。Al23は絶縁性が高く、周囲領域に比べ屈折率も低いから、これにより電流狭窄兼光閉じ込め層が形成される。
次に、さらにRIE法により、図7(C)に示すように、ポストP近傍に開口32を形成する。開口32は、ポストPの発光中心から近端半径r1、遠端半径r2の弧線に挟まれた領域に形成されている。
次に、図8に示すように、露出したポスト側面、並びにビアホール側面を含む基板上面に、膜厚0.5μmの窒化シリコン(SiN)を堆積した後、ポスト頂部、並びに開口32の底部に各々コンタクトホール24a、24bを形成する。残されたSiNは層間膜(絶縁膜)24として機能する。
続いて、上部多層反射膜22の最上層に形成されたp型GaAs層、並びにn型バッファ層14と電気的な接触を得るようポスト頂部、並びに開口32の底部の各々に、チタン、金の2層構造(Ti/Au)からなる下層金属膜を形成する。ポストPの頂部の下層金属膜については、中央部に光出射のための直径20μmの開口部28を形成する。ここには図示しないが、実装のための引き出し配線と電極パッドとが形成され、下層金属膜は、p側コンタクト電極26として機能する。
一方、開口32には、Ti/Auからなる下層金属膜に加え、金ゲルマニウムと金の2層構造(Au−Ge/Au)からなる上層金属膜を追加し、これをL字形状にパターニングしてある。ここには図示しないが実装のための引き出し線と電極パッドが同時にパターニングされ、n側コンタクト電極34として機能する。
以上説明したように本実施例によれば、高周波特性を改善した表面発光型半導体レーザ素子が実現可能となる。しかも無効な電流が減るから、素子の応答特性に加え、信頼性の向上にも寄与する。さらに、長尺の電気配線によって放熱性が向上するので、発光効率が高く応答特性の良好なVCSEL素子を、高い再現性で安定的に得ることができる。
上記した実施例において、ポストPを円柱状としたが、例えば角柱状としてもよく、発明の動作原理を逸脱しない範囲で適宜選択可能である。また、実施例において、いずれも活性層を挟んで基板から遠い側をp型とし、近い側をn型としたが、これに限定されることなく、導電型を逆にすることも可能である。
本実施例に係るVCSELは、ヒ化ガリウム系の化合物半導体レーザを示したが、これ以外にも窒化ガリウム系やガリウムインジウムヒ素系材料を用いた半導体レーザであってもよいし、これに応じて発振する波長も適宜変更が可能である。
さらに、本実施例において、酸化工程を経て電流狭窄兼光閉じ込め部となる酸化領域30にガリウムを含まないAlAs層を用いたが、この材料に限定されることなく、Al0.98Ga0.02As層でも良いし、あるいは半導体基板に格子整合し、かつ周囲の半導体層よりも酸化速度が十分速い材料を用いても良い。また、酸化領域30aの挿入位置についても、本実施例ではスペーサ層18の上方としたが、スペーサ層18の下方、あるいは両方に挿入しても構わない。
図9は、図4に示す半導体レーザ装置に光学部品を搭載したモジュールの例を示す概略断面図である。図5と同一構成については同一参照番号を付す。モジュール300では、キャップ54の出射窓62内にボールレンズ310が固定されている。ボールレンズ310の光軸は、ポスト頂部の開口部28の中心とほぼ一致するように位置決めされる。また、VCSEL10とボールレンズ310との距離は、VCSEL10からのレーザ光の放射角度θ1内にボールレンズ310が含まれるように調整される。
図10は、さらに他のモジュールの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ302は、ボールレンズ310を用いる代わりに、キャップ54の中央の出射窓62内に平板ガラス320を固定している。平板ガラス320の中心は、VCSELチップ10の光軸と一致するように位置決めされる。VCSEL10と平板ガラス320との距離は、平板ガラス320の開口径がVCSEL10からのレーザ光の放射角度θ1以上になるように調整されている。
図11は、図10に示すモジュールまたはパッケージを光送信装置に適用したときの構成を示す断面図である。光送信装置400は、ステム52に固定された円筒状の筐体410と、筐体410の端面に一体に形成されたスリーブ420と、スリーブ420の開口422内に保持されるフェルール430と、フェルール430によって保持される光ファイバ440とを含んで構成される。
ステム52の円周方向に形成されたフランジ312には、筐体410の端部が固定される。フェルール430は、スリーブ420の開口422に正確に位置決めされ、光ファイバ440の光軸がボールレンズ310の光軸に整合される。フェルール430の貫通孔432内に光ファイバ440の芯線が保持されている。
VCSEL10の表面から出射されたレーザ光は、ボールレンズ310によって集光され、集光された光は、光ファイバ440の芯線に入射され、送信される。上記例ではボールレンズ310を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置400は、リード56に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置400は、光ファイバ440を介して光信号を受信するための受信機能を含むものであってもよい。
図12は、図10に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム500は、モジュール300と、集光レンズ510と、拡散板520と、反射ミラー530とを含んでいる。空間伝送システム500では、モジュール300に用いられたボールレンズ310を用いる代わりに、集光レンズ510を用いている。集光レンズ510によって集光された光は、反射ミラー530の開口532を介して拡散板520で反射され、その反射光が反射ミラー530へ向けて反射される。反射ミラー530は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のVCSELを用い、高出力を得るようにしてもよい。
図13は、VCSELを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム600は、VCSELチップ10を含む光源610と、光源610から放出されたレーザ光の集光などを行う光学系620と、光学系620から出力されたレーザ光を受光する受光部630と、光源610の駆動を制御する制御部640とを有する。制御部640は、VCSELを駆動するための駆動パルス信号を光源610に供給する。光源610から放出された光は、光学系620を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部630へ伝送される。受光部630は、レーザ光をフォトダイオードなどによって検出する。受光部630は、制御信号650により制御部640の動作(例えば光伝送の開始タイミング)を制御することができる。
次に、光伝送システムに利用される光伝送装置の構成について説明する。図14は、光伝送装置の外観構成を示している。光伝送装置700は、ケース710、光信号送信/受信コネクタ接合部720、発光/受光素子730、電気信号ケーブル接合部740、電源入力部750、動作中を示すLED760、異常発生を示すLED770、DVIコネクタ780、送信回路基板/受信回路基板790を有している。
光伝送装置700を用いた映像伝送システムを図15に示す。映像伝送システム800は、映像信号発生装置810、画像表示装置820、DVI用電気ケーブル830、送信モジュール840、受信モジュール850、映像信号伝送光信号用コネクタ860、光ファイバ870、制御信号用ケーブルコネクタ880、電源アダプタ890、DVI用電気ケーブル900を含んでいる。映像信号発生装置810で発生された映像信号を液晶ディスプレイなどの画像表示装置820に伝送するため、図14に示す光伝送装置を利用している。
以上、上記したいずれの実施例は例示的なものであり、これによって本発明の範囲が限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
本発明に係る表面発光型半導体レーザ素子は、高周波特性に優れ、光ファイバ通信や光インターコネクション等の光源として利用することができる。
本発明の実施例に係る表面発光型半導体レーザ素子の平面図、およびそのA−A線断面の模式的な断面図である。 図2Aは、本発明の実施例に係る表面発光型半導体レーザ素子の原理を説明するための模式的な平面図、図2Bは電流の流れを示す図である。 本発明の実施例に係る表面発光型半導体レーザ素子のコプレーナ電極構造の好ましい構成を説明するための模式的な平面図である。 VCSELを実装する半導体レーザ装置の分解斜視図である 本発明の実施例に係るVCSELのコプレーナ電極とサブマウントとの位置関係を示す平面図である。 コプレーナ線路の特性インピーダンスとκとの関係を示すグラフである。 本発明の実施例に係るVCSELの製造工程を説明するための概略断面図である。 本発明の実施例に係るVCSELの製造工程を説明するための概略断面図である。 図4に示す半導体レーザ装置に光学部品を実装したモジュールの構成を示す概略断面図である。 他のモジュールの構成を示す概略断面図である。 図9に示すモジュールを用いた光送信装置の構成を示す概略断面図である。 図9に示すモジュールを空間伝送システムに用いたときの構成を示す図である。 光伝送システムの構成を示すブロック図である。 光伝送装置の外観構成を示す図である。 図14の光伝送装置を利用した映像伝送システムを示す図である。 従来の表面発光型半導体レーザ素子の課題を示す説明図である。
符号の説明
12:基板 14:バッファ層
16:下部多層反射膜 18:スペーサ層
20:量子井戸層を含む活性層 22:上部多層反射膜
24:層間絶縁膜 24a,24b:コンタクトホール
26:p側電極 28:開口部
30:電流狭窄層 30a:酸化領域
32:開口 34:n側電極
40:コンタクト部 42a、42b:電極パッド
44:電極パッド 50:半導体レーザ装置
52:基台 54:キャップ
56:リード 58:サブマウント
60:モニター用受光素子 62:窓
70a、70b、72:マイクロストリップ線路
74a、74b、74:ボンディングワイヤ
P:ポスト(メサ)

Claims (17)

  1. 基板と、
    基板上に形成された第1導電型の第1の半導体層と、
    第1の半導体層上に形成された活性層と、
    活性層上に形成された第2導電型の第2の半導体層と、
    基板主面上に形成され、第1の半導体層と電気的に接続される第1の電極配線と、
    基板主面上に形成され、第2の半導体層と電気的に接続される第2の電極配線と、
    基板上に形成され、レーザ光を発光する発光部とを含み、
    第1の電極配線が第1の半導体層に電気的に接続される接触部は、発光部を中心とするπ/2ラジアン以上、πラジアン未満の範囲内に形成され、
    第2の電極配線の両側に第1の電極配線が延在するコプレーナ電極構造を有する、表面発光型半導体レーザ素子。
  2. 前記接触部は、発光部の中心から第1の距離だけ離間された近端半径r1と、発光部の中心から第2の距離だけ離間された遠端半径r2との略弧線に囲まれた領域である、請求項1に記載表面発光型半導体レーザ素子。
  3. 前記接触部は、交差する角度がπ/2ラジアンのL字型を有する、請求項1に記載の表面発光型半導体レーザ素子。
  4. 第1の電極配線は、前記接触部のL字型に対応したL字型の形状を有する、請求項3に記載の表面発光型半導体レーザ素子。
  5. 第1の電極配線のそれぞれの端部は、対応する各第1の電極パッドに接続され、第2の電極配線は、第2の電極パッドに接続され、第1の電極パッドと第2の電極パッドの中心間距離が100ミクロン以下であって、第1および第2の電極パッドが互いに基板主面上において重ならない、請求項1ないし4いずれか1つに記載の表面発光型半導体レーザ素子。
  6. 第1の電極配線が少なくとも4層以上の金属多層膜からなる、請求項1ないし5いずれか1つに記載の表面発光型半導体レーザ素子。
  7. 第1の半導体層は、Al組成の異なるAlGaAs層を積層した第1の反射層を含み、第2の反射層は、Al組成の異なるAlGaAs層を積層した第2の反射層を含む、請求項1に記載の表面発光型半導体レーザ素子。
  8. 前記接触部は、第1の半導体層に形成された開口を含み、第1の電極配線は、当該開口を介して第1の反射層のAlGaAs層に電気的に接続される、請求項7に記載の表面発光型半導体レーザ素子。
  9. 第1の半導体層は、AlGaAs層よりも不純物濃度が高い第1導電型のGaAsバッファ層を含み、第1の電極配線は、前記開口を介してバッファ層に電気的に接続される、請求項8に記載の表面発光型半導体レーザ素子。
  10. 発光部は、円筒状のメサを含み、メサ頂部には中央に開口部を含む電極が形成され、当該電極は第2の電極配線に接続される、請求項1に記載の表面発光型半導体レーザ素子。
  11. メサは、少なくとも第2の半導体層を含み、第2の半導体層は、メサ側面から酸化された酸化領域と当該酸化領域によって囲まれた導電領域を有する電流狭窄層を含む、請求項9に記載の表面発光型半導体レーザ素子。
  12. 請求項1ないし10いずれか1つに記載の表面発光型半導体レーザ素子と、表面発光型半導体レーザ素子を搭載するマウント部材と、マウント部材を搭載する基台とを有し、マウント部材上には一対の第1の伝送線路と当該一対の第1の伝送線路の間に第2の伝送線路が形成され、一対の第1の伝送線路が各第1の電極に電気的に接続され、第2の伝送線路が第2の電極パッドに電気的に接続される、半導体レーザ装置。
  13. 請求項12に記載された半導体レーザ装置と光学部材を実装したモジュール。
  14. 請求項13に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
  15. 請求項13に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
  16. 請求項13に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
  17. 請求項13に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
JP2006222179A 2006-08-17 2006-08-17 高周波特性が改善された表面発光型半導体レーザ素子 Expired - Fee Related JP5034368B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006222179A JP5034368B2 (ja) 2006-08-17 2006-08-17 高周波特性が改善された表面発光型半導体レーザ素子
US11/706,597 US7496123B2 (en) 2006-08-17 2007-02-15 VCSEL with improved high frequency characteristics, semiconductor laser device, module, and optical transmission device
CN2007100910651A CN101127433B (zh) 2006-08-17 2007-04-06 具有改善的高频特性的vcsel、半导体激光器件及光发送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222179A JP5034368B2 (ja) 2006-08-17 2006-08-17 高周波特性が改善された表面発光型半導体レーザ素子

Publications (2)

Publication Number Publication Date
JP2008047717A JP2008047717A (ja) 2008-02-28
JP5034368B2 true JP5034368B2 (ja) 2012-09-26

Family

ID=39095395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222179A Expired - Fee Related JP5034368B2 (ja) 2006-08-17 2006-08-17 高周波特性が改善された表面発光型半導体レーザ素子

Country Status (3)

Country Link
US (1) US7496123B2 (ja)
JP (1) JP5034368B2 (ja)
CN (1) CN101127433B (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4747516B2 (ja) * 2004-06-08 2011-08-17 富士ゼロックス株式会社 垂直共振器型面発光半導体レーザ装置
DE102007029391A1 (de) * 2007-06-26 2009-01-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5321886B2 (ja) * 2009-02-06 2013-10-23 ソニー株式会社 半導体素子
JP5381198B2 (ja) * 2009-03-17 2014-01-08 富士ゼロックス株式会社 面発光型半導体レーザ、光伝送装置およびその製造方法
JP5381275B2 (ja) * 2009-04-22 2014-01-08 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置、光情報処理装置および面発光型半導体レーザの製造方法
WO2013176201A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ
WO2013176202A1 (ja) * 2012-05-25 2013-11-28 株式会社村田製作所 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
JP6015340B2 (ja) * 2012-10-24 2016-10-26 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
WO2014103428A1 (ja) * 2012-12-28 2014-07-03 株式会社村田製作所 垂直共振面発光レーザ
JP2015076425A (ja) * 2013-10-07 2015-04-20 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置、情報処理装置および面発光型半導体レーザの製造方法
JP6206669B2 (ja) * 2013-11-20 2017-10-04 富士ゼロックス株式会社 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザの製造方法、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP6410008B2 (ja) 2013-12-20 2018-10-24 セイコーエプソン株式会社 面発光レーザーおよび原子発振器
US9502863B2 (en) * 2014-08-26 2016-11-22 Fuji Xerox Co., Ltd. Surface-emitting semiconductor laser, surface-emitting semiconductor laser device, optical transmission device, and information processing device
US11271367B1 (en) * 2014-12-05 2022-03-08 Ii-Vi Delaware, Inc. Method to form a self-aligned evaporated metal contact in a deep hole and VCSEL with such contact
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN106785886A (zh) * 2016-12-21 2017-05-31 武汉市观达科技有限责任公司 一种高速微带线装置
CN106981822B (zh) * 2017-06-08 2023-05-30 青岛科技大学 低能耗光通讯面发射激光器的小台面顶发射共面电极结构
US11165224B2 (en) * 2017-06-26 2021-11-02 Mellanox Technologies, Ltd. Vertical-cavity surface-emitting laser layout for high bandwidth output
JP7106820B2 (ja) * 2017-07-03 2022-07-27 富士フイルムビジネスイノベーション株式会社 光半導体素子
US11894658B2 (en) 2017-11-29 2024-02-06 Vixar, Inc. Power monitoring approach for VCSELS and VCSEL arrays
US10659166B2 (en) * 2017-12-20 2020-05-19 Finisar Corporation Integrated optical transceiver
JP7147184B2 (ja) * 2018-03-05 2022-10-05 富士フイルムビジネスイノベーション株式会社 面発光型半導体レーザ
CN111868487B (zh) 2018-03-20 2024-08-30 维克萨股份有限公司 对眼睛安全的光学模块
US11967798B2 (en) * 2018-06-04 2024-04-23 Ams Sensors Asia Pte. Ltd. Vertical cavity surface emitting laser devices
CN108598865A (zh) * 2018-06-06 2018-09-28 复旦大学 基于垂直腔面发射激光器的脉冲驱动电路
CN112970156B (zh) * 2018-11-06 2024-08-02 维克萨股份有限公司 小间距vcsel阵列
CN111435781B (zh) * 2019-01-15 2022-03-18 中国科学院半导体研究所 垂直腔面发射半导体激光器结构
JP7259530B2 (ja) * 2019-05-08 2023-04-18 住友電気工業株式会社 面発光レーザ、電子装置、面発光レーザの製造方法
US11189988B2 (en) * 2019-06-10 2021-11-30 Lumentum Operations Llc Electrically isolating vertical-emitting devices
CN111211482B (zh) * 2020-03-04 2021-09-14 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法与应用
CN111313235B (zh) * 2020-03-04 2021-09-14 常州纵慧芯光半导体科技有限公司 一种垂直腔面发射激光器及其制造方法
JP2022086655A (ja) * 2020-11-30 2022-06-09 聯嘉光電股▲ふん▼有限公司 発光ダイオードのチップ構造
US20220344909A1 (en) * 2021-04-26 2022-10-27 Lumentum Operations Llc Matrix addressable vertical cavity surface emitting laser array

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803742B2 (ja) * 1993-04-28 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子及びその電極形成方法
JP2002368334A (ja) 2001-03-26 2002-12-20 Seiko Epson Corp 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP3966067B2 (ja) * 2002-04-26 2007-08-29 富士ゼロックス株式会社 表面発光型半導体レーザ素子およびその製造方法
JP2004047532A (ja) 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd 光通信用モジュール装置
JP4449830B2 (ja) * 2005-06-14 2010-04-14 セイコーエプソン株式会社 面発光型半導体レーザ
WO2007077740A1 (ja) * 2005-12-26 2007-07-12 Nec Corporation 半導体光素子
JP2007250669A (ja) * 2006-03-14 2007-09-27 Nec Corp 誘電体dbrミラーを有する面発光半導体レーザおよびその製造方法

Also Published As

Publication number Publication date
CN101127433A (zh) 2008-02-20
US7496123B2 (en) 2009-02-24
JP2008047717A (ja) 2008-02-28
US20080043793A1 (en) 2008-02-21
CN101127433B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5034368B2 (ja) 高周波特性が改善された表面発光型半導体レーザ素子
JP5017804B2 (ja) トンネル接合型面発光半導体レーザ装置およびその製造方法
US7346089B2 (en) Surface-emitting laser diode with tunnel junction and fabrication method thereof
US7352782B2 (en) Surface emitting semiconductor laser and communication system using the same
JP4892940B2 (ja) 面発光型半導体レーザ装置およびその製造方法
JP4479804B2 (ja) 面発光型半導体レーザ
JP5082344B2 (ja) 面発光型半導体レーザおよびその製造方法
EP1363371A2 (en) Surface emitting semiconductor laser and method of fabricating the same
JP6206669B2 (ja) 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザの製造方法、面発光型半導体レーザ装置、光伝送装置および情報処理装置
US7443899B2 (en) Surface emitting semiconductor laser diode and manufacturing method thereof
WO2012046420A1 (ja) 電子素子、面発光レーザ、面発光レーザアレイ、光源、および光モジュール
JP2011142252A (ja) 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置
JP4479803B2 (ja) 面発光型半導体レーザ
JP5092533B2 (ja) 面発光型半導体レーザ、光学装置、光照射装置、情報処理装置、光送信装置、光空間伝送装置および光伝送システム
JP4892941B2 (ja) 面発光型半導体レーザ装置およびその製造方法
JP2004281942A (ja) 表面発光型半導体レーザおよびその製造方法
JP5087874B2 (ja) 面発光型半導体レーザおよびその製造方法
JP2007059672A (ja) 面発光型半導体レーザアレイ
CN108075357B (zh) 发光元件阵列和光传输装置
JP2002100799A (ja) 半導体受光素子、半導体発光受光装置、およびその作製方法
JP2002344024A (ja) 光伝送デバイス
JP5435008B2 (ja) 面発光型半導体レーザ
JP2005166870A (ja) 光素子及びその製造方法、光モジュール、光伝送装置
JP2006066482A (ja) 面発光型半導体レーザ素子およびその製造方法、並びに光学ユニットおよび光学モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees