JP2005166870A

JP2005166870A - 光素子及びその製造方法、光モジュール、光伝送装置

Info

Publication number: JP2005166870A
Application number: JP2003402582A
Authority: JP
Inventors: Hajime Onishi; 一大西
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-12-02
Filing date: 2003-12-02
Publication date: 2005-06-23

Abstract

【課題】素子内部における不要な光吸収を軽減し、素子効率の向上を図った光素子を提供する。
【解決手段】主面１１０ａに凹部２２０が設けられた第１導電型の半導体基板１１０と、凹部２２０内に設けられ、真性半導体の多層膜からなるＤＢＲミラー層１０１と、少なくともＤＢＲミラー層１０１の上に設けられた第１導電型の半導体層１０２と、第１導電型の半導体層１０２の上方に設けられた第２導電型の半導体層１０４と、半導体基板１１０の主面１１０ａと反対側の面１１０ｂ上に設けられた第１電極１０９と、第２導電型の半導体層１０４の上に設けられた第２電極１０７と、を含む光素子である。凹部２２０の深さｄ１は、少なくともＤＢＲミラー層１０１の厚さｄ２と同じもしくはＤＢＲミラー層１０１の厚さｄ２よりも大きくなるように形成されており、第１導電型の半導体層１０２は、半導体基板１１０と接するように形成されている。
【選択図】図１

Description

本発明は、少なくとも１つのＤＢＲミラー層を備えた光素子及びその製造方法、ならびに前記光素子を含む光モジュールおよび光伝送装置に関する。

例えば、面発光レーザーあるいは面発光型ＬＥＤは、基板に対して垂直な方向に光を出射する発光デバイスであり、フォトダイオードは、受光面に対して垂直な方向から入射する光の強度に応じた電流を出力する受光デバイスである。両者とも２次元的に多数の素子を集積化できるため、空間的に並列に情報を伝送する並列光伝送システム、並列光インターコネクションなどの発光・受光素子として用いられる。

また、面発光レーザーは、共振器を形成するために活性層を上下のＤＢＲミラー層で挟んだ構造が一般的である。また、フォトダイオードにおいても効率を向上させるために、光吸収層の下部にＤＢＲミラー層が設けられることがある。これらのＤＢＲミラー層を備えた光素子において、アノード・カソードの各電極は、基板の表面側と裏面側にそれぞれ別々に形成されることが多い。すなわち、基板を挟んで両面側に各電極を設ける構造では、ＤＢＲミラー層に垂直な方向に流れる電流パスを必要とするため、ＤＢＲミラー層にはｐ型あるいはｎ型の導電性不純物がドーピングされることになる。しかしながら、光ファイバの損失や分散が少ない長波長帯で使用される光デバイスでは、導電性不純物に起因するＤＢＲミラー層での光吸収が無視できなくなり、デバイスの効率が低下してしまうという問題がある。
Dubravko I. Babic et al，「Design and Analysis of Double-Fused 1.55μm Vertical-Cavity Lasers」，IEEE JOURNAL OF QUANTUM ELECTRONICS，VOL.33，NO.8，AUGUST 1997，1369-1383 H.C.Huang and M.Soma，「The carrier effects on the change of refractive index for n-type GaAs at λ=1.06,1.3,and 1.55μm」，J. Appl. Phys.，Vol.67，No.3，February,1,1990，1497-1503

本発明は、上記事情に鑑みてなされたものであり、その目的は、素子内部における導電性不純物による不要な光吸収を軽減し、素子効率の向上を図った光素子及びその製造方法を提供することにある。また、本発明の他の目的としては、上記光素子を含む光モジュール及び光伝送装置を提供することにある。

（１）本発明は、主面に凹部が設けられた第１導電型の半導体基板と、前記凹部内に設けられ、真性半導体の多層膜からなるＤＢＲミラー層と、少なくとも前記ＤＢＲミラー層の上に設けられた第１導電型の半導体層と、前記第１導電型の半導体層の上方に設けられた第２導電型の半導体層と、前記半導体基板の前記主面と反対側の面上に設けられた第１電極と、前記第２導電型の半導体層の上に設けられた第２電極と、を含み、前記凹部の深さは、少なくとも前記ＤＢＲミラー層の厚さと同じもしくは該ＤＢＲミラー層の厚さよりも大きくなるように形成されており、前記第１導電型の半導体層は、前記半導体基板と接するように形成されている光素子に関するものである。

本発明では、ＤＢＲミラー層が真性半導体の多層膜からなるため、ＤＢＲミラー層にはキャリアが流れにくい状態となっている。しかし、第１導電型の半導体基板は、第１導電型の半導体層と接するように形成されているため、ＤＢＲミラー層に導電性不純物が添加されていなくても、素子内部に第１電極から第２電極に至る電流パスが確実に確保されている。従って、本発明の光素子によれば、両面電極構造を採用してもＤＢＲミラー層での導電性不純物に起因する光吸収を防ぐことで素子内部の不要な光吸収を軽減し、素子効率の向上を図ることができる。特に、光素子が面発光型レーザーである場合には、ＤＢＲミラー層での光吸収が低減されることにより、共振器の損失が小さくなり、しきい値を低下させることができ、光素子の高出力化あるいは低電圧駆動を達成することができる。

（２）本発明の光素子では、前記第１導電型の半導体層と前記第２導電型の半導体層との間に、前記ＤＢＲミラー層を構成する真性半導体よりもバンドギャップエネルギーの小さい真性半導体からなる光機能層を含むことができる。またかかる態様において、前記光素子が受光素子の場合、前記光機能層は、光を吸収する吸収層であることができる。また、かかる態様において、前記光素子が発光素子である場合、前記光機能層は、光を発生する活性層であることができる。光吸収は、層を構成する半導体のバンドギャップエネルギーよりもエネルギーの大きな波長帯の光に対して発生する。従って、この態様によれば、光素子で取り扱われる光のエネルギーがＤＢＲミラー層を構成する真性半導体のバンドギャップエネルギーよりも小さいため、ＤＢＲミラー層での光吸収を効果的に防ぐことができる。

（３）本発明の光素子において、前記第１導電型の半導体層は、前記凹部内に設けられ、前記半導体基板と前記凹部の側壁において接していてもよい。また、前記第１導電型の半導体層は、前記半導体基板と前記主面において接していてもよい。このようにすれば、光素子に第１電極から第２電極に至る電流パスを確実に確保することができる。

（４）本発明は、上記いずれかの光素子を含む光モジュール、あるいは当該光モジュールを含む光伝送装置に適用することができる。

（５）本発明は、第１導電型の半導体基板の主面に、深さｄ１の凹部を形成すること、少なくとも前記凹部内に、厚さｄ２（ｄ２≦ｄ１）の真性半導体の多層膜からなるＤＢＲミラー層を形成すること、少なくとも前記ＤＢＲミラー層の上に、第１導電型の半導体層を前記半導体基板と接するように形成すること、前記第１導電型の半導体層の上方に、第２導電型の半導体層を形成すること、前記半導体基板の主面と反対側の面上に第１電極を形成すること、前記第２導電型の半導体層の上に第２電極を形成すること、を含む光素子の製造方法に関するものである。

本発明によれば、第１電極と第２電極との間の電流パスを確保しつつ、素子内部における不要な光吸収を軽減し、素子効率の向上が達成可能な両面電極構造の光素子を簡便な方法で製造することができる。

（６）本発明の製造方法では、少なくとも前記ＤＢＲミラー層を形成する前に、前記半導体基板の主面上にマスク層を形成することを含むことができる。このようにすれば、マスク層が形成されていない領域である凹部内にＤＢＲミラー層などを選択的に形成することができるため、資源節約によるコスト低減を図ることができる。なお、マスク層は、光素子を構成する各種の半導体がエピタキシャル成長しにくい素材を選択することが好ましく、例えば、酸化物、窒化物、または金属を用いることができる。またかかる態様においては、前記マスク層を用いて前記半導体基板の主面に前記凹部を形成することを含むことができる。

以下、本発明に好適な実施の形態について、図面を参照しながら説明する。

１．光素子およびその製造方法
図１は、本発明の実施の形態に係る光素子１００を模式的に示す断面図である。図２は、図１に示す光素子１００を模式的に示す平面図である。図１は、図２のＡ−Ａ線における断面を示すものである。

本実施の形態の光素子１００は、図１，図２に示すように、第１導電型の半導体基板１１０、ＤＢＲミラー層１０１、第１導電型半導体層１０２、光機能層１０３、及び第２導電型半導体層１０４を含む。本実施の形態では、第１導電型をｐ型、第２導電型をｎ型とする。すなわち、半導体基板１１０及び第１導電型半導体層は、ｐ型であり、第２導電型層１０４は、ｎ型である。また、本実施の形態の光素子１００は、半導体基板１１０の裏面（主面１１０ａと反対側の面）１１０ｂ上においてオーミック接触している第１電極１０９が設けられ、第２導電型半導体層１０４上においてオーミック接触している第２電極１０７が設けられた両面電極構造を有している。

半導体基板１１０には凹部２２０が設けられている。凹部２２０は、図３に示すように、底面２２０ａおよび側壁２２０ｂを有する。底面２２０ａと側壁２２０ｂとは、凹部２２０に形成される層の面内均一性を担保するため、両者のなす角がほぼ直角になるように形成されていることが望ましい。

ＤＢＲミラー層１０１は、導電性不純物がドーピングされていない複数種類の真性半導体が交互に積層された多層膜からなる。ＤＢＲミラー層１０１は、半導体基板１１０の凹部２２０内に設けられている。ここで、凹部２２０の深さをｄ１とし、ＤＢＲミラー層の層厚をｄ２としたとき、ｄ１≧ｄ２となるように凹部２２０は形成される。ｄ１＜ｄ２となると、ＤＢＲミラー層１０１の最上層が半導体基板１１０の主面１１０ａより突出してしまい、ＤＢＲミラー層１０１の上に設けられる第１導電型半導体層１０２と半導体基板１１０との通電領域を確保することが困難となる。このため、図１に示す光素子１００では、ｄ１＞ｄ２であって、第１導電型半導体層１０２についても凹部２２０に配置されている。すなわち、光素子１００では、凹部２２０の側壁２２０ｂにおいて、半導体基板１１０と第１導電型半導体層１０２との間の通電領域が確保される。

第１導電型半導体層と第２導電型半導体層との間には、真性半導体からなる光機能層１０３が設けられている。光機能層１０３は、光素子１００を受光素子（フォトダイオード）とする場合、光吸収層として機能し、光素子１００を発光素子（レーザー、発光ダイオード）とする場合、活性層として機能する。

また、光機能層１０３は、ＤＢＲミラー層１０１を構成する真性半導体よりもバンドギャップエネルギーの小さい真性半導体から形成されている。すなわち、光素子１００では、第１導電型半導体層１０２、光機能層１０３、及び第２導電型半導体層１０４によりｐｉｎダイオード構造が形成される。また光吸収は、層を構成する半導体のバンドギャップエネルギーよりもエネルギーの大きな波長帯の光に対して発生する。従って、光素子１００では、光機能層１０３において吸収あるいは発光する光のエネルギーがＤＢＲミラー層１０１を構成する真性半導体のバンドギャップエネルギーよりも小さいため、ＤＢＲミラー層１０１での光吸収を効果的に防ぐことができる。なお、光機能層１０３を構成する真性半導体は、光ファイバの損失特性や分散特性などを考慮して１．３μｍ帯（約０．９５ｅＶ）あるいは１．５μｍ帯（約０．８ｅＶ）付近の波長に対応するバンドギャップエネルギーを有しているものが好ましい。

また、図１，図２に示すように、光素子１００には柱状部１３０が設けられている。柱状部１３０は、凹部２２０の底面２２０ａ上に設けられている。柱状部１３０の一部は、凹部２２０内に埋め込まれている。本実施の形態の光素子１００において、柱状部１３０は、ＤＢＲミラー層１０１、第１導電型半導体層１０２、光機能層１０３、及び第２導電型半導体層１０４から構成されている。図１に示すように、柱状部１３０のうちＤＢＲミラー層１０１及び第１導電型半導体層１０２が凹部２２０内に埋め込まれており、光機能層１０３及び第２導電型半導体層１０４が半導体基板１１０の主面１１０ａよりも上に突出している。なお、本実施の形態においては、図２に示すように、柱状部１３０が円柱状である場合を示しているが、柱状部１３０の形状はこれに限定されるものではない。

また、柱状部１３０の上面には、光の入出射面１０８が設けられている。入出射面１０８は、光素子１００が受光素子として用いられる場合は光の入射面となり、光素子１００が発光素子として用いられる場合は光の出射面となる。入出射面１０８は、柱状部１３０の上面に開口領域を有するように第２電極１０７をリング状に形成して設けられる。

また、本実施の形態の光素子１００を構成する各層の例は以下のとおりである。

例えば、半導体基板１１０は、ｐ型のＧａＡｓ基板であり、ＤＢＲミラー層１０１は、ノンドープのＡｌＡｓとＧａＡｓとを交互に３４ペア積層された半導体多層膜であり、第１導電型半導体層１０２は、導電性不純物としてＣがドーピングされたｐ型のＧａＡｓからなり、光機能層１０３は、ノンドープ（ｉ型）のＧａ_０．６５Ｉｎ_０．３５Ｎ_０．０３Ａｓ_０．９７からなり、第２導電型半導体層１０４は、導電性不純物としてＳｉがドーピングされたｎ型のＧａＡｓからなる。第１電極１０９は、例えばＡｕとＺｎの合金とＡｕとの積層膜からなる。また、第２電極１０７は、例えばＡｕとＧｅの合金とＮｉとＡｕとの積層膜からなる。なお、各層の組成や層数は上述したものに限定されない。例えば、光機能層１０３は、ＩｎＧａＡｓあるいはＩｎＧａＡｓＰであってもよい。また例えば、第１および第２電極には、例えばＴｉやＰｔなどの金属やこれらの合金などが使用可能である。また例えば、光素子１００を発光素子として用いる場合、第２導電型半導体層１０４は、第２導電型（ｎ型）の導電性不純物がドープされた半導体多層膜からなるＤＢＲミラーとして機能するように形成してもよい。これにより光機能層１０３を１対の反射鏡で挟んだ垂直共振器構造を実現することができる。また、光素子１００を発光素子として用いる場合、第２導電型半導体層１０４をＤＢＲミラーとして機能させる代わりに、柱状部１３０の光入出射面１０８上に真性半導体の半導体多層膜からなる他のＤＢＲミラー層（図示省略）が設けられてもよい。このようにすれば、他のＤＢＲミラー層における光吸収も軽減でき、素子効率の向上を図るのに有効である。

また、図示しないが、光入出射面１０８上にレンズ構造を設けてもよい。この場合、例えばインクジェットヘッドを用いて、熱または光等のエネルギーを付与することにより硬化する液体材料（例えば、紫外線硬化性樹脂あるいは熱硬化性樹脂の前駆体）を光入出射面１０８上に着弾させた後、この液体材料を硬化させることにより、光入出射面１０８上にレンズ構造を設けることができる。また、上述の手法を用いてレンズ構造を作製する場合、液体樹脂材料の濡れ性と第２電極１０７が有する開口部とを利用して光入出射面１０８上にレンズ構造を安定した状態で設置することができる。レンズ構造を作製するために用いられる紫外線硬化性樹脂としては、例えば、アクリル系樹脂あるいはエポキシ系樹脂などが挙げられる。また、熱硬化性樹脂としては、例えば、ポリイミド系樹脂などが挙げられる。

また、紫外線硬化性樹脂の前駆体は、短時間の紫外線照射によって硬化させることができる。すなわち、紫外線硬化性樹脂は、熱処理など素子にダメージを与えやすい工程を介さずに硬化させることができるため、レンズ構造形成時において光素子１００の特性に与える影響を少なくすることができる。

また、図示しないが、柱状部１３０のうち半導体基板１１０の主面１１０ａよりも上方に突出している部分（本実施の形態では、光機能層１０３及び第２導電型半導体層１０４）の周囲を絶縁層で覆ってもよい。この場合、絶縁層は、例えば、ポリイミド樹脂、フッ素系樹脂、アクリル樹脂、あるいはエポキシ樹脂などで形成することができ、特に加工の容易性や絶縁性の観点から、ポリイミド系樹脂またはフッ素系樹脂であるのが望ましい。

次に、本実施の形態の光素子１００の製造方法の一例について、図３〜図５を用いて説明する。図３〜図５は、図１，図２に示す本実施の形態の光素子１００の一製造工程を模式的に示す断面図であり、それぞれ図１に示す断面図に対応している。

まず、ｐ型ＧａＡｓからなる半導体基板１１０に深さｄ１の凹部２２０を形成する（図３参照）。凹部２２０は、底面２２０ａおよび側壁２２０ｂから構成される。本実施の形態においては、凹部２２０の底面２２０ａと側壁２２０ｂとがほぼ直角になるように形成する。凹部２２０の形成方法は特に限定されないが、半導体基板１１０の材質ならびに凹部２２０の形状および大きさによって種々の手法を選択することができる。

また、凹部２２０の深さｄ１は、後述する工程において形成するＤＢＲミラー層１０１の層厚ｄ２と同じもしくは層厚ｄ２よりも大きくなるように凹部２２０を形成する。本実施の形態においては、凹部２２０の深さｄ１を、後述する工程において形成されるＤＢＲミラー層１０１の層厚ｄ２より大きくなるように形成する。

次に、凹部２２０の主面１１０ａ及び底面２２０ａ上にＤＢＲミラー層１０１、第１導電型半導体層１０２、光機能層１０３、および第２導電型半導体層１０４をエピタキシャル成長により順次積層して形成する（図４参照）。各層は、組成を変調させながら形成される。この場合、凹部２２０の底面２２０ａと側壁２２０ｂとのなす角がほぼ直角となるように形成されていれば、各層の層厚の面内均一性を良好なものとすることができる。凹部２２０が極端なテーパーを有していると、側壁２２０ｂに半導体材料が堆積してしまい、凹部２２０内に形成されるＤＢＲミラー層１０１や第１導電型半導体層の層厚制御が困難となる場合がある。また、上述の工程の結果、凹部２２０内にＤＢＲミラー層１０１と第１導電型半導体層１０２とが埋め込まれた状態となり、半導体基板１１０上の積層体は凹部３２０を有することになる。

ここで、エピタキシャル成長を行う際の温度は、成長方法や原料、半導体基板１１０の種類、あるいは形成する層の組成、厚さ、およびキャリア濃度によって適宜決定されるが、一般に、基板温度が４５０℃〜８００℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長を行う方法としては、有機金属気相成長法（ＭＯＶＰＥあるいはＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）、あるいは液相エピタキシー法（ＬＰＥ）などを用いることができる。

なお、第１導電型半導体層１０２を成長する際には、例えば、Ｃを導電性不純物として導入してｐ型とし、第２導電型半導体層１０４を成長する際には、例えば、Ｓｉを導電性不純物として導入してｎ型とする。

次に、第２導電型半導体層１０４のうち凹部３２０の底部分に、フォトレジスト（図示せず）を塗布した後、公知のフォトリソグラフィー技術を用いて該フォトレジストをパターニングする。これにより、所定のパターンのレジスト層Ｒ１を形成する。すなわち、このレジスト層Ｒ１は凹部３２０の底部分上にのみ形成される。そして、レジスト層Ｒ１をマスクとして、例えばドライエッチングにより、半導体基板１１０の主面１１０ａ上の第２導電型半導体層１０４、光機能層１０３、第１導電型半導体層１０２、およびＤＢＲミラー層１０１を除去することにより、柱状の積層体（柱状部）１３０を形成する（図５参照）。その後、レジストＲ１を除去する。

次に、半導体基板１１０の裏面上に第２電極１０７を形成するとともに、第２導電型半導体層１０４上にリング状の第１電極１０９を形成する。

第２電極１０７を形成する前には、必要に応じて、プラズマ処理法等を用いて、柱状部１３０の上面１３０ａ（図５参照）を洗浄する。これにより、安定したオーミック接触を確保することができ、特性の良好な素子を形成することができる。また、第２電極１０７は、柱状部１３０の上面１３０ａ上に、例えば、ＡｕとＧｅの合金とＮｉとＡｕとの積層膜を形成した後、リフトオフ法により、開口領域を有するリング状電極として形成することができる（図示せず）。この開口領域が光素子１００の光入出射面となる。なお、第２電極１０７は、上述のリフトオフ法の代わりにドライエッチングでパターニングしてもよい。

また、第１電極１０９は、半導体基板１１０の裏面１１０ｂ上に、例えば真空蒸着法により、ＡｕとＺｎの合金とＡｕとの積層膜から形成することができる。なお、半導体基板１１０と第１電極１０９および第２電極１０７のオーミック接触を確実にするためにはアニール処理を行うことが好ましい。アニール処理の温度は電極材料に依存する。本実施形態で用いた電極材料の場合は、通常４００℃前後で行う。

以上の工程により、両面電極構造を有する光素子１００を得ることができる（図１，図２参照）。

次に、本実施の形態の光素子１００の一般的な動作を示す。ここでは、第１導電型ｐ型であり、第２導電型がｎ型である場合を示す。なお、下記の光素子１００の駆動方法は一例であり、本発明の趣旨を逸脱しない限り、種々の変更が可能である。

まず、光素子１００を発光素子とする場合、第１電極１０９と第２電極１０７に順方向バイアスが印加されると、光素子１００の内部において順方向電流Ｉ１は、図６に示すように、半導体基板１１０から凹部２２０の側壁を介して第１導電型半導体層１０２、光機能層１０３、および第２導電型半導体層１０４へ向かって流れる。このとき、光機能層１０３にはキャリアが注入され、これが再結合する際に自然放出光を発生する。発光ダイオードの場合、これが光入出射面１０８から出射され、半導体基板１１０側へ向かう光もＤＢＲミラー層１０１に反射されて光入出射面１０８から出射される。また、光素子１００が面発光型レーザーの場合、光機能層１０３で発生した自然放出光がＤＢＲミラー層１０１を含む垂直共振器内で共振することにより誘導放出による増幅を受けて利得飽和状態となると、光入出射面１０８から所定の発振波長のレーザー光が出射される。

また、光素子１００を受光素子とする場合、第１電極１０９と第２電極１０７に逆バイアスが印加された状態で光入出射面１０８に光機能層１０３の吸収波長帯に属する波長の光が入射すると、図６に示す順方向電流Ｉ１とは逆の向きに光電流が流れる。

以上に述べたように、本実施の形態の光素子１００では、ＤＢＲミラー層１０１が真性半導体の多層膜からなるため、ＤＢＲミラー層１０１にはキャリアが流れにくい状態となっているが、半導体基板１１０は、第１導電型半導体層１０２と凹部２２０の側壁において接するように形成されているため、ＤＢＲミラー層１０１に導電性不純物が添加されていなくても、素子内部に第１電極１０９から第２電極１０７（あるいは第２電極１０７から第１電極１０９）に至る電流パスが確実に確保されている。従って、本実施の形態の光素子１００によれば、両面電極構造を採用した場合においても、ＤＢＲミラー層１０１での導電性不純物に起因する光吸収を防ぐことで素子内部の不要な光吸収を軽減し、素子効率の向上を図ることができる。特に、光素子１００が面発光型レーザーである場合には、ＤＢＲミラー層１０１での光吸収が低減されることにより、共振器の損失を小さくすることができ、またしきい値を低下させることができ、光素子１００の高出力化あるいは低電圧駆動を達成することができる。

また、本実施の形態の光素子１００では、光機能層１０３で取り扱われる光のエネルギーがＤＢＲミラー層１０１を構成する真性半導体のバンドギャップエネルギーよりも小さいため、ＤＢＲミラー層１０１での光吸収を効果的に防ぐことができる。

以下では、本実施の形態の変形例について説明する。

（変形例１）
図７は、本実施の形態の変形例１に係る光素子２００を模式的に示す断面図である。なお、本例では、上述の実施の形態で説明した光素子１００と実質的に同一の機能を有する部材には同一記号を付して詳細な説明を省略し、主要な相違点を説明する。

本例の光素子２００では、図７に示すように、凹部２２０の深さｄ１´がＤＢＲミラー層１０１の層厚ｄ２と等しくなるように形成され、凹部２２０の内部にＤＢＲミラー層１０１のみが埋め込まれている点が上述の光素子１００（図１参照）と異なる。また、本例の光素子２００では、第１導電型半導体層１０２がＤＢＲミラー層１０１の上のみならず半導体基板１１０の主面１１０ａをも覆うように形成されており、半導体基板１１０と主面１１０ａにおいて接している点が異なる。そして、本例の光素子２００は、光機能層１０３および第２導電型半導体層１０４によりなる柱状部１３１を含んで構成される。本例においても、ＤＢＲミラー層１０１は、真性半導体からなるため電流が流れにくい状態となっているが、光素子２００が発光素子である場合には、半導体基板１１０の主面１１０ａを介して第１導電型半導体層１０２へ至る順方向電流Ｉ２の電流パスが確保される。光素子２００が受光素子の場合においても、同様に、逆方向電流の電流パスが確保される。従って、本例の光素子２００においても、上述の光素子１００と同様の作用効果を得ることができる。

次に、本例の光素子２００の製造方法の一例について、図８，図９を用いて説明する。図８，図９は、図７に示す本例の光素子２００の一製造工程を模式的に示す断面図であり、それぞれ図７に示す断面図に対応している。

まず、半導体基板１１０の主面１１０ａ側に凹部２２０を形成して、半導体基板１１０上にＤＢＲミラー層１０１をエピタキシャル成長によって形成する（図８参照）。本例における凹部２２０の深さｄ１´は、ＤＢＲミラー層１０１の厚さｄ２と等しくなるように形成される（図７参照）。凹部２２０の形成方法は、上述の光素子１００を作製する場合と同様である。

次に、図示しないが、半導体基板１１０の主面１１０ａ上に形成されているＤＢＲミラー層１０１を選択的に除去する。例えば、凹部２２０内に形成されたＤＢＲミラー層１０１の上にレジストが残るようにレジストパターニングを行い、ドライエッチングなどにより半導体基板１１０の主面１１０ａ上に形成されたＤＢＲミラー層１０１を除去することができる。この工程により、後述する工程にて形成される第１導電型半導体層１０２と半導体基板１１０とのコンタクトを半導体基板１１０の主面１１０ａにおいて確保することができる。

次に、ＤＢＲミラー層１１０ならびに前述の工程で露出した半導体基板１１０の主面１１０ａ上に第１導電型半導体層１０２、光機能層１０３、および第２導電型半導体層１０４をエピタキシャル成長により積層形成し、第２導電型半導体層１０４の上に柱状構造を形成するためのレジストＲ２をパターニング形成する（図９参照）。すなわち、この工程により第１導電型半導体層１０２は、半導体基板１１０と主面１１０ａにおいて接するように形成される。

最終的には、光機能層１０３および第２導電型半導体層１０４をレジストＲ２のパターンに従ってエッチングすることにより柱状部１３１が形成され、その後第１電極１０９および第２電極１０７を形成することにより本例の光素子２００を得ることができる（図７参照）。なお、本例の光素子２００の作製は、後述する変形例２で説明するマスク層を用いて凹部２２０の上方に選択的にエピタキシャル成長を行う手法を適用して行うこともできる。

（変形例２）
図１０は、本実施の形態の変形例２に係る光素子３００を模式的に示す断面図である。図１１は、図１０に示す光素子３００を模式的に示す平面図である。図１０は、図１１のＡ−Ａ線における断面を示す図である。なお、本例では、上述の実施の形態で説明した光素子１００と実質的に同一の機能を有する部材には同一記号を付して詳細な説明を省略し、主要な相違点を説明する。

本例の光素子３００では、図１０，図１１に示すように、半導体基板１１０の主面１１０ａ上にマスク層２１０が形成されている点が上述の光素子１００（図１，図２参照）と異なる。

マスク層２１０は、後述する光素子３００の製造工程において、凹部２２０の上のみに柱状部１３０をエピタキシャル成長により選択的に形成するために設けられる。すなわち、マスク層２１０は、半導体基板１１０の主面１１０ａ上にエピタキシャル層が形成されるのを防止することができるものであれば、その材質は特に限定されない。マスク層２１０は、例えば、酸化シリコン（ＳｉＯ_２）などの酸化物、窒化シリコン（ＳｉＮ）などの窒化物、あるいはタングステン（Ｗ）などの金属を材料として形成することができる。

次に、本例の光素子３００の製造方法の一例について、図１２，図１３を用いて説明する。図１２，図１３は、図１０，図１１に示す本例の光素子３００の一製造工程を模式的に示す断面図であり、それぞれ図１０に示す断面図に対応している。

まず、ｐ型ＧａＡｓからなる半導体基板１１０の主面１１０ａにマスク層２１０を形成し、凹部２２０を形成する（図１２参照）。本例では、マスク層２１０を凹部２２０を形成するためのマスクとして用いることができる。例えば、半導体基板１１０の主面１１０ａ上に全面的にマスク層２１０を形成した後、マスク層２１０の上にレジストを塗布形成する。次に、凹部２２０を形成する領域上に開口領域を有するように、レジストをパターニングする。そして、凹部２２０を形成する領域（レジストの開口領域）上のマスク層２１０をドライエッチングによって除去することにより、半導体基板１１０の主面１１０ａの特定の領域を露出させるマスク層２１０を形成する。凹部２２０は、本例ではマスク層２１０をマスクとしてドライエッチングによって形成することができる。なお、本例においてマスク層２１０の形成方法は、特に限定されないが、例えば、マスク層２１０を酸化シリコンから形成する場合、ＣＶＤ法を用いることができる。

次に、エピタキシャル成長により、凹部２２０の底面２２０ａの上に、ＤＢＲミラー層１０１、第１導電型半導体層１０２、光機能層１０３、および第２導電型半導体層１０４を順次積層して形成する（図１３参照）。この工程では、マスク層２１０が半導体基板１１０の凹部２２０を除く主面１１０ａを被覆しているため、凹部２２０の底面２２０ａの上方において選択的にエピタキシャル成長が行われる。続いて、上述の光素子１００の場合と同様に、第１電極１０９および第２電極１０７を形成し、本例の光素子３００を得ることができる（図１０参照）。

以上に述べたように、本例における光素子３００の製造方法によれば、マスク層２１０が形成されていない領域である凹部２２０内にＤＢＲミラー層１０１などを選択的に形成することができるため、資源節約によるコスト低減を図ることができる。

２．光モジュール
図１４は、本実施の形態の光素子を適用した光モジュールを示す図である。

この光モジュールは、図１４（Ａ）に示すように金属製のステム４０１と接合（あるいは一体化）された容器４０２と、容器４０２と反対側に突出されて設けられたリード４０４とを有する、いわゆるＣＡＮパッケージ型の光モジュールである。容器４０２には、上面に入射光を取り入れ、あるいは外部に光を出射させるためのガラス製の窓４０３が設けられている。

図１４（Ｂ）には、本実施の形態の光モジュールの模式的な断面図が示されている。容器４０２には、本実施の形態の光素子４００がステム４０１上に配置されていて、ボンディングワイヤなどによりリード４０４と電極とが接続されている。なお、光素子４００は、金属製のサブマウントを介してステム４０１上に配置されていてもよい。

この光モジュールでは、光素子４００が受光素子の場合、窓４０３から入射光を取り入れ、光素子４００で光信号を電気信号に変換してリード４０４から取り出すことができる。またこの光モジュールでは、光素子４００が発光素子の場合、リード４０４を通じて電気信号が入力され、窓１０３から出射光を出力することができる。なお、本実施の形態の光モジュールとしては、図１４（Ａ）に示すようなＣＡＮパッケージ型のものに限られず、ＳＭＤ（表面実装デバイス）型や光コネクタ一体型、さらには先端部に光ファイバが接合されたピグテール型の光モジュールであってもよい。また、本実施の形態の光モジュールは、光素子４００として受光素子および発光素子の双方を備えたトランシーバ型のモジュールであってもよい。

３．光伝送装置
図１５は、本実施の形態の光モジュールを適用した光伝送装置を示す図である。

光伝送装置９０は、コンピュータ、ディスプレイ、記憶装置、プリンタ等の電子機器９２を相互に接続するものである。電子機器９２は、情報通信機器であってもよい。光伝送装置９０は、ケーブル９４の両端にプラグ９６が設けられたものであってもよい。ケーブル９４は、具体的には、マルチモード光ファイバである。プラグ９６は、受信用の光検出器、送信用の光源、あるいは光検出器及び光源を備えたトランシーバとして本実施の形態の光モジュールを含んで構成される。この光伝送装置によれば、光信号によって、電子機器間のデータ伝送を行うことができる。

なお、本実施の形態の光伝送装置により相互接続される電子機器は、液晶表示モニタ、ディジタル対応のＣＲＴ（金融、通信販売、医療、教育の分野で使用されることがある。）、液晶プロジェクタ、プラズマディスプレイパネル（ＰＤＰ）。ディジタルＴＶ、小売店のレジ（ＰＯＳ用）、ビデオ、チューナー、ゲーム装置などであってもよい。

以上に本発明に好適な実施の形態について説明したが、本発明は上述したものに限られず、発明の要旨の範囲内で種々の変形態様により実施することが可能である。

例えば、上記の実施の形態において、各半導体層におけるｐ型とｎ型とを入れ替えても本発明の趣旨を逸脱するものではない。また、上記実施の形態では、複数の光素子がアレイ化されている場合でも、同様の作用効果を有する。また、光素子を構成する各半導体層の材料は、上述したものに限られず、例えば、Ｓｉ、Ｇｅ、Ｇａ、Ａｓ、Ａｌ、Ｎ、Ｐ、Ｓｂ、Ｚｎ、Ｓ、Ｓｅなどの任意の組合せによる材料系の半導体を用いることができる。

本実施の形態の光素子を模式的に示す断面図である。本実施の形態の光素子を模式的に示す平面図である。本実施の形態の光素子の一製造工程を模式的に示す断面図である。本実施の形態の光素子の一製造工程を模式的に示す断面図である。本実施の形態の光素子の一製造工程を模式的に示す断面図である。本実施の形態の光素子の動作を模式的に示す断面図である。本実施の形態の光素子の第１の変形例を模式的に示す断面図である。第１の変形例の光素子の一製造工程を模式的に示す断面図である。第１の変形例の光素子の一製造工程を模式的に示す断面図である。本実施の形態の光素子の第２の変形例を模式的に示す断面図である。第２の変形例の光素子を模式的に示す平面図である。第２の変形例の光素子の一製造工程を模式的に示す断面図である。第２の変形例の光素子の一製造工程を模式的に示す断面図である。本実施の形態の光モジュールを模式的に示す外観図及び断面図である。本実施の形態の光伝送装置を模式的に示す図である。

符号の説明

１００，２００，３００光素子、１０１ＤＢＲミラー層、１０２ｐ型半導体層（第１導電型の半導体層）、１０３光機能層（吸収層，活性層）、１０４ｎ型半導体層
（第２導電型の半導体層）、１０７第２電極、１０９第１電極、１１０半導体基板、１１０ａ主面、１１０ｂ裏面、１３０柱状部、２２０凹部

Claims

主面に凹部が設けられた第１導電型の半導体基板と、
前記凹部内に設けられ、真性半導体の多層膜からなるＤＢＲミラー層と、
少なくとも前記ＤＢＲミラー層の上に設けられた第１導電型の半導体層と、
前記第１導電型の半導体層の上方に設けられた第２導電型の半導体層と、
前記半導体基板の前記主面と反対側の面上に設けられた第１電極と、
前記第２導電型の半導体層の上に設けられた第２電極と、
を含み、
前記凹部の深さは、少なくとも前記ＤＢＲミラー層の厚さと同じもしくは該ＤＢＲミラー層の厚さよりも大きくなるように形成されており、
前記第１導電型の半導体層は、前記半導体基板と接するように形成されている、光素子。
請求項１において、
前記第１導電型の半導体層と前記第２導電型の半導体層との間に、前記ＤＢＲミラー層を構成する真性半導体よりもバンドギャップエネルギーの小さい真性半導体からなる光機能層を含む、光素子。
請求項２において、
前記光素子は、受光素子であり、
前記光機能層は、光を吸収する吸収層である、光素子。
請求項２において、
前記光素子は、発光素子であり、
前記光機能層は、光を発生する活性層である、光素子。
請求項１〜４のいずれかにおいて、
前記第１導電型の半導体層は、前記凹部内に設けられ、前記半導体基板と前記凹部の側壁において接している、光素子。
請求項１〜４のいずれかにおいて、
前記第１導電型の半導体層は、前記半導体基板と前記主面において接している、光素子。
請求項１〜６のいずれかに記載の光素子を含む、光モジュール。
請求項７に記載の光モジュールを含む、光伝送装置。
第１導電型の半導体基板の主面に、深さｄ１の凹部を形成すること、
少なくとも前記凹部内に、厚さｄ２（ｄ２≦ｄ１）の真性半導体の多層膜からなるＤＢＲミラー層を形成すること、
少なくとも前記ＤＢＲミラー層の上に、第１導電型の半導体層を前記半導体基板と接するように形成すること、
前記第１導電型の半導体層の上方に、第２導電型の半導体層を形成すること、
前記半導体基板の主面と反対側の面上に第１電極を形成すること、
前記第２導電型の半導体層の上に第２電極を形成すること、
を含む、光素子の製造方法。
請求項９において、
少なくとも前記ＤＢＲミラー層を形成する前に、前記半導体基板の主面上にマスク層を形成することを含む、光素子の製造方法。
請求項１０において、
前記マスク層を用いて前記半導体基板の主面に前記凹部を形成することを含む、光素子の製造方法。