WO2013176201A1 - 垂直共振面発光レーザ - Google Patents

垂直共振面発光レーザ Download PDF

Info

Publication number
WO2013176201A1
WO2013176201A1 PCT/JP2013/064301 JP2013064301W WO2013176201A1 WO 2013176201 A1 WO2013176201 A1 WO 2013176201A1 JP 2013064301 W JP2013064301 W JP 2013064301W WO 2013176201 A1 WO2013176201 A1 WO 2013176201A1
Authority
WO
WIPO (PCT)
Prior art keywords
vertical cavity
cavity surface
base substrate
light emitting
layer
Prior art date
Application number
PCT/JP2013/064301
Other languages
English (en)
French (fr)
Inventor
岩田圭司
松原一平
粉奈孝行
渡邊博
柳ヶ瀬雅司
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2014516841A priority Critical patent/JPWO2013176201A1/ja
Publication of WO2013176201A1 publication Critical patent/WO2013176201A1/ja
Priority to US14/537,995 priority patent/US20150063393A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Definitions

  • the present invention relates to a vertical cavity surface emitting laser including a plurality of vertical cavity surface emitting lasers.
  • VCSEL Vertical Cavity Surface Emitting LASER
  • a schematic structure of a vertical cavity surface emitting laser includes, for example, a first DBR (multilayer distributed Bragg reflector) layer formed on an upper layer of a base substrate made of an N-type semiconductor having a cathode electrode formed on the back surface, as shown in Patent Document 1, for example. Is formed.
  • a first spacer layer is formed above the first DBR (multilayer distributed Bragg reflector) layer.
  • An active layer including a quantum well is formed on the first spacer layer.
  • a second spacer layer is formed on the active layer.
  • a second DBR layer is formed on the second spacer layer.
  • An anode electrode is formed on the second DBR layer. Then, by applying a drive signal between the anode electrode and the cathode electrode, laser light having sharp directivity is generated in a direction perpendicular to the substrate (parallel to the stacking direction).
  • each vertical cavity surface emitting laser having the above-described structure is mounted on another circuit board and a base substrate are shared.
  • each vertical resonance surface When a single base substrate is used, as described above, when the base substrate is an N-type semiconductor substrate and a cathode electrode is formed on the surface opposite to the active layer across the base substrate, each vertical resonance surface Each drive signal applied to the light emitting laser leaks into the N-type semiconductor substrate, crosstalk occurs between the drive signals, and sufficient isolation cannot be obtained between the vertical cavity surface emitting lasers.
  • An object of the present invention is to realize a vertical cavity surface emitting laser capable of ensuring isolation between vertical cavity surface emitting lasers while forming a plurality of vertical cavity surface emitting lasers on a single base substrate.
  • a vertical cavity surface emitting laser includes a base substrate, an N-type semiconductor multilayer reflective layer formed on the surface of the base substrate, an active layer having a quantum well, and a light emitting region multilayer including a P-type semiconductor multilayer reflective layer And an anode electrode connected to the P-type semiconductor multilayer reflective layer, and a cathode electrode connected to the N-type semiconductor multilayer reflective layer.
  • the base substrate is made of a semi-insulating semiconductor with a predetermined thickness at least on the side of the light emitting region multilayer part.
  • the cathode electrode is formed on the surface side of the base substrate.
  • a plurality of sets of light emitting element constituent elements including a light emitting region multilayer part, an anode electrode, and a cathode electrode are formed on the base substrate.
  • the plurality of light emitting element components are individually separated, and each light emitting element component is driven independently.
  • the base substrate is a semi-insulating semiconductor, and each light emitting element component is individually separated and driven independently. As a result, even if a plurality of light emitting element components are formed on a single base substrate, the light emitting element components are electrically separated, and crosstalk of the drive signals does not occur.
  • the vertical cavity surface emitting laser of the present invention has a gap between a plurality of light emitting element components, and the gap is formed to be recessed from the surface of the base substrate to the inside of the base substrate. It is preferable.
  • each light emitting element component is more reliably electrically separated.
  • the vertical cavity surface emitting laser of the present invention preferably has the following configuration.
  • the anode pad electrode connected to the anode electrode and the cathode pad electrode connected to the cathode electrode are provided for each light emitting element component divided by the gap.
  • the anode pad electrode and the cathode pad electrode are formed on the surface of the insulating layer disposed in a region different from the light emitting region multilayer portion, the anode electrode and the cathode electrode on the surface of the base substrate.
  • each light emitting element component is more reliably electrically separated.
  • the vertical cavity surface emitting laser of the present invention preferably has the following configuration. Adjacent light emitting element components are arranged on the surface side of the base substrate so that the anode pad electrodes are adjacent to each other or the cathode electrode pads are adjacent to each other.
  • the vertical cavity surface emitting laser of the present invention preferably has the following configuration.
  • Two cathode pad electrodes are provided.
  • the two cathode pad electrodes are arranged on the surface of the insulating layer so as to sandwich the anode pad electrode.
  • the cathode pad electrode is necessarily adjacent to the adjacent light emitting element component.
  • the insulating film is formed in a shape excluding at least a part of the anode pad electrode and the cathode pad electrode.
  • each light emitting element component is more reliably electrically separated by the insulating film.
  • the gap portion has a tapered shape in which the width between adjacent light emitting element constituent elements becomes narrower from the anode electrode side toward the base substrate side.
  • This configuration shows the specific shape of the gap. With such a configuration, it is easy to form a gap. In addition, when an insulating film is formed, the insulating film is easily formed.
  • the resistivity of the semi-insulating semiconductor of the base substrate is preferably 1.0 ⁇ 10 7 ⁇ ⁇ cm or more.
  • the distance between adjacent electrodes of adjacent light emitting element constituent elements is 0.5 ⁇ m or more.
  • each light emitting element component is more reliably electrically separated.
  • the vertical cavity surface emitting laser of the present invention may have the following configuration.
  • the base substrate is a semi-insulating semiconductor having a predetermined thickness from the surface on the light emitting element component side.
  • An N-type semiconductor substrate is disposed on the side opposite to the light-emitting element component of the semi-insulating semiconductor.
  • the present invention it is possible to ensure isolation between the vertical cavity surface emitting lasers while forming a plurality of vertical cavity surface emitting lasers on a single base substrate.
  • FIG. 1 is a partial plan view of a vertical cavity surface emitting laser 1 according to a first embodiment of the present invention.
  • 1 is a cross-sectional view of an A-A ′ plane of one vertical cavity surface emitting laser 10 constituting the vertical cavity surface emitting laser 1 according to the first embodiment of the present invention.
  • FIG. 1 is a B-B ′ plane cross-sectional view of a vertical cavity surface emitting laser 1 according to a first embodiment of the present invention. It is sectional drawing of the area
  • FIG. 1 is a partial plan view of a vertical cavity surface emitting laser 1 according to a first embodiment of the present invention.
  • FIG. 2 is an A-A ′ plane cross-sectional view of one vertical cavity surface emitting laser 10 constituting the vertical cavity surface emitting laser 1 according to the first embodiment of the present invention.
  • FIG. 3 is a B-B ′ plane cross-sectional view of the vertical cavity surface emitting laser 1 according to the first embodiment of the present invention.
  • 1 and 3 show only two vertical cavity surface emitting lasers 10A and 10B, the number of the vertical cavity surface emitting lasers constituting the VCSEL 1 is not limited to this.
  • VCSEL 1 includes a plurality of vertical cavity surface emitting lasers. That is, they are arrayed and the plurality of vertical cavity surface emitting lasers are driven independently.
  • the plurality of vertical cavity surface emitting lasers 10 ⁇ / b> A and 10 ⁇ / b> B are respectively formed on the surface of a single base substrate 11.
  • the base substrate 11 is made of a semi-insulating semiconductor, specifically, a substrate made of GaAs.
  • the base substrate 11 preferably has a resistivity of 1.0 ⁇ 10 7 ⁇ ⁇ cm or more.
  • the N-type semiconductor contact layer 21 is laminated on the surface of the base substrate 11.
  • the N-type semiconductor contact layer 21 is made of a compound semiconductor having N-type conductivity.
  • an N-type DBR (multilayer distributed Bragg reflector) layer 22 is laminated on the surface of the N-type semiconductor contact layer 21, an N-type DBR (multilayer distributed Bragg reflector) layer 22 is laminated.
  • the N-type semiconductor DBR (multilayer distributed Bragg reflector) layer 22 is made of an AlGaAs material and is formed by laminating a plurality of layers having different composition ratios of Al to Ga. A first reflector for generating laser light having a predetermined frequency is formed by such a layer structure.
  • the N-type semiconductor DBR layer may also serve as the N-type semiconductor contact layer. That is, the N-type semiconductor contact layer is not essential.
  • an N-type semiconductor clad layer 31 is laminated for each of the vertical cavity surface emitting lasers 10A and 10B.
  • the N-type semiconductor cladding layers 31 of the vertical cavity surface emitting lasers 10A and 10B are formed on the surface of the N-type semiconductor DBR layer 22 with a predetermined distance therebetween.
  • the N-type semiconductor clad layer 31 is also made of an AlGaAs material.
  • the active layer 40 is formed on the surface of each N-type semiconductor clad layer 31.
  • the active layer 40 is made of a GaAs material and an AlGaAs material.
  • the AlGaAs layer is used as an optical confinement layer having a high band gap, and the GaAs layer is formed so as to be sandwiched therebetween.
  • the active layer 40 is a layer having a single or a plurality of quantum wells sandwiched between optical confinement layers having a high band gap.
  • a P-type semiconductor clad layer 32 is formed on the surface of each active layer 40.
  • the P-type semiconductor clad layer 32 is also made of an AlGaAs material.
  • a P-type semiconductor DBR layer 23 is formed on the surface of the P-type semiconductor clad layer 32.
  • the P-type semiconductor DBR layer 23 is made of an AlGaAs material, and is formed by laminating a plurality of layers having different composition ratios of Al to Ga.
  • a second reflector for generating laser light having a predetermined frequency is formed by such a layer structure.
  • the P-type semiconductor DBR layer 23 is formed so that the reflectance is slightly lower than that of the N-type semiconductor DBR layer 31.
  • the semiconductor clad layer is provided so as to sandwich the active layer, but the present invention is not limited to this configuration.
  • a layer having such a thickness as to generate resonance may be provided in the active layer.
  • An oxide constriction layer 50 is formed on the boundary surface between the P-type semiconductor clad layer 32 and the P-type semiconductor DBR layer 23.
  • the oxidized constricting layer 50 is made of an AlGaAs material, and the composition ratio of Al to Ga is set higher than those of the other layers.
  • the oxidized constricting layer 50 is not formed on the entire boundary surface between the P-type semiconductor clad layer 32, the P-type semiconductor DBR layer 23, and a non-formed portion with a predetermined area exists in the approximate center of the formation region.
  • a P-type semiconductor contact layer 24 is laminated on the surface of the P-type semiconductor DBR layer 23.
  • the P-type semiconductor contact layer 24 is made of a compound semiconductor having P-type conductivity. Note that the P-type semiconductor DBR layer may also serve as the P-type semiconductor contact layer. That is, the P-type semiconductor contact layer is not essential.
  • N-type semiconductor contact layer 21, N-type semiconductor DBR layer 22, N-type semiconductor clad layer 31, active layer 40, P-type semiconductor clad layer 32, P-type semiconductor DBR layer 23, and P-type semiconductor contact layer 24 The “light emitting region multilayer portion” of the invention is constituted.
  • each layer and the composition ratio of Al to Ga are set so that a plurality of quantum wells having one emission spectrum peak wavelength are arranged at the antinode position of the center of the optical standing wave distribution.
  • each light emitting region multilayer part functions as a light emitting part of the vertical cavity surface emitting laser.
  • current can be efficiently injected into the active region and a lens effect can be obtained, so that a low power consumption vertical cavity surface emitting laser can be realized.
  • anode electrodes 921 921A, 921B are formed on the surface of the P-type contact layer 24, anode electrodes 921 (921A, 921B) are formed.
  • the anode electrode 921 (921A, 921B) is an annular electrode in plan view as shown in FIG.
  • the anode electrode does not necessarily have to be annular, and may be, for example, a C-shape or a rectangular shape with a part of the annular opening.
  • a region where the N-type semiconductor DBR layer 22 is not formed is provided for each of the vertical cavity surface emitting lasers 10A and 10B. These regions are formed in the vicinity of the region where the N-type semiconductor clad layer 31 in the N-type semiconductor DBR layer 22 is formed.
  • cathode electrodes 911 (911A, 911B) are formed for each of the vertical cavity surface emitting lasers 10A, 10B.
  • the cathode electrodes 911 (911A, 911B) are formed so as to be electrically connected to the N-type semiconductor contact layer 21.
  • the cathode electrodes 911 (911A, 911B) are arc-shaped electrodes as viewed in plan as shown in FIG.
  • the surface side of the base substrate 11 does not cover at least a part of the cathode electrode 911 (911A, 911B) and the anode electrode 921 (921A, 921B), and each component constituting the other light emitting region multilayer portion
  • An insulating film 60 is formed so as to cover the outer surface.
  • the insulating film 60 is formed using, for example, silicon nitride (SiNx) as a material.
  • An insulating layer 70 is laminated on the surface of the insulating film 60 in the vicinity of the region where the N-type semiconductor clad layer 31 is formed in the N-type semiconductor DBR layer 22.
  • the insulating layer 70 is made of, for example, polyimide.
  • a cathode pad electrode 912 (912A, 912B) and an anode pad electrode 922 (922A, 922B) are formed apart from each other.
  • the insulating layer 70A is formed near the light emitting region multilayer portion of the vertical cavity surface emitting laser 10A.
  • a cathode pad electrode 912A and an anode pad electrode 922A are formed apart from each other.
  • the insulating layer 70B is formed near the light emitting region multilayer portion of the vertical cavity surface emitting laser 10B.
  • a cathode pad electrode 912B and an anode pad electrode 922B are formed apart from each other.
  • the cathode pad electrode 912A is connected to the cathode electrode 911A via the cathode wiring electrode 913A.
  • the cathode pad electrode 912B is connected to the cathode electrode 911B via the cathode wiring electrode 913B.
  • the anode pad electrode 922A is connected to the anode electrode 921A via the anode wiring electrode 923A.
  • the anode pad electrode 922B is connected to the anode electrode 921B via the anode wiring electrode 923B.
  • the insulating film 60, the N-type semiconductor DBR layer 22, and the N-type semiconductor contact layer 21 are penetrated in the stacking direction, and the surface of the base substrate 11 is A groove 80 is formed in a shape that is recessed at a predetermined depth.
  • the groove 80 has a light emitting region multilayer part constituting the vertical cavity surface emitting lasers 10A and 10B and an electrode forming an anode and a cathode connected to the light emitting area multilayer part for each of the vertical cavity surface emitting lasers 10A and 10B. It is formed in a shape that separates into two.
  • the groove 80 and the light emitting region multilayer part constituting each vertical cavity surface emitting laser 10A, 10B and the space in which the anode and the cathode are separated from each other by a predetermined distance constitute the “gap part” of the present invention.
  • the vertical cavity surface emitting lasers 10A and 10B are individually separated. That is, even if a drive signal is applied between the anode and cathode of each of the vertical cavity surface emitting lasers 10A and 10B, the drive signal between the adjacent light emitting region multilayer portions is separated by the gap and the semi-insulating semiconductor base substrate 11. Leakage is suppressed. As a result, even if the VCSEL 1 including a plurality of vertical cavity surface emitting lasers 10A and 10B in an array is formed on a single base substrate 11, the isolation between adjacent vertical cavity surface emitting lasers can be increased. . Therefore, crosstalk due to a drive signal between adjacent vertical cavity surface emitting lasers can be suppressed, and high speed modulation driving of each vertical cavity surface emitting laser can be realized.
  • the structure as the VCSEL array is simplified and the size can be reduced. Furthermore, since high isolation can be ensured between the adjacent vertical cavity surface emitting lasers in this way, the distance between the adjacent vertical cavity surface emitting lasers 10 can be shortened. For example, experimental results conducted by the inventors have shown that the distance between the vertical cavity surface emitting lasers 10 can be reduced to about half compared to the conventional case. Thereby, VCSEL1 can be reduced in size.
  • the insulating layer 70 is provided, and the cathode pad electrode 912 and the anode pad electrode 922 of each vertical cavity surface emitting laser are separated from the N-type semiconductor DBR layer 22 to be adjacent to each other. Higher isolation can be ensured between the resonant surface emitting lasers.
  • the vertical cavity surface emitting laser 1 having such a structure is manufactured, for example, as follows. In the following, an example of forming one vertical cavity surface emitting laser is mainly shown, but a plurality of vertical cavity surface emitting lasers formed on the surface of the base substrate 11 are simultaneously formed in the same process.
  • the N-type semiconductor clad layer 31 is sequentially etched with a predetermined pattern. In this region to be etched, etching is performed up to the surface of the N-type semiconductor DBR layer 22. Thereby, the light emitting region multilayer portions of the vertical cavity surface emitting lasers 10A and 10B excluding the N-type semiconductor contact layer 21 and the N-type semiconductor DBR layer 22 are separated so as to be separated by a predetermined distance.
  • the N-type semiconductor contact layer 21 is exposed by etching a position close to the light emitting region multilayer portion in the region where the surface of the N-type semiconductor DBR layer 22 is exposed.
  • a cathode electrode 911 is formed in a region where the N-type semiconductor contact layer 21 is exposed.
  • an anode electrode 921 is formed on the surface of the P-type contact layer 24 of the light emitting region multilayer part that has not been etched.
  • the insulating film 60 is formed on the surface side of the base substrate 11 except for the surfaces of the cathode electrode 911 and the anode electrode 921.
  • An insulating layer 70 is formed in a region near the light emitting region multilayer portion on the surface of the insulating film 60.
  • a cathode pad electrode 912 and an anode pad electrode 922 are formed on the surface of the insulating layer 70.
  • a cathode wiring electrode 913 that connects the cathode electrode 911 and the cathode pad electrode 912 is formed.
  • An anode wiring electrode 923 that connects the anode electrode 921 and the anode pad electrode 912 is formed.
  • the groove 80 is formed.
  • the VCSEL 1 is formed by such a manufacturing process.
  • the width of the gap formed between the vertical cavity surface emitting lasers by etching is preferably wide on the P-type contact layer 24 side and gradually narrows toward the N-type contact layer 21 side. That is, the gap is preferably tapered.
  • FIG. 4 is a cross-sectional view of a region where a cathode pad electrode and an anode pad electrode are formed in a vertical cavity surface emitting laser 1A according to a second embodiment of the present invention.
  • the VCSEL 1A of the present embodiment is obtained by adding an insulating film 600 to the VCSEL 1 shown in the first embodiment.
  • Other configurations are the same as the VCSEL 1 shown in the first embodiment. Therefore, only different parts will be described.
  • the insulating film 600 is made of silicon nitride or the like, similar to the insulating film 60 shown in the first embodiment, and has a shape that covers the surface of the base substrate 11 on the light emitting region multilayer side side, including the inner surface of the groove 80. However, the insulating layer 600 is not formed on the surfaces of the cathode pad electrode and the anode pad electrode in a range that can be connected to an external element by wire bonding or the like.
  • the surfaces of the N-type semiconductor contact layer 21 and the N-type semiconductor DBR layer 22 that face each other via the groove 80 are also covered with the insulating layer 600.
  • the isolation between the vertical cavity surface emitting lasers 10 ⁇ / b> A ⁇ b> 1 and 10 ⁇ / b> B ⁇ b> 1 adjacent to each other through the groove 80 can be further ensured.
  • FIG. 5 is a partial plan view of a vertical cavity surface emitting laser 1B according to the third embodiment of the present invention.
  • the VCSEL 1B of the present embodiment differs from the VCSEL 1 shown in the first embodiment in the arrangement pattern of the cathode pad electrodes and the anode pad electrodes of the vertical cavity surface emitting lasers 10A2 and 10B2.
  • Other configurations are the same as the VCSEL 1 shown in the first embodiment. Therefore, only different parts will be described.
  • the VCSEL 1B is arranged so that the same-polarity pad electrodes are adjacent to each other between the vertical cavity surface emitting lasers 10A2 and 10B2 that are parallel to the arrangement direction of the cathode pad electrode and the anode pad electrode and are adjacent to each other via the groove 80. ing.
  • the anode pad electrode 922A of the vertical cavity surface emitting laser 10A2 and the anode pad electrode 922B of the vertical cavity surface emitting laser 10B2 are arranged adjacent to each other. .
  • the vertical cavity surface emitting laser disposed on the opposite side of the vertical cavity surface emitting laser 10B2 in the vertical cavity surface emitting laser 10A2 has a cathode pad electrode adjacent to the vertical cavity surface emitting laser 10A2. Is arranged.
  • the vertical cavity surface emitting laser 10B2 disposed on the opposite side of the vertical cavity surface emitting laser 10B2 has a cathode pad electrode adjacent to the vertical cavity surface emitting laser 10B2.
  • FIG. 6 is a partial plan view of a vertical cavity surface emitting laser 1C according to the fourth embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a region where a cathode pad electrode and an anode pad electrode are formed in a vertical cavity surface emitting laser according to the fourth embodiment of the present invention.
  • the VCSEL 1C of this embodiment is different from the VCSEL 1 shown in the first embodiment in that two cathode pad electrodes of the vertical cavity surface emitting lasers 10A3 and 10B3 are provided. Other configurations are the same as the VCSEL 1 shown in the first embodiment. Therefore, only different parts will be described.
  • the vertical cavity surface emitting laser 10A3 has two cathode pad electrodes 912A1 and 912A2.
  • the cathode pad electrodes 912A1 and 912A2 are connected to the cathode electrode 911A via the cathode wiring electrodes 913A1 and 913A2, respectively.
  • the cathode pad electrodes 912A1 and 912A2 are arranged on the surface of the insulating layer 70 so as to sandwich the anode pad electrode 922A in parallel with the direction in which the vertical cavity surface emitting lasers are arranged.
  • the vertical cavity surface emitting laser 10B3 is formed with two cathode pad electrodes 912B1 and 912B2.
  • the cathode pad electrodes 912B1 and 912B2 are connected to the cathode electrode 911B via the cathode wiring electrodes 913B1 and 913B2, respectively.
  • the cathode pad electrodes 912B1 and 912B2 are arranged on the surface of the insulating layer 70 so as to sandwich the anode pad electrode 922B in parallel with the direction in which the vertical cavity surface emitting lasers are arranged.
  • the adjacent vertical cavity surface emitting lasers 10A3 and 10B3 are arranged so that the cathode electrodes of the same polarity are adjacent to each other. Thereby, similarly to the third embodiment, it is possible to further suppress the crosstalk due to the drive signal for each vertical cavity surface emitting laser.
  • FIG. 8 is a cross-sectional view of a region where a cathode pad electrode and an anode pad electrode are formed in a vertical cavity surface emitting laser according to the fifth embodiment of the present invention.
  • the VCSEL 1D of the present embodiment is different in the structure of the base substrate 11D from the VCSEL 1 shown in the first embodiment.
  • Other configurations are the same as the VCSEL 1 shown in the first embodiment. Therefore, only different parts will be described.
  • the base substrate 11D includes a semi-insulating semiconductor layer 111 and a conductive semiconductor layer 112 made of an N-type semiconductor.
  • a region having a predetermined thickness on the surface side where the light emitting region multilayer portion of the base substrate 11D is formed is formed of a semi-insulating semiconductor layer 111.
  • the conductive semiconductor layer 112 is formed on the surface opposite to the surface where the light emitting region multilayer portion is formed with respect to the semi-insulating semiconductor layer 111.
  • the semi-insulating semiconductor 111 is thinner than the conductive semiconductor layer 112.
  • the groove 80 is formed in a shape that is recessed at a predetermined depth with respect to at least the semi-insulating semiconductor layer 111. Note that the groove 80 may have a depth related to the conductive semiconductor layer 112.
  • the example in which the insulating layer 70 is provided has been described, but it may be omitted.
  • the provision of the insulating layer 70 can suppress parasitic capacitance generated in the cathode pad electrode and the anode pad electrode. Thereby, the occurrence of crosstalk between adjacent vertical cavity surface emitting lasers can be more effectively suppressed.
  • the interval between adjacent anode electrodes and cathode electrodes is 0.5 ⁇ m or more.
  • 1, 1A, 1B, 1C, 1D vertical cavity surface emitting laser, 10, 10A, 10A1, 10A2, 10A3, 10B, 10B1, 10B2, 10B3: vertical cavity surface emitting laser, 11, 11D: base substrate, 21: N-type semiconductor contact layer, 22: N-type DBR (multilayer distributed Bragg reflector) layer, 23: P-type semiconductor DBR layer, 24: P-type contact layer, 31: N-type semiconductor spacer layer, 32: P-type semiconductor spacer layer, 40: active layer, 50: oxidation constriction layer, 60: Insulating film 70: Insulating layer, 80: groove, 111: Semi-insulating semiconductor layer, 112: conductive semiconductor layer, 911, 911A, 911B: cathode electrodes, 921, 921A, 921B: electrode for anode, 912A, 912A1, 912A2, 912B, 912B1, 912B2: cathode pad electrodes, 913A, 913B: cathode wiring electrode, 922

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

垂直共振面発光レーザ（１）は、半絶縁性半導体からなるベース基板（１１）と、該ベース基板（１１）の表面に順次形成されたＮ型半導体コンタクト層（２１）、Ｎ型半導体多層膜反射層（２２）、Ｎ型半導体クラッド層（３１）、量子井戸を備える活性層（４０）、Ｐ型半導体クラッド層（３２）、Ｐ型半導体多層膜反射層（２３）、Ｐ型半導体コンタクト層（２４）を含む発光領域多層部と、Ｐ型半導体コンタクト層の表面に形成されたアノード用電極と、Ｎ型半導体クラッド層に接続するカソード用電極と、を備える。カソード用電極は、ベース基板（１１）の発光領域多層部側に形成されている。各垂直共振面発光レーザの間には、Ｎ型半導体コンタクト層（２１）、Ｎ型半導体多層膜反射層（２２）を貫通し、ベース基板（１１）の表面から内側まで窪む形状の溝（８０）が形成されている。

Description

垂直共振面発光レーザ
　本発明は、複数の垂直共振面発光レーザを備えた垂直共振面発光レーザに関する。
　現在、半導体レーザの一種として、垂直共振面発光レーザ（ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　ＬＡＳＥＲ））が実用化されている。
　垂直共振面発光レーザの概略的な構造は、例えば特許文献１に示すように、裏面にカソード電極が形成されたＮ型半導体からなるベース基板の上層に、第１ＤＢＲ（多層分布ブラッグ反射器）層が形成されている。第１ＤＢＲ（多層分布ブラッグ反射器）層の上層には第１スペーサ層が形成されている。第１スペーサ層の上層には、量子井戸を備える活性層が形成されている。活性層の上層には、第２スペーサ層が形成されている。第２スペーサ層の上層には、第２ＤＢＲ層が形成されている。第２ＤＢＲ層の上層には、アノード電極が形成されている。そして、アノード電極とカソード電極間に駆動信号を印加することで、基板に垂直な（積層方向に平行な）方向へ鋭い指向性を有するレーザ光が発生する。
　このような垂直共振面発光レーザを複数個備えてアレイ化する場合、例えば、上述の構造からなる個々の垂直共振面発光レーザを、別の回路基板にそれぞれ実装する構造と、ベース基板を共通化する構造とが考えられる。
特表２００３－５０８９２８号公報
　上述の個別に形成した垂直共振面発光レーザを別の回路基板に実装する場合、構造が大型化してしまう。
　一方、単一のベース基板にした場合、上述のように、ベース基板をＮ型半導体基板にし、当該ベース基板を挟んで活性層と反対側の面にカソード電極を形成した場合、各垂直共振面発光レーザに与える各駆動信号が、Ｎ型半導体基板内に漏洩してしまい、互いの駆動信号間でクロストークが発生し、各垂直共振面発光レーザ間で十分にアイソレーションをとることができない。
　この発明の目的は、単一のベース基板に複数の垂直共振面発光レーザを形成しながら、各垂直共振面発光レーザ間のアイソレーションを確保できる垂直共振面発光レーザを実現することにある。
　この発明の垂直共振面発光レーザは、ベース基板と、該ベース基板の表面に形成されたＮ型半導体多層膜反射層、量子井戸を備える活性層、Ｐ型半導体多層膜反射層を含む発光領域多層部と、Ｐ型半導体多層膜反射層に接続されるアノード用電極と、Ｎ型半導体多層膜反射層に接続されるカソード用電極と、を備える。ベース基板は、少なくとも発光領域多層部側の所定厚みが半絶縁性半導体からなる。カソード用電極は、ベース基板の表面側に形成されている。発光領域多層部、アノード用電極、カソード用電極からなる発光素子構成要素の組は、ベース基板に複数形成されている。そして、該複数の発光素子構成要素は個別に分離されており、各発光素子構成要素はそれぞれ独立に駆動される。
　この構成では、ベース基板が半絶縁性半導体であり、各発光素子構成要素は個別に分離されており、それぞれ独立に駆動される。これにより、単一のベース基板に複数の発光素子構成要素が形成されていても、各発光素子構成要素は電気的に分離され、互いの駆動信号のクロストークが発生しない。
　また、この発明の垂直共振面発光レーザは、複数の発光素子構成要素の間に空隙部を有しており、該空隙部は、ベース基板の表面から該ベース基板の内側まで窪む形状からなることが好ましい。
　この構成では、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、次の構成であることが好ましい。アノード用電極に接続するアノード用パッド電極と、カソード用電極に接続するカソード用パッド電極とは、空隙部によって分割される発光素子構成要素毎に備えられている。アノード用パッド電極とカソード用パッド電極は、ベース基板の表面における発光領域多層部、アノード用電極およびカソード用電極と異なる領域に配設された絶縁層の表面に形成されている。
　この構成では、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、次の構成であることが好ましい。隣り合う発光素子構成要素は、アノード用パッド電極同士が隣り合うか、もしくはカソード用電極パッド同士が隣り合うように、ベース基板の表面側に配置されている。
　この構成では、隣り合う発光素子構成要素において、パッド電極間での電気的な結合を抑制することができる。これにより、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、次の構成であることが好ましい。カソード用パッド電極は、二個備えられている。該二個のカソード用パッド電極は、絶縁層の表面に、アノード用パッド電極を挟むように配置されている。
　この構成では、隣り合う発光素子構成要素において、カソード用パッド電極が必ず隣り合う。これにより、隣り合う発光素子構成要素においてパッド電極間での電気的な結合が抑制され、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、アノード用パッド電極とカソード用パッド電極の少なくとも一部を除く形状で絶縁膜が形成されていることが好ましい。
　この構成では、絶縁膜により、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、空隙部は、アノード用電極側からベース基板側に向かって、隣り合う発光素子構成要素間の幅が狭くなるテーパ形状からなることが好ましい。
　この構成では、空隙部の具体的な形状を示している。このような構成により、空隙部を形成しやすい。また、絶縁膜を形成する場合に、絶縁膜を形成しやすい。
　また、この発明の垂直共振面発光レーザでは、ベース基板の半絶縁性半導体の抵抗率は、１．０×１０７Ω・ｃｍ以上であることが好ましい。
　また、この発明の垂直共振面発光レーザでは、隣り合う発光素子構成要素の近接する電極の間隔が０．５μｍ以上であることが好ましい。
　これらの構成では、各発光素子構成要素がより確実に電気的に分離される。
　また、この発明の垂直共振面発光レーザでは、次の構成とすることもできる。ベース基板は、発光素子構成要素側の表面から所定厚みが半絶縁性半導体である。半絶縁性半導体の発光素子構成要素と反対側には、Ｎ型半導体基板が配置されている。
　この構成では、上述の複数の発光素子構成要素間の電気的分離を実現しながら、ベース基板に起因する結晶欠落による不良の発生を抑制することができる。
　この発明によれば、単一のベース基板に複数の垂直共振面発光レーザを形成しながら、各垂直共振面発光レーザ間のアイソレーションを確保することができる。
本発明の第１の実施形態に係る垂直共振面発光レーザ１の部分平面図である。 本発明の第１の実施形態に係る垂直共振面発光レーザ１を構成する１個の垂直共振面発光レーザ１０のＡ－Ａ’面断面図である。 本発明の第１の実施形態に係る垂直共振面発光レーザ１のＢ－Ｂ’面断面図である。 本発明の第２の実施形態に係る垂直共振面発光レーザ１Ａのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。 本発明の第３の実施形態に係る垂直共振面発光レーザ１Ｂの部分平面図である。 本発明の第４の実施形態に係る垂直共振面発光レーザ１Ｂの部分平面図である。 本発明の第４の実施形態に係る垂直共振面発光レーザのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。 本発明の第５の実施形態に係る垂直共振面発光レーザのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。
　本発明の第１の実施形態に係る垂直共振面発光レーザ（ＶＣＳＥＬ）について、図を参照して説明する。以下では、垂直共振面発光レーザをＶＣＳＥＬと称する。図１は本発明の第１の実施形態に係る垂直共振面発光レーザ１の部分平面図である。図２は本発明の第１の実施形態に係る垂直共振面発光レーザ１を構成する１個の垂直共振面発光レーザ１０のＡ－Ａ’面断面図である。図３は本発明の第１の実施形態に係る垂直共振面発光レーザ１のＢ－Ｂ’面断面図である。なお、図１、図３では、２個の垂直共振面発光レーザ１０Ａ，１０Ｂのみが記載されているが、ＶＣＳＥＬ１を構成する垂直共振面発光レーザの個数はこれに限るものではない。
　ＶＣＳＥＬ１は、複数の垂直共振面発光レーザを備えている。すなわち、アレイ化されており、複数の垂直共振面発光レーザはそれぞれ独立に駆動する。複数の垂直共振面発光レーザ１０Ａ，１０Ｂは、単一のベース基板１１の表面にそれぞれ形成されている。
　ベース基板１１は、半絶縁性半導体からなり、具体的には、ＧａＡｓを材料とする基板からなる。ベース基板１１は、抵抗率が１．０×１０７Ω・ｃｍ以上であることが好ましい。このような抵抗率の半絶縁性半導体からなるベース基板１１を用いることにより、後述する垂直共振面発光レーザ１０Ａ，１０Ｂ間のアイソレーションをより高く確保することができる。
　ベース基板１１の表面には、Ｎ型半導体コンタクト層２１が積層形成されている。Ｎ型半導体コンタクト層２１は、Ｎ型導電性を有する化合物半導体からなる。
　Ｎ型半導体コンタクト層２１の表面には、Ｎ型ＤＢＲ（多層分布ブラッグ反射器）層２２が積層形成されている。Ｎ型半導体ＤＢＲ（多層分布ブラッグ反射器）層２２は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が異なる層を複数層積層してなる。このような層構成により所定周波数のレーザ光を発生するための第１の反射器を形成する。なお、Ｎ型半導体ＤＢＲ層は、Ｎ型半導体コンタクト層を兼ねていてもよい。すなわち、Ｎ型半導体コンタクト層は必須ではない。
　Ｎ型半導体ＤＢＲ層２２の表面には、垂直共振面発光レーザ１０Ａ，１０Ｂ毎に、Ｎ型半導体クラッド層３１が積層形成されている。各垂直共振面発光レーザ１０Ａ，１０ＢのＮ型半導体クラッド層３１は、Ｎ型半導体ＤＢＲ層２２の表面において、所定距離を離間して形成されている。Ｎ型半導体クラッド層３１もＡｌＧａＡｓ材料からなる。
　各Ｎ型半導体クラッド層３１の表面には、活性層４０が形成されている。活性層４０は、ＧａＡｓ材料とＡｌＧａＡｓ材料からなる。ＡｌＧａＡｓ層をバンドギャップの高い光閉じ込め層とし、その間に挟まれるようにＧａＡｓ層を形成する。このような構成により、活性層４０には、バンドギャップの高い光閉じ込め層に挟まれた単一もしくは複数の量子井戸を有する層となる。
　各活性層４０の表面には、Ｐ型半導体クラッド層３２が形成されている。Ｐ型半導体クラッド層３２もＡｌＧａＡｓ材料からなる。
　Ｐ型半導体クラッド層３２の表面には、Ｐ型半導体ＤＢＲ層２３が形成されている。Ｐ型半導体ＤＢＲ層２３は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が異なる層を複数層積層してなる。このような層構成により所定周波数のレーザ光を発生するための第２の反射器を形成する。Ｐ型半導体ＤＢＲ層２３は、Ｎ型半導体ＤＢＲ層３１に対して反射率が若干低くなるように形成されている。ここでは、活性層を挟むように半導体クラッド層を設けたが、この構成に限るものではない。共振を発生させるような膜厚の層を活性層に設けてもよい。
　Ｐ型半導体クラッド層３２とＰ型半導体ＤＢＲ層２３との境界面には、酸化狭窄層５０が形成されている。酸化狭窄層５０は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が他の各層よりも高く設定されている。酸化狭窄層５０は、Ｐ型半導体クラッド層３２とＰ型半導体ＤＢＲ層２３と境界面の全面に形成されているわけでなく、形成領域の略中央に所定の面積で非形成部が存在する。
　Ｐ型半導体ＤＢＲ層２３の表面には、Ｐ型半導体コンタクト層２４が積層形成されている。Ｐ型半導体コンタクト層２４は、Ｐ型導電性を有する化合物半導体からなる。なお、Ｐ型半導体ＤＢＲ層は、Ｐ型半導体コンタクト層を兼ねていてもよい。すなわち、Ｐ型半導体コンタクト層は必須ではない。
　これら、Ｎ型半導体コンタクト層２１、Ｎ型半導体ＤＢＲ層２２、Ｎ型半導体クラッド層３１、活性層４０、Ｐ型半導体クラッド層３２、Ｐ型半導体ＤＢＲ層２３、Ｐ型半導体コンタクト層２４によって、本発明の「発光領域多層部」が構成される。
　このような構成において、光定在波分布の中心の腹の位置に１つの発光スペクトルピーク波長を有する、複数の量子井戸が配置されるように、各層の厚み、Ｇａに対するＡｌの組成比率を設定する。これにより、各発光領域多層部が垂直共振面発光レーザの発光部として機能する。さらに、上述の酸化狭窄層５０を備えることで、電流を活性領域に効率良く注入できるとともに、レンズ効果も得られるため、低消費電力の垂直共振面発光レーザを実現できる。
　Ｐ型コンタクト層２４の表面には、アノード用電極９２１（９２１Ａ，９２１Ｂ）が形成されている。アノード用電極９２１（９２１Ａ，９２１Ｂ）は、図１に示すように平面視して環状の電極である。なお、アノード用電極は必ずしも環状である必要はなく、例えば環状の一部が開いたＣ型の形状や矩形状であってもよい。
　Ｎ型半導体コンタクト層２１の表面には、垂直共振面発光レーザ１０Ａ，１０Ｂ毎に、Ｎ型半導体ＤＢＲ層２２が形成されていない領域が設けられている。これらの領域は、Ｎ型半導体ＤＢＲ層２２におけるＮ型半導体クラッド層３１が積層形成される領域の近傍に、形成されている。
　これらの領域には、垂直共振面発光レーザ１０Ａ，１０Ｂ毎にカソード用電極９１１（９１１Ａ，９１１Ｂ）が形成されている。カソード用電極９１１（９１１Ａ，９１１Ｂ）は、Ｎ型半導体コンタクト層２１に導通するように形成されている。カソード用電極９１１（９１１Ａ，９１１Ｂ）は、図１に示すように平面視して、円弧状の電極である。
　ベース基板１１の表面側には、カソード用電極９１１（９１１Ａ，９１１Ｂ）、アノード用電極９２１（９２１Ａ，９２１Ｂ）の少なくとも一部を被覆せず、他の発光領域多層部を構成する各構成要素の外面を覆うように、絶縁膜６０が形成されている。絶縁膜６０は、例えば窒化ケイ素（ＳｉＮｘ）を材料として形成されている。
　Ｎ型半導体ＤＢＲ層２２におけるＮ型半導体クラッド層３１が形成される領域の近傍には、絶縁膜６０の表面に、絶縁層７０が積層形成されている。絶縁層７０は、例えばポリイミドを材料として形成されている。
　絶縁層７０の表面には、カソード用パッド電極９１２（９１２Ａ，９１２Ｂ）、およびアノード用パッド電極９２２（９２２Ａ，９２２Ｂ）が離間して形成されている。絶縁層７０Ａは、垂直共振面発光レーザ１０Ａの発光領域多層部付近に形成されている。絶縁層７０Ａの表面には、カソード用パッド電極９１２Ａ、およびアノード用パッド電極９２２Ａが離間して形成されている。絶縁層７０Ｂは、垂直共振面発光レーザ１０Ｂの発光領域多層部付近に形成されている。絶縁層７０Ｂの表面には、カソード用パッド電極９１２Ｂ、およびアノード用パッド電極９２２Ｂが離間して形成されている。
　カソード用パッド電極９１２Ａは、カソード配線電極９１３Ａを介して、カソード用電極９１１Ａに接続されている。カソード用パッド電極９１２Ｂは、カソード用配線電極９１３Ｂを介して、カソード用電極９１１Ｂに接続されている。
　アノード用パッド電極９２２Ａは、アノード用配線電極９２３Ａを介して、アノード用電極９２１Ａに接続されている。アノード用パッド電極９２２Ｂは、アノード用配線電極９２３Ｂを介して、アノード用電極９２１Ｂに接続されている。
　さらに、本実施形態の構成では、図２、図３に示すように、絶縁膜６０、Ｎ型半導体ＤＢＲ層２２、およびＮ型半導体コンタクト層２１を、積層方向に貫通し、ベース基板１１の表面から所定深さで凹む形状で、溝８０が形成されている。溝８０は、それぞれに垂直共振面発光レーザ１０Ａ，１０Ｂを構成する発光領域多層部およびこの発光領域多層部に接続するアノードとカソードとを形成する電極を、各垂直共振面発光レーザ１０Ａ，１０Ｂ毎に分離する形状で形成されている。この溝８０と、各垂直共振面発光レーザ１０Ａ，１０Ｂを構成する各発光領域多層部およびアノード、カソードがそれぞれ所定距離をもって離間される空間とにより、本発明の「空隙部」が構成される。
　このような構成とすることで、各垂直共振面発光レーザ１０Ａ，１０Ｂは個別に分離される。すなわち、各垂直共振面発光レーザ１０Ａ，１０Ｂのアノード、カソード間に駆動信号を印加しても、空隙部と半絶縁性半導体のベース基板１１によって、隣り合う発光領域多層部同士での駆動信号の漏洩が抑制される。これにより、単一のベース基板１１に複数の垂直共振面発光レーザ１０Ａ，１０Ｂをアレイで構成するＶＣＳＥＬ１を形成しても、隣り合う垂直共振面発光レーザ間でのアイソレーションを高くすることができる。したがって、隣り合う垂直共振面発光レーザ間での駆動信号によるクロストークを抑圧でき、各垂直共振面発光レーザの高速変調駆動を実現することができる。
　この際、アレイ化される複数の垂直共振面発光レーザが単一のベース基板１１上に形成されるので、ＶＣＳＥＬアレイとしての構造が簡素化し、小型化が可能になる。さらに、このように、隣り合う垂直共振面発光レーザ間でのアイソレーションを高く確保することができるので、隣り合う垂直共振面発光レーザ１０間の距離を短くすることができる。例えば、発明者が行った実験結果では、従来に比べて、垂直共振面発光レーザ１０間の距離を半分程度にできることが分かった。これにより、ＶＣＳＥＬ１を小型化することができる。
　なお、上述のようにベース基板１１を半絶縁性半導体にすることで、上述の作用効果を得ることができるが、上述の溝８０を設けることで、隣り合う垂直共振面発光レーザ間でのアイソレーションをさらに高く確保することができる。
　また、上述のように、絶縁層７０を設けて、各垂直共振面発光レーザのカソード用パッド電極９１２とアノード用パッド電極９２２とを、Ｎ型半導体ＤＢＲ層２２から離間することで、隣り合う垂直共振面発光レーザ間でのアイソレーションをさらに高く確保することができる。
　このような構造からなる垂直共振面発光レーザ１は、例えば、次のように製造する。なお、以下では、主として、１つの垂直共振面発光レーザの形成例を示すが、ベース基板１１の表面に形成される複数の垂直共振面発光レーザが、同じ工程で同時に形成される。
　まず、ベース基板１１の表面に、上述のＮ型半導体コンタクト層２１、Ｎ型半導体ＤＢＲ層２２、Ｎ型半導体クラッド層３１、活性層４０、Ｐ型半導体クラッド層３２、Ｐ型半導体ＤＢＲ層２３、Ｐ型半導体コンタクト層２４を、この順に積層形成する。
　次に、それぞれの垂直共振面発光レーザ１０Ａ，１０Ｂの発光領域多層部を構成する部分を除き、Ｐ型半導体コンタクト層２４、Ｐ型半導体ＤＢＲ層２３、Ｐ型半導体クラッド層３２、活性層４０、Ｎ型半導体クラッド層３１を、順次所定のパターンでエッチングする。このエッチングする領域では、Ｎ型半導体ＤＢＲ層２２の表面まで、エッチングを行う。これにより、Ｎ型半導体コンタクト層２１、Ｎ型半導体ＤＢＲ層２２を除く垂直共振面発光レーザ１０Ａ，１０Ｂの発光領域多層部が所定距離離間するように分離される。
　Ｎ型半導体ＤＢＲ層２２の表面が露出した領域における発光領域多層部に近接する位置をエッチングすることで、Ｎ型半導体コンタクト層２１を露出させる。このＮ型半導体コンタクト層２１を露出させた領域に、カソード用電極９１１を形成する。
　また、エッチングしなかった発光領域多層部のＰ型コンタクト層２４の表面にアノード用電極９２１を形成する。
　ベース基板１１の表面側に、カソード用電極９１１、アノード用電極９２１の表面をのぞき、絶縁膜６０を形成する。
　絶縁膜６０の表面の発光領域多層部に近接する領域に絶縁層７０を形成する。
　絶縁層７０の表面に、カソード用パッド電極９１２とアノード用パッド電極９２２とを、形成する。
　カソード用電極９１１とカソード用パッド電極９１２とを接続するカソード用配線電極９１３を形成する。アノード用電極９２１とアノード用パッド電極９１２とを接続するアノード用配線電極９２３を形成する。
　隣り合う垂直共振面発光レーザの領域を分割するように、絶縁層６０、Ｎ型半導体ＤＢＲ層２２、Ｎ型半導体コンタクト層２１を貫通し、ベース基板１１の表面から内部へ所定深さで凹む形状の溝８０を形成する。
　このような製造工程によって、ＶＣＳＥＬ１が形成される。なお、エッチングによって、垂直共振面発光レーザ間に生じる空隙部の幅が、Ｐ型コンタクト層２４側で広く、Ｎ型コンタクト層２１側に向かって徐々に狭くなるようにするとよい。すなわち、空隙がテーパ状であるとよい。このような構成とすることで、発光領域多層部の側面に対する絶縁層６０の被覆性が向上し、発光領域多層部間のアイソレーションを、さらに高く確保することができる。
　次に、本発明の第２の実施形態に係る垂直共振面発光レーザ（ＶＣＳＥＬ）について、図を参照して説明する。図４は本発明の第２の実施形態に係る垂直共振面発光レーザ１Ａのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。
　本実施形態のＶＣＳＥＬ１Ａは、第１の実施形態に示したＶＣＳＥＬ１に対して、絶縁膜６００を追加したものである。他の構成は、第１の実施形態に示したＶＣＳＥＬ１と同じである。したがって、異なる箇所のみを説明する。
　絶縁膜６００は、第１の実施形態に示した絶縁膜６０と同じく窒化ケイ素等からなり、溝８０の内表面を含む、ベース基板１１の発光領域多層部側の表面を覆う形状からなる。ただし、カソード用パッド電極およびアノード用パッド電極の表面に対しては、ワイヤボンディング等によって外部素子と接続できる範囲で絶縁層６００が形成されていない。
　このような構成とすることで、溝８０を介して対向するＮ型半導体コンタクト層２１およびＮ型半導体ＤＢＲ層２２の表面（溝８０の内表面）も絶縁層６００で覆われる。これにより、溝８０を介して隣り合う垂直共振面発光レーザ１０Ａ１，１０Ｂ１間のアイソレーションをさらに高く確保することができる。
　次に、第３の実施形態に係る垂直共振面発光レーザ（ＶＣＳＥＬ）について、図を参照して説明する。図５は、本発明の第３の実施形態に係る垂直共振面発光レーザ１Ｂの部分平面図である。
　本実施形態のＶＣＳＥＬ１Ｂは、第１の実施形態に示したＶＣＳＥＬ１に対して、各垂直共振面発光レーザ１０Ａ２，１０Ｂ２のカソード用パッド電極およびアノード用パッド電極の配置パターンが異なる。他の構成は、第１の実施形態に示したＶＣＳＥＬ１と同じである。したがって、異なる箇所のみを説明する。
　ＶＣＳＥＬ１Ｂは、カソード用パッド電極およびアノード用パッド電極の配列方向に平行で、溝８０を介して隣り合う垂直共振面発光レーザ１０Ａ２，１０Ｂ２間で、同極のパッド電極が隣り合うように、配置されている。具体的な例としては、図５に示すように、垂直共振面発光レーザ１０Ａ２のアノード用パッド電極９２２Ａと、垂直共振面発光レーザ１０Ｂ２のアノード用パッド電極９２２Ｂとが隣り合うように配置されている。なお、図示しないが、垂直共振面発光レーザ１０Ａ２における垂直共振面発光レーザ１０Ｂ２と反対側に配置された垂直共振面発光レーザは、垂直共振面発光レーザ１０Ａ２に対してカソード用パッド電極が隣り合うように配置されている。同様に、図示しないが、垂直共振面発光レーザ１０Ｂ２における垂直共振面発光レーザ１０Ｂ２と反対側に配置された垂直共振面発光レーザは、垂直共振面発光レーザ１０Ｂ２に対してカソード用パッド電極が隣り合うように配置されている。
　このように、隣り合う垂直共振面発光レーザ同士で同極パッド電極が隣り合うようにすることで、それぞれの垂直共振面発光レーザに対する駆動信号によるクロストークを、さらに抑圧することができる。
　次に、第４の実施形態に係る垂直共振面発光レーザ（ＶＣＳＥＬ）について、図を参照して説明する。図６は、本発明の第４の実施形態に係る垂直共振面発光レーザ１Ｃの部分平面図である。図７は、本発明の第４の実施形態に係る垂直共振面発光レーザのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。
　本実施形態のＶＣＳＥＬ１Ｃは、第１の実施形態に示したＶＣＳＥＬ１に対して、各垂直共振面発光レーザ１０Ａ３，１０Ｂ３のカソード用パッド電極が２つ設けられた点が異なる。他の構成は、第１の実施形態に示したＶＣＳＥＬ１と同じである。したがって、異なる箇所のみを説明する。
　垂直共振面発光レーザ１０Ａ３には、２つのカソード用パッド電極９１２Ａ１，９１２Ａ２が形成されている。カソード用パッド電極９１２Ａ１，９１２Ａ２は、それぞれカソード配線電極９１３Ａ１，９１３Ａ２を介して、カソード用電極９１１Ａに接続されている。カソード用パッド電極９１２Ａ１，９１２Ａ２は、絶縁層７０の表面において、垂直共振面発光レーザが配列する方向に平行に、アノード用パッド電極９２２Ａを挟むように配置されている。
　垂直共振面発光レーザ１０Ｂ３には、２つのカソード用パッド電極９１２Ｂ１，９１２Ｂ２が形成されている。カソード用パッド電極９１２Ｂ１，９１２Ｂ２は、それぞれカソード配線電極９１３Ｂ１，９１３Ｂ２を介して、カソード用電極９１１Ｂに接続されている。カソード用パッド電極９１２Ｂ１，９１２Ｂ２は、絶縁層７０の表面において、垂直共振面発光レーザが配列する方向に平行に、アノード用パッド電極９２２Ｂを挟むように配置されている。
　このような構成とすることで、隣り合う垂直共振面発光レーザ１０Ａ３，１０Ｂ３は、同極のカソード用パッド電極同士が隣り合うように、配置される。これにより、第３の実施形態と同様に、それぞれの垂直共振面発光レーザに対する駆動信号によるクロストークを、さらに抑圧することができる。
　次に、第５の実施形態に係る垂直共振面発光レーザ（ＶＣＳＥＬ）について、図を参照して説明する。図８は、本発明の第５の実施形態に係る垂直共振面発光レーザのカソード用パッド電極およびアノード用パッド電極が形成された領域の断面図である。
　本実施形態のＶＣＳＥＬ１Ｄは、第１の実施形態に示したＶＣＳＥＬ１に対して、ベース基板１１Ｄの構造が異なる。他の構成は、第１の実施形態に示したＶＣＳＥＬ１と同じである。したがって、異なる箇所のみを説明する。
　ベース基板１１Ｄは、半絶縁性半導体層１１１と、Ｎ型半導体からなる導電性半導体層１１２とを備える。
　ベース基板１１Ｄの発光領域多層部が形成される面側の所定厚みの領域が、半絶縁性半導体層１１１からなる。導電性半導体層１１２は、半絶縁性半導体層１１１に対して、発光領域多層部が形成される面と反対側の面に形成されている。半絶縁性半導体１１１の厚みは、導電性半導体層１１２の厚みよりも薄い。
　溝８０は、少なくとも半絶縁性半導体層１１１に対して所定深さで凹む形状で形成されている。なお、溝８０は、導電性半導体層１１２に係る深さであってもよい。
　このような構成であっても、上述の各実施形態と同様の効果を得ることが可能である。さらに、ベース基板１１Ｄの一部に、Ｎ型半導体の層を設けることで、結晶欠落の発生を、大幅に少なくすることができる。これにより、より信頼性の高いＶＣＳＥＬを形成することができる。
　なお、上述の各実施形態では、絶縁層７０を設ける例を示したが、省略することも可能である。ただし、絶縁層７０を備えることで、カソード用パッド電極およびアノード用パッド電極に生じる寄生容量を抑圧することができる。これにより、隣り合う垂直共振面発光レーザ間のクロストークの発生を、より効果的に抑圧することができる。
　また、上述の各実施形態では、具体的な数値例を示していないが、隣り合うアノード用の各電極とカソード用の各電極との間隔は、０．５μｍ以上であることが好ましい。このような条件を満たすことで、上述のクロストークの発生を効果的に抑圧することができる。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ：垂直共振面発光レーザ、
１０，１０Ａ，１０Ａ１，１０Ａ２，１０Ａ３，１０Ｂ，１０Ｂ１，１０Ｂ２，１０Ｂ３：垂直共振面発光レーザ、
１１，１１Ｄ：ベース基板、
２１：Ｎ型半導体コンタクト層、
２２：Ｎ型ＤＢＲ（多層分布ブラッグ反射器）層、
２３：Ｐ型半導体ＤＢＲ層、
２４：Ｐ型コンタクト層、
３１：Ｎ型半導体スペーサ層、
３２：Ｐ型半導体スペーサ層、
４０：活性層、
５０：酸化狭窄層、
６０：絶縁膜、
７０：絶縁層、
８０：溝、
１１１：半絶縁性半導体層、
１１２：導電性半導体層、
９１１，９１１Ａ，９１１Ｂ：カソード用電極、
９２１，９２１Ａ，９２１Ｂ：アノード用電極、
９１２Ａ，９１２Ａ１，９１２Ａ２，９１２Ｂ，９１２Ｂ１，９１２Ｂ２：カソード用パッド電極、
９１３Ａ，９１３Ｂ：カソード配線電極、
９２２Ａ，９２２Ｂ：アノード用パッド電極、
９２３Ａ，９２３Ｂ：アノード用配線電極

Claims (10)

  1. 　ベース基板と、
    　該ベース基板の表面に形成された、Ｎ型半導体多層膜反射層、量子井戸を備える活性層、Ｐ型半導体多層膜反射層をそれぞれ含む発光領域多層部と、
    　Ｐ型半導体多層膜反射層に接続されるアノード用電極と、
    　Ｎ型半導体多層膜反射層に接続されるカソード用電極と、を備え、
    　前記ベース基板は、少なくとも前記発光領域多層部側の所定厚みが半絶縁性半導体からなり、
    　前記カソード用電極は、前記ベース基板の表面側に形成されており、
    　前記発光領域多層部、前記アノード用電極、前記カソード用電極からなる発光素子構成要素の組は、前記ベース基板に複数形成されており、
    　前記複数の発光素子構成要素は個別に分離されており、前記複数の発光素子構成要素はそれぞれ独立に駆動する、垂直共振面発光レーザ。
  2. 　前記複数の発光素子構成要素の間に空隙部を有しており、該空隙部は、前記ベース基板の表面から該ベース基板の内側まで窪む形状からなる、
    　請求項１に記載の垂直共振面発光レーザ。
  3. 　前記アノード用電極に接続するアノード用パッド電極と、前記カソード用電極に接続するカソード用パッド電極とを、前記空隙部によって分割される前記発光素子構成要素毎に備え、
    　前記アノード用パッド電極と前記カソード用パッド電極は、前記ベース基板の表面における前記発光領域多層部、前記アノード用電極および前記カソード用電極と異なる領域に配設された絶縁層の表面に形成されている、
    　請求項１または請求項２に記載の垂直共振面発光レーザ。
  4. 　隣り合う発光素子構成要素は、前記アノード用パッド電極同士が隣り合うか、もしくは前記カソード用電極パッド同士が隣り合うように、前記ベース基板の表面側に配置されている、請求項３に記載の垂直共振面発光レーザ。
  5. 　前記カソード用パッド電極は、二個備えられており、
    　該二個のカソード用パッド電極は、前記絶縁層の表面に、前記アノード用パッド電極を挟むように配置されている、請求項３に記載の垂直共振面発光レーザ。
  6. 　前記アノード用パッド電極と前記カソード用パッド電極の少なくとも一部を除く形状で絶縁膜が形成されている、
    　請求項３乃至請求項５のいずれかに記載の垂直共振面発光レーザ。
  7. 　前記空隙部は、前記アノード用電極側から前記ベース基板側に向かって、隣り合う発光素子構成要素間の幅が狭くなるテーパ形状からなる、請求項１乃至請求項６のいずれかに記載の垂直共振面発光レーザ。
  8. 　前記ベース基板の半絶縁性半導体の抵抗率は、１．０×１０７Ω・ｃｍ以上である、請求項１乃至請求項７のいずれかに記載の垂直共振面発光レーザ。
  9. 　隣り合う発光素子構成要素の近接する電極の間隔は、０．５μｍ以上である、請求項１乃至請求項８のいずれかに記載の垂直共振面発光レーザ。
  10. 　前記ベース基板は、前記発光素子構成要素側の表面から所定厚みが前記半絶縁性半導体であり、
    　該半絶縁性半導体の前記発光素子構成要素と反対側には、Ｎ型半導体基板が配置されている、請求項１乃至請求項１０のいずれかに記載の垂直共振面発光レーザ。
PCT/JP2013/064301 2012-05-25 2013-05-23 垂直共振面発光レーザ WO2013176201A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014516841A JPWO2013176201A1 (ja) 2012-05-25 2013-05-23 垂直共振面発光レーザ
US14/537,995 US20150063393A1 (en) 2012-05-25 2014-11-11 Vertical cavity surface emitting laser

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-119460 2012-05-25
JP2012119460 2012-05-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/537,995 Continuation US20150063393A1 (en) 2012-05-25 2014-11-11 Vertical cavity surface emitting laser

Publications (1)

Publication Number Publication Date
WO2013176201A1 true WO2013176201A1 (ja) 2013-11-28

Family

ID=49623882

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/064301 WO2013176201A1 (ja) 2012-05-25 2013-05-23 垂直共振面発光レーザ

Country Status (3)

Country Link
US (1) US20150063393A1 (ja)
JP (1) JPWO2013176201A1 (ja)
WO (1) WO2013176201A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157065A (ja) * 2017-03-17 2018-10-04 住友電気工業株式会社 面発光半導体レーザ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311261B (zh) * 2013-05-24 2016-02-17 安徽三安光电有限公司 集成led发光器件及其制作方法
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US10541514B2 (en) * 2016-02-25 2020-01-21 Ngk Insulators, Ltd. Surface-emitting device, vertical external-cavity surface-emitting laser, and method for manufacturing surface-emitting device
US10535799B2 (en) * 2017-05-09 2020-01-14 Epistar Corporation Semiconductor device
TWI786170B (zh) 2017-08-22 2022-12-11 美商普林斯頓光電公司 用於高密度光發射器陣列之多層導體互連件
EP3883073B1 (en) * 2020-03-20 2022-09-07 TRUMPF Photonic Components GmbH Method of forming an electrical metal contact and method of producing a vertical cavity surface emitting laser
CN111817135B (zh) * 2020-09-04 2020-12-04 江西铭德半导体科技有限公司 一种垂直腔面发射激光器芯片的刻蚀方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261174A (ja) * 1998-02-09 1999-09-24 Hewlett Packard Co <Hp> Ｖｃｓｅｌおよびｖｃｓｅｌアレイ
EP1357648A1 (en) * 2002-04-25 2003-10-29 Avalon Photonics AG High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
US20050151137A1 (en) * 2004-01-13 2005-07-14 Infineon Technologies Ag Optical emission module
JP2006019624A (ja) * 2004-07-05 2006-01-19 Mitsubishi Electric Corp 光素子とこの光素子を有する光送受信装置
JP2007250669A (ja) * 2006-03-14 2007-09-27 Nec Corp 誘電体ｄｂｒミラーを有する面発光半導体レーザおよびその製造方法
JP2008047717A (ja) * 2006-08-17 2008-02-28 Fuji Xerox Co Ltd 高周波特性が改善された表面発光型半導体レーザ素子
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2009283859A (ja) * 2008-05-26 2009-12-03 Fuji Xerox Co Ltd 光モジュール
JP2011114146A (ja) * 2009-11-26 2011-06-09 Hamamatsu Photonics Kk 半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0405758A2 (en) * 1989-06-27 1991-01-02 Hewlett-Packard Company Broadband semiconductor optical gain medium
JP3619155B2 (ja) * 2001-01-17 2005-02-09 キヤノン株式会社 面発光レーザ装置、その製造方法、およびその駆動方法
JP5522595B2 (ja) * 2009-11-27 2014-06-18 株式会社リコー 面発光レーザ素子、面発光レーザアレイ、光走査装置及び画像形成装置
JP5621369B2 (ja) * 2010-07-12 2014-11-12 株式会社リコー 面発光レーザ素子、光走査装置及び画像形成装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261174A (ja) * 1998-02-09 1999-09-24 Hewlett Packard Co <Hp> Ｖｃｓｅｌおよびｖｃｓｅｌアレイ
EP1357648A1 (en) * 2002-04-25 2003-10-29 Avalon Photonics AG High speed vertical cavity surface emitting laser device (VCSEL) with low parasitic capacitance
US20050151137A1 (en) * 2004-01-13 2005-07-14 Infineon Technologies Ag Optical emission module
JP2006019624A (ja) * 2004-07-05 2006-01-19 Mitsubishi Electric Corp 光素子とこの光素子を有する光送受信装置
JP2007250669A (ja) * 2006-03-14 2007-09-27 Nec Corp 誘電体ｄｂｒミラーを有する面発光半導体レーザおよびその製造方法
JP2008047717A (ja) * 2006-08-17 2008-02-28 Fuji Xerox Co Ltd 高周波特性が改善された表面発光型半導体レーザ素子
JP2009246291A (ja) * 2008-03-31 2009-10-22 Furukawa Electric Co Ltd:The 面発光レーザアレイ素子
JP2009283859A (ja) * 2008-05-26 2009-12-03 Fuji Xerox Co Ltd 光モジュール
JP2011114146A (ja) * 2009-11-26 2011-06-09 Hamamatsu Photonics Kk 半導体発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157065A (ja) * 2017-03-17 2018-10-04 住友電気工業株式会社 面発光半導体レーザ

Also Published As

Publication number Publication date
JPWO2013176201A1 (ja) 2016-01-14
US20150063393A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
WO2013176201A1 (ja) 垂直共振面発光レーザ
JP3966067B2 (ja) 表面発光型半導体レーザ素子およびその製造方法
US8987763B2 (en) Light emitting device and method of manufacturing the same, and light emitting unit
JP6020560B2 (ja) 垂直共振面発光レーザ素子の実装方法、垂直共振面発光レーザアレイ素子の実装方法、垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子
JP4948012B2 (ja) 面発光レーザ素子および面発光レーザ素子の製造方法
JPH11168262A (ja) 面型光デバイス、その製造方法、および表示装置
JP2869279B2 (ja) 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ
TWI515984B (zh) Vertical resonant surface luminous lasers
WO2007116659A1 (ja) 面発光レーザ
CN102891434A (zh) 激光器阵列、激光器装置及光学传输装置和信息处理装置
JP2010040752A (ja) 半導体レーザ装置およびその製造方法
JP2010147321A (ja) 発光装置
US4977570A (en) Semiconductor laser array with stripe electrodes having pads for wire bonding
JP2009259857A (ja) 面発光レーザ素子および面発光レーザ素子アレイ
US9118167B2 (en) Vertical cavity surface emitting laser
JP6252222B2 (ja) 面発光レーザアレイ及びレーザ装置
JP4835190B2 (ja) 光半導体集積素子
WO2020105411A1 (ja) 発光デバイス及び発光装置
CN114069391B (zh) 一种垂直腔面发射激光器以及制备方法
JP2007294741A (ja) 面発光半導体レーザ、光伝送モジュール及び光伝送システム
JP2010161104A (ja) 発光装置および積層型発光装置
JP2009238845A (ja) 発光モジュール及びその製造方法
JP2009238846A (ja) 発光装置
JP2963701B2 (ja) 半導体レーザ装置
US10211598B2 (en) Side-view light emitting laser element

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13794289

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014516841

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13794289

Country of ref document: EP

Kind code of ref document: A1