JP2011114146A - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP2011114146A JP2011114146A JP2009268919A JP2009268919A JP2011114146A JP 2011114146 A JP2011114146 A JP 2011114146A JP 2009268919 A JP2009268919 A JP 2009268919A JP 2009268919 A JP2009268919 A JP 2009268919A JP 2011114146 A JP2011114146 A JP 2011114146A
- Authority
- JP
- Japan
- Prior art keywords
- high resistance
- semiconductor substrate
- light emitting
- layer
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】 活性層及びミラー層に結晶欠陥が生じるのを抑制しつつ、素子容量を低減させ得る半導体発光素子を提供する。
【解決手段】 半導体発光素子1Aでは、高抵抗層3、活性層7及びDBR層6,8が化合物半導体基板2上に積層されている。ここで、化合物半導体基板2は、ドナーとなる不純物を含む半導体基板であるため、結晶欠陥が少ないものとなっている。これにより、活性層7及びDBR層6,8に結晶欠陥が生じるのを抑制することができる。しかも、高抵抗部10Aにおいて電極形成部15を包囲する部分100Aが高抵抗層3に達している。更に、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23を包囲する高抵抗部20Aが高抵抗層3に達している。これらにより、電極形成部15及び部分23の電気的フローティングの度合いが高まるので、素子容量を低減させることができる。
【選択図】 図2
【解決手段】 半導体発光素子1Aでは、高抵抗層3、活性層7及びDBR層6,8が化合物半導体基板2上に積層されている。ここで、化合物半導体基板2は、ドナーとなる不純物を含む半導体基板であるため、結晶欠陥が少ないものとなっている。これにより、活性層7及びDBR層6,8に結晶欠陥が生じるのを抑制することができる。しかも、高抵抗部10Aにおいて電極形成部15を包囲する部分100Aが高抵抗層3に達している。更に、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23を包囲する高抵抗部20Aが高抵抗層3に達している。これらにより、電極形成部15及び部分23の電気的フローティングの度合いが高まるので、素子容量を低減させることができる。
【選択図】 図2
Description
本発明は、垂直共振器型のレーザ構造を有する半導体発光素子に関する。
半導体レーザ素子や発光ダイオード等の半導体発光素子は、光通信システムを始めとする様々な分野において広く利用されている。このような半導体発光素子の一例として、垂直共振器型面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)が知られている。VCSELでは、活性層の両側にミラー層が積層されることにより、半導体基板に対して垂直方向に共振器が構成されている(例えば、特許文献1,2参照)。
上述したようなVCSELにおいて高速応答性を実現するためには、素子容量(寄生容量)の低減化が不可欠である。特許文献1,2記載のVCSELでは、素子容量を低減させるために、活性層及びミラー層を含む積層体において、光を出射させる発光部、及び電極パッドが形成された電極形成部を溝によって包囲している。
しかしながら、特許文献1,2記載のVCSELにあっては、電極形成部を包囲する溝の底面がミラー層や活性層までしか達しておらず、電極形成部が電気的に独立したフローティング構造になっていないので、素子容量が十分に低減されないという問題がある。
なお、VCSELにて素子容量を低減させるために、半絶縁性基板上に活性層及びミラー層を積層することも考えられる。ところが、半絶縁性基板は、半導体基板よりも結晶欠陥が多いので、その結晶欠陥が活性層及びミラー層に伝播して、VCSELの素子特性が劣化するおそれがある。
そこで、本発明は、活性層及びミラー層に結晶欠陥が生じるのを抑制しつつ、素子容量を低減させることができる半導体発光素子を提供することを課題とする。
上記課題を解決するため、本発明に係る半導体発光素子は、所定の方向に沿って光を共振させることにより、所定の方向に沿って一方の側に光を出射させる半導体発光素子であって、ドナーとなる不純物及びアクセプタとなる不純物の少なくとも一方を含む化合物半導体基板と、所定の方向において化合物半導体基板の一方の側に積層された高抵抗層と、所定の方向において高抵抗層の一方の側に積層された積層体と、を備え、積層体は、電流の供給によって光を発することができる活性層と、所定の方向において活性層の一方の側及び他方の側に積層され、活性層で発せられた光を共振させることができるミラー層と、を含み、積層体には、所定の方向に沿って一方の側に光を出射させる発光部、及び発光部と電気的に接続された電極パッドが一方の側に形成された電極形成部が設けられており、発光部及び電極形成部は、積層体を一方の側から見た場合に第1の高抵抗部によって包囲され、第1の高抵抗部において少なくとも電極形成部を包囲する部分は、積層体の一方の側の端面から高抵抗層に達していることを特徴とする。
この半導体発光素子では、高抵抗層、活性層及びミラー層が化合物半導体基板上に積層されている。ここで、化合物半導体基板は、ドナーとなる不純物及びアクセプタとなる不純物の少なくとも一方を含む半導体基板であるため、結晶欠陥が少ないものとなっている。これにより、化合物半導体基板からの伝播に起因して活性層及びミラー層に結晶欠陥が生じるのを抑制することができる。しかも、この半導体発光素子では、第1の高抵抗部において電極形成部を包囲する部分が、積層体の一方の側の端面から高抵抗層に達している。これにより、電極形成部15の電気的フローティングの度合いが高まるので、素子容量を低減させることができる。従って、この半導体発光素子によれば、活性層及びミラー層に結晶欠陥が生じるのを抑制しつつ、素子容量を低減させることが可能となる。なお、高抵抗層は、アンドープの半導体材料からなる層、若しくは、ドナーとなる不純物及びアクセプタとなる不純物の両方を含み、キャリアが相殺された半導体材料からなる層、又は、プロトン等のイオン注入等によって高抵抗化された半導体材料からなる層等である。また、高抵抗層及び第1の高抵抗部は、化合物半導体基板やミラー層よりも高い比抵抗(絶縁性)を有している。
また、第1の高抵抗部において少なくとも電極形成部を包囲する部分は、底面が高抵抗層に達するように積層体の一方の側の端面に環状の第1の溝が形成されることにより、積層体の一方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、第1の高抵抗部において電極形成部を包囲する部分を容易に且つ確実に形成することができる。
或いは、第1の高抵抗部において少なくとも電極形成部を包囲する部分は、積層体の一方の側の端面に環状の第1の溝が形成されると共に、積層体において第1の溝の底面と高抵抗層との間の部分が高抵抗化されることにより、積層体の一方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、第1の溝の深さが浅くて済むので、電極形成部が設けられた積層体の機械的強度を向上させることができる。
また、化合物半導体基板において少なくとも電極形成部に対応する部分は、化合物半導体基板を他方の側から見た場合に第2の高抵抗部によって包囲され、第2の高抵抗部は、化合物半導体基板の他方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、化合物半導体基板において第2の高抵抗部によって包囲された部分の電気的フローティングの度合いが高まるので、素子容量をより一層低減させることができる。なお、第2の高抵抗部は、化合物半導体基板やミラー層よりも高い比抵抗(絶縁性)を有している。
このとき、第2の高抵抗部は、化合物半導体基板を他方の側から見た場合に、化合物半導体基板において電極形成部に対応する部分のみを包囲していることが好ましい。この構成によれば、第2の溝の長さが短くて済むので、化合物半導体基板の機械的強度を向上させることができる。
また、第2の高抵抗部は、底面が高抵抗層に達するように化合物半導体基板の他方の側の端面に環状の第2の溝が形成されることにより、化合物半導体基板の他方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、第2の高抵抗部を容易に且つ確実に形成することができる。
或いは、第2の高抵抗部は、化合物半導体基板の他方の側の端面に環状の第2の溝が形成されると共に、化合物半導体基板において第2の溝の底面と高抵抗層との間の部分が高抵抗化されることにより、化合物半導体基板の他方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、第2の溝の深さが浅くて済むので、化合物半導体基板の機械的強度を向上させることができる。
或いは、第2の高抵抗部は、化合物半導体基板の他方の側の端面と高抵抗層との間の環状の部分が高抵抗化されることにより、化合物半導体基板の他方の側の端面から高抵抗層に達していることが好ましい。この構成によれば、第2の溝を形成する必要がないので、化合物半導体基板の機械的強度をより一層向上させることができる。
本発明によれば、活性層及びミラー層に結晶欠陥が生じるのを抑制しつつ、素子容量を低減させることができる。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1の実施形態]
[第1の実施形態]
図1は、本発明に係る半導体発光素子の第1の実施形態の平面図であり、図2は、図1のII−II線に沿っての断面図である。図1,2に示されるように、半導体発光素子1Aは、長方形板状の化合物半導体基板2と、化合物半導体基板2の表面2aに積層された高抵抗層3と、高抵抗層3の表面3aに積層された直方体状の積層体4と、を備えている。半導体発光素子1Aは、化合物半導体基板2の表面2aと略垂直な方向(所定の方向)(以下、単に「垂直方向」という)に沿った光共振器内で光を共振させることにより、垂直方向に沿って上側(一方の側)に光を出射させる垂直共振器型面発光レーザ(VCSEL)である。なお、化合物半導体基板2は、例えば、導電型がn型のGaAsからなり、高抵抗層3は、例えば、アンドープのGaAsからなる。
積層体4は、下部コンタクト層5、下部DBR(Distributed Bragg Reflector)層(ミラー層)6、活性層7、上部DBR層(ミラー層)8及び上部コンタクト層9が高抵抗層3側から順に積層されることで構成されており、ベース部である化合物半導体基板2に対して発光部や電極形成部はメサ状となっている。活性層7は、発光層であって、電流の供給によって光を発することができる。活性層7としては、例えば、AlGaInP/GaInPの半導体積層構造で構成された多重量子井戸(MQW:Multiple Quantum Well)活性層が用いられる。
DBR層6,8は、組成が異なる化合物半導体層が交互に積層されることで構成された半導体多層ミラー層である。下部DBR層6としては、例えば、導電型がn型の半導体多層ミラー層であって、Al組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。上部DBR層8としては、例えば、導電型がp型の半導体多層ミラー層であって、Al組成比が異なるAlGaAs層が交互に積層された半導体多層構造が用いられる。このようにして活性層7の上側及び下側(他方の側)に積層されたDBR層6,8は、活性層7で発せられた光を垂直方向に沿った光共振器を構成して光を共振させることができる。
なお、活性層7と上部DBR層8との間には、活性層7に供給される電流を狭窄するための電流狭窄層11が積層されている。また、図示されていないが、下部DBR層6と活性層7との間には、n型の下部クラッド層及びノンドープ層が積層され、活性層7と電流狭窄層11との間には、p型の上部クラッド層が積層される場合がある。
積層体4の表面(一方の側の端面)4aには、その中央部に位置するように、垂直方向を深さ方向とする環状の溝12が形成されている。更に、積層体4の表面4aには、積層体4の長手方向に沿って溝12と隣接するように、垂直方向を深さ方向とする環状の溝(第1の溝)13が形成されている(図8に、溝12及び溝13をハッチングで示す)。溝12と溝13とは、それらが隣接する部分で一続きとなっている。溝12の底面12aは、下部DBR層6に達しており、その一部は、掘り下げられて下部コンタクト層5に達している。一方、溝13の底面13aは、高抵抗層3に達し、高抵抗層3の表面3aとなっている。
積層体4においては、溝12によって包囲された円柱状の部分が発光部14となり、溝13によって包囲された四角柱状の部分が電極形成部15となっている。積層体4の表面4a、溝12の底面12a及び側面12b、並びに溝13の底面13a及び側面13bには、絶縁膜16が一体的に形成されている。これにより、発光部14及び電極形成部15は、積層体4を上側から見た場合に、溝12,13及び絶縁膜16を含んで構成される高抵抗部(第1の高抵抗部)10Aによって包囲されることになる。そして、高抵抗部10Aにおいて電極形成部15を包囲する部分100Aは、積層体4の表面4aから高抵抗層3に達することになる。
なお、電流狭窄層11は、例えば、AlGaAsからなるが、各メサの周辺部は酸化されて高抵抗化されており、中央部分のみが導電性を有する構造となっている。これにより、電流狭窄層11において発光部14の中央部に対応する部分が電流狭窄領域11aとなり、それを包囲する部分が高抵抗領域11bとなっている。
発光部14の上側の端面には、絶縁膜16が除去された状態で円環状のアノードコンタクト電極17が形成されている。アノードコンタクト電極17は、上部コンタクト層9と電気的に接続されている。一方、溝12の底面12aにおいて掘り下げられた部分には、絶縁膜16が除去された状態でカソードコンタクト電極18が形成されている。カソードコンタクト電極18は、下部コンタクト層5と電気的に接続されている。カソードコンタクト電極18は、絶縁膜16を介在させた状態で溝12の底面12a及び側面12b上を延在し、積層体4の表面4aに至っている。
溝12,13内には、一部メサ状である積層体4が平坦化されるように、例えば、ポリイミドからなる絶縁部材19が充填されている。そして、電極形成部15の上側の端面には、絶縁膜16を介在させた状態でアノード電極パッド21が形成されている。アノード電極パッド21は、発光部14と電極形成部15との間の絶縁部材19上を延在して発光部14上に至っており、アノードコンタクト電極17と電気的に接続されている。このようにして、アノード電極パッド21は、発光部14と電気的に接続されることになる。また、積層体4の表面4aには、絶縁膜16を介在させた状態でカソード電極パッド22が形成されている。カソード電極パッド22は、発光部14に対して電極形成部15と反対側に位置しており、カソードコンタクト電極18と電気的に接続されている。
化合物半導体基板2の裏面2bには、化合物半導体基板2において発光部14及び電極形成部15に対応する部分(化合物半導体基板2を下側から見た場合に発光部14及び電極形成部15を含む部分)23を包囲するように、垂直方向を深さ方向とする環状の溝(第2の溝)24が形成されている。溝24の底面24aは、高抵抗層3に達し、高抵抗層3の裏面3bとなっている。
化合物半導体基板2の裏面2b、並びに溝24の底面24a及び側面24bには、絶縁膜25が一体的に形成されている。これにより、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23は、化合物半導体基板2を下側から見た場合に、溝24及び絶縁膜25を含んで構成される高抵抗部(第2の高抵抗部)20Aによって包囲されることになる。そして、高抵抗部20Aは、化合物半導体基板2の裏面(他方の側の端面)2bから高抵抗層3に達することになる。なお、化合物半導体基板2の部分23の下側の端面には、絶縁膜25を介して放熱用の金属膜26が形成されている。
以上のように構成された半導体発光素子1Aでは、アノード電極パッド21及びカソード電極パッド22にワイヤ等の配線が接続されて外部から電圧が印加されると、発光部14において、活性層7に電流が供給されて活性層7が光を発する。活性層7で発せられた光は、発光部14において、DBR層6,8で構成された垂直共振器により垂直方向に沿って共振され、共振された光は、アノードコンタクト電極17の内側を通過するように、発光部14の上側の端面から垂直方向に沿って上側に出射する。すなわち、発光部14は、垂直方向に沿って上側に光を出射させる。
以上説明したように、半導体発光素子1Aでは、高抵抗層3、活性層7及びDBR層6,8が化合物半導体基板2上に積層されている。ここで、化合物半導体基板2は、ドナーとなる不純物を含む半導体基板であるため、結晶欠陥が少ないものとなっている。これにより、化合物半導体基板2からの伝播に起因して活性層7及びDBR層6,8に結晶欠陥が生じるのを抑制することができる。
しかも、半導体発光素子1Aでは、発光部14及び電極形成部15が、積層体4を上側から見た場合に高抵抗部10Aによって包囲され、高抵抗部10Aにおいて電極形成部15を包囲する部分10Aが、積層体4の表面4aから高抵抗層3に達している。更に、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23が、化合物半導体基板2を下側から見た場合に高抵抗部20Aによって包囲され、高抵抗部20Aが、化合物半導体基板2の裏面2bから高抵抗層3に達している。これらにより、電極形成部15及び部分23の電気的フローティングの度合いが高まるので、素子容量を低減させることができる。
この素子容量の低減について、アノードパッド21と放熱用金属26の間の容量に着目して、数式を用いて説明する。発光部14の絶縁膜16を挟む電極パッド21とコンタクト層9の形成する容量、発光部14のPN接合部の容量、絶縁膜25を挟む基板2と放熱用金属26の形成する容量をそれぞれCp1,Cp2,Cp5とすると、積層体4における電極形成部15の電気的フローティング化が図られておらず、化合物半導体基板2における部分23の電気的フローティング化が図られていない場合の素子容量C1は、次の数式(1)で表される。
これに対し、上述した半導体発光素子1Aのように、積層体4における電極形成部15の電気的フローティング化が図られており、化合物半導体基板2における部分23の電気的フローティング化が図られている場合には、高抵抗層3の形成する容量、基板フローティング部分23の容量をそれぞれCp3,Cp4とすることができるので、この場合の素子容量C2は、次の数式(2)で表される。
数式(1),(2)より、(1/C1)<(1/C2)であるから、C1>C2となる。よって、電極形成部15及び部分23の電気的フローティング化が図られている半導体発光素子1Aでは、電極形成部15及び部分23の電気的フローティング化が図られていないものに比べ、アノードパッド21と放熱用金属26の間の容量に着目した場合、素子容量を低減させ得ることが分かる。これらは、高抵抗層3の形成する容量、基板フローティング部分23の容量、挟む電極パッド21とコンタクト層9の形成する容量、発光部14のPN接合部の容量、絶縁膜25を挟む基板2と放熱用金属26の形成する容量による効果であるが、アノードパッド21の直下の領域が溝13でフローティングされて容量低減される効果もある。
また、半導体発光素子1Aにおいて放熱性を向上させるために、図2に示されるように、金属ステムや金属サブマウント等のベースA上に半田Bで半導体発光素子1Aを実装する場合であっても、化合物半導体基板2における部分23の電気的フローティング化が維持されるので、素子容量の低減化が阻害されることはない。これは、半田Bが化合物半導体基板2の側面や溝24内に這い上がっても同様であるから、半導体発光素子1Aの取扱いの自由度が半絶縁性基板のように高くなる。
また、高抵抗部10Aにおいて電極形成部15を包囲する部分100Aは、底面13aが高抵抗層3に達するように積層体4の表面4aに環状の溝13が形成されることにより、積層体4の表面4aから高抵抗層3に達している。同様に、高抵抗部20Aは、底面24aが高抵抗層3に達するように化合物半導体基板2の裏面2bに環状の溝24が形成されることにより、化合物半導体基板2の裏面2bから高抵抗層3に達している。これらにより、高抵抗部10Aにおいて電極形成部15を包囲する部分100Aや高抵抗部20Aを容易に且つ確実に形成することが可能となる。
[第2の実施形態]
[第2の実施形態]
図3は、本発明に係る半導体発光素子の第2の実施形態の平面図であり、図4は、図3のIV−IV線に沿っての断面図である。図3,4に示されるように、半導体発光素子1Bは、高抵抗部20Bの構成において、上述した半導体発光素子1Aと相違している。
すなわち、化合物半導体基板2の裏面2bには、化合物半導体基板2において電極形成部15に対応する部分(化合物半導体基板2を下側から見た場合に電極形成部15を含む部分)31のみを包囲するように、垂直方向を深さ方向とする環状の溝(第2の溝)32が形成されている。溝32の底面32aは、高抵抗層3に達し、高抵抗層3の裏面3bとなっている。
化合物半導体基板2の裏面2b、並びに溝32の底面32a及び側面32bには、絶縁膜25が一体的に形成されている。これにより、化合物半導体基板2において電極形成部15に対応する部分31のみが、化合物半導体基板2を下側から見た場合に、溝32及び絶縁膜25を含んで構成される高抵抗部20Bによって包囲されることになる。そして、高抵抗部20Bは、化合物半導体基板2の裏面2bから高抵抗層3に達することになる。なお、放熱用の金属膜26は、化合物半導体基板2の裏面2bの全体に絶縁膜25を介して形成されている。
以上のように構成された半導体発光素子1Bによれば、高抵抗部20Bを構成する溝32の長さが短くて済むので、化合物半導体基板2の機械的強度を向上させることができる。
[第3の実施形態]
[第3の実施形態]
図5は、本発明に係る半導体発光素子の第3の実施形態の断面図である。図5に示されるように、半導体発光素子1Cは、高抵抗部20Cの構成において、上述した半導体発光素子1Aと相違している。
すなわち、化合物半導体基板2の裏面2bには、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23を包囲するように、垂直方向を深さ方向とする環状の溝(第2の溝)33が形成されている。溝33の底面33aは、高抵抗層3の手前(つまり、下側)に位置している。
化合物半導体基板2の裏面2b、並びに溝33の底面33a及び側面33bには、絶縁膜25が一体的に形成されている。更に、化合物半導体基板2において溝33の底面33aと高抵抗層3との間の部分34は、プロトン等のイオン注入等によって高抵抗化されている。これにより、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23は、化合物半導体基板2を下側から見た場合に、溝24及び絶縁膜25、並びに高抵抗化された部分34を含んで構成される高抵抗部(第2の高抵抗部)20Cによって包囲されることになる。そして、高抵抗部20Cは、化合物半導体基板2の裏面2bから高抵抗層3に達することになる。
以上のように構成された半導体発光素子1Cによれば、高抵抗部20Cを構成する溝33の深さが浅くて済むので、化合物半導体基板2の機械的強度を向上させることができる。
[第4の実施形態]
[第4の実施形態]
図6は、本発明に係る半導体発光素子の第4の実施形態の断面図である。図6に示されるように、半導体発光素子1Dは、高抵抗部20Dの構成において、上述した半導体発光素子1Aと相違している。
すなわち、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23を包囲する部分35は、プロトン等のイオン注入等によって高抵抗化されている。高抵抗化された部分35は、化合物半導体基板2の裏面2bから高抵抗層3に達している。
化合物半導体基板2の裏面2bには、絶縁膜25が形成されている。これにより、化合物半導体基板2において発光部14及び電極形成部15に対応する部分23は、化合物半導体基板2を下側から見た場合に、絶縁膜25、並びに高抵抗化された部分35を含んで構成される高抵抗部(第2の高抵抗部)20Dによって包囲されることになる。そして、高抵抗部20Dは、化合物半導体基板2の裏面2bから高抵抗層3に達することになる。なお、放熱用の金属膜26は、化合物半導体基板2の裏面2bの全体に絶縁膜25を介して形成されている。
以上のように構成された半導体発光素子1Dによれば、高抵抗部20Dを構成するために溝を形成する必要がないので、化合物半導体基板2の機械的強度をより一層向上させることができる。
[第5の実施形態]
[第5の実施形態]
図7は、本発明に係る半導体発光素子の第5の実施形態の断面図である。図7に示されるように、半導体発光素子1Eは、高抵抗部10Bの構成において、上述した半導体発光素子1Aと相違している。
すなわち、積層体4の表面4aには、積層体4の長手方向に沿って溝12と隣接するように、垂直方向を深さ方向とする環状の溝(第1の溝)36が形成されている。溝12と溝36とは、それらが隣接する部分で一続きとなっている。溝36の底面36aは、下部DBR層6内に位置している。積層体4の下部コンタクト層5及び下部DBR層6において溝36の底面36aと高抵抗層3との間の部分37は、プロトン等のイオン注入等によって高抵抗化されている。
積層体4においては、溝36、及び高抵抗化された部分37によって包囲された四角柱状の部分が電極形成部15となっている。積層体4の表面4a、溝12の底面12a及び側面12b、並びに溝36の底面36a及び側面36bには、絶縁膜16が一体的に形成されている。これにより、発光部14及び電極形成部15は、積層体4を上側から見た場合に、溝12,36、高抵抗化された部分37及び絶縁膜16を含んで構成される高抵抗部(第1の高抵抗部)10Bによって包囲されることになる。そして、高抵抗部10Bにおいて電極形成部15を包囲する部分100Bは、積層体4の表面4aから高抵抗層3に達することになる。
以上のように構成された半導体発光素子1Eによれば、高抵抗部10Bを構成する溝36の深さが浅くて済むので、電極形成部15が設けられた積層体4の機械的強度を向上させることができる。
本発明は、上述した実施形態に限定されるものではない。
例えば、化合物半導体基板2は、導電型がn型のものに限定されず、ドナーとなる不純物及びアクセプタとなる不純物の少なくとも一方を含むものであれば良い。つまり、化合物半導体基板2は、導電型がp型のものであっても良いし、ドナーとなる不純物及びアクセプタとなる不純物の両方を含み、キャリアが相殺されたものであっても良い。
また、高抵抗層3は、アンドープの半導体材料からなる層に限定されず、ドナーとなる不純物及びアクセプタとなる不純物の両方を含み、キャリアが相殺された半導体材料からなる層であっても良いし、或いは、プロトン等のイオン注入等によって高抵抗化された半導体材料からなる層等であっても良い。
なお、高抵抗層3、高抵抗部10A,10B及び高抵抗部20A,20B,20C,20Dは、化合物半導体基板2やDBR層6,8よりも高い比抵抗(絶縁性)を有している必要がある。
また、化合物半導体基板2の表面2aに対する高抵抗層3の積層や、高抵抗層3の表面3aに対する積層体4の積層等は、直接的に行われず、何らかの層を介して間接的に行われても良い。つまり、高抵抗層3は、所定の方向(垂直方向等)において化合物半導体基板2の一方の側(上側等)に積層されれば良いし、積層体4は、所定の方向において高抵抗層3の一方の側に積層されれば良い。同様に、DBR層6,8は、所定の方向(垂直方向等)において活性層7の一方の側(上側等)及び他方の側(下側等)に積層されれば良い。
更に、電極形成部15の上側の端面に対するアノード電極パッド21の形成等は、直接的に行われず、何らかの層を介して間接的に行われても良い。つまり、アノード電極パッド21は、所定の方向(垂直方向等)において電極形成部15の一方の側(上側等)に形成されれば良い。
1A,1B,1C,1D,1E…半導体発光素子、2…化合物半導体基板、3…高抵抗層、4…積層体、6…下部DBR層(ミラー層)、7…活性層、8…上部DBR層(ミラー層)、10A,10B…高抵抗部(第1の高抵抗部)、13,36…溝(第1の溝)、13a,36a…底面、14…発光部、15…電極形成部、20A,20B,20C,20D…高抵抗部(第2の高抵抗部)、24,32,33…溝(第2の溝)、24a,32a,33a…底面。
Claims (8)
- 所定の方向に沿って光を共振させることにより、前記所定の方向に沿って一方の側に光を出射させる半導体発光素子であって、
ドナーとなる不純物及びアクセプタとなる不純物の少なくとも一方を含む化合物半導体基板と、
前記所定の方向において前記化合物半導体基板の一方の側に積層された高抵抗層と、
前記所定の方向において前記高抵抗層の一方の側に積層された積層体と、を備え、
前記積層体は、
電流の供給によって光を発することができる活性層と、
前記所定の方向において前記活性層の一方の側及び他方の側に積層され、前記活性層で発せられた光を共振させることができるミラー層と、を含み、
前記積層体には、前記所定の方向に沿って一方の側に光を出射させる発光部、及び前記発光部と電気的に接続された電極パッドが一方の側に形成された電極形成部が設けられており、
前記発光部及び前記電極形成部は、前記積層体を一方の側から見た場合に第1の高抵抗部によって包囲され、前記第1の高抵抗部において少なくとも前記電極形成部を包囲する部分は、前記積層体の一方の側の端面から前記高抵抗層に達していることを特徴とする半導体発光素子。 - 前記第1の高抵抗部において少なくとも前記電極形成部を包囲する部分は、底面が前記高抵抗層に達するように前記積層体の一方の側の端面に環状の第1の溝が形成されることにより、前記積層体の一方の側の端面から前記高抵抗層に達していることを特徴とする請求項1記載の半導体発光素子。
- 前記第1の高抵抗部において少なくとも前記電極形成部を包囲する部分は、前記積層体の一方の側の端面に環状の第1の溝が形成されると共に、前記積層体において前記第1の溝の底面と前記高抵抗層との間の部分が高抵抗化されることにより、前記積層体の一方の側の端面から前記高抵抗層に達していることを特徴とする請求項1記載の半導体発光素子。
- 前記化合物半導体基板において少なくとも前記電極形成部に対応する部分は、前記化合物半導体基板を他方の側から見た場合に第2の高抵抗部によって包囲され、前記第2の高抵抗部は、前記化合物半導体基板の他方の側の端面から前記高抵抗層に達していることを特徴とする請求項1〜3のいずれか一項記載の半導体発光素子。
- 前記第2の高抵抗部は、前記化合物半導体基板を他方の側から見た場合に、前記化合物半導体基板において前記電極形成部に対応する部分のみを包囲していることを特徴とする請求項4記載の半導体発光素子。
- 前記第2の高抵抗部は、底面が前記高抵抗層に達するように前記化合物半導体基板の他方の側の端面に環状の第2の溝が形成されることにより、前記化合物半導体基板の他方の側の端面から前記高抵抗層に達していることを特徴とする請求項4又は5記載の半導体発光素子。
- 前記第2の高抵抗部は、前記化合物半導体基板の他方の側の端面に環状の第2の溝が形成されると共に、前記化合物半導体基板において前記第2の溝の底面と前記高抵抗層との間の部分が高抵抗化されることにより、前記化合物半導体基板の他方の側の端面から前記高抵抗層に達していることを特徴とする請求項4又は5記載の半導体発光素子。
- 前記第2の高抵抗部は、前記化合物半導体基板の他方の側の端面と前記高抵抗層との間の環状の部分が高抵抗化されることにより、前記化合物半導体基板の他方の側の端面から前記高抵抗層に達していることを特徴とする請求項4又は5記載の半導体発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268919A JP2011114146A (ja) | 2009-11-26 | 2009-11-26 | 半導体発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268919A JP2011114146A (ja) | 2009-11-26 | 2009-11-26 | 半導体発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011114146A true JP2011114146A (ja) | 2011-06-09 |
Family
ID=44236251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268919A Pending JP2011114146A (ja) | 2009-11-26 | 2009-11-26 | 半導体発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011114146A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013176201A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社村田製作所 | 垂直共振面発光レーザ |
JP2015099870A (ja) * | 2013-11-20 | 2015-05-28 | 富士ゼロックス株式会社 | 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザの製造方法、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
JP2021048208A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社リコー | 面発光レーザ、面発光レーザ装置、光源装置及び検出装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60211912A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 低転位半絶縁性基板 |
JPH047873A (ja) * | 1990-04-25 | 1992-01-13 | Furukawa Electric Co Ltd:The | 光電子集積回路 |
JPH04101482A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 2重チャネル型プレーナ埋込み構造半導体レーザ |
JPH11261174A (ja) * | 1998-02-09 | 1999-09-24 | Hewlett Packard Co <Hp> | Vcselおよびvcselアレイ |
JP2000156542A (ja) * | 1998-11-19 | 2000-06-06 | Toshiba Electronic Engineering Corp | 半導体レーザー素子 |
JP2002335045A (ja) * | 2001-03-08 | 2002-11-22 | Ricoh Co Ltd | 面発光半導体レーザ素子及び光伝送システム |
JP2006156947A (ja) * | 2004-08-20 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体発光装置 |
JP2007294741A (ja) * | 2006-04-26 | 2007-11-08 | Ricoh Co Ltd | 面発光半導体レーザ、光伝送モジュール及び光伝送システム |
JP2007311617A (ja) * | 2006-05-19 | 2007-11-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-11-26 JP JP2009268919A patent/JP2011114146A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60211912A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 低転位半絶縁性基板 |
JPH047873A (ja) * | 1990-04-25 | 1992-01-13 | Furukawa Electric Co Ltd:The | 光電子集積回路 |
JPH04101482A (ja) * | 1990-08-20 | 1992-04-02 | Nec Corp | 2重チャネル型プレーナ埋込み構造半導体レーザ |
JPH11261174A (ja) * | 1998-02-09 | 1999-09-24 | Hewlett Packard Co <Hp> | Vcselおよびvcselアレイ |
JP2000156542A (ja) * | 1998-11-19 | 2000-06-06 | Toshiba Electronic Engineering Corp | 半導体レーザー素子 |
JP2002335045A (ja) * | 2001-03-08 | 2002-11-22 | Ricoh Co Ltd | 面発光半導体レーザ素子及び光伝送システム |
JP2006156947A (ja) * | 2004-08-20 | 2006-06-15 | Matsushita Electric Ind Co Ltd | 半導体発光装置 |
JP2007294741A (ja) * | 2006-04-26 | 2007-11-08 | Ricoh Co Ltd | 面発光半導体レーザ、光伝送モジュール及び光伝送システム |
JP2007311617A (ja) * | 2006-05-19 | 2007-11-29 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013176201A1 (ja) * | 2012-05-25 | 2013-11-28 | 株式会社村田製作所 | 垂直共振面発光レーザ |
JP2015099870A (ja) * | 2013-11-20 | 2015-05-28 | 富士ゼロックス株式会社 | 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザの製造方法、面発光型半導体レーザ装置、光伝送装置および情報処理装置 |
JP2021048208A (ja) * | 2019-09-18 | 2021-03-25 | 株式会社リコー | 面発光レーザ、面発光レーザ装置、光源装置及び検出装置 |
JP7400282B2 (ja) | 2019-09-18 | 2023-12-19 | 株式会社リコー | 面発光レーザ、面発光レーザ装置、光源装置及び検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9787062B2 (en) | Vertical cavity surface emitting laser array and method for manufacturing vertical cavity surface emitting laser array | |
JP5260958B2 (ja) | 面発光レーザ素子アレイ | |
WO2002017360A1 (en) | Double intracavity contacted long-wavelength vcsels and method of fabricating same | |
US20070145388A1 (en) | Semiconductor component | |
JP2013065692A (ja) | 面発光型半導体レーザ、面発光型半導体レーザ装置、光伝送装置および情報処理装置 | |
WO2007116659A1 (ja) | 面発光レーザ | |
JP2006222196A (ja) | 面発光レーザ素子 | |
CN113574751A (zh) | 垂直腔面发射激光器件 | |
JP6226512B2 (ja) | 高速レーザ発振装置 | |
US7871841B2 (en) | Method for manufacturing semiconductor light-emitting device | |
JP2008235574A (ja) | 面発光半導体レーザ | |
JP2011114146A (ja) | 半導体発光素子 | |
US20140341246A1 (en) | Vertical cavity surface emitting laser | |
JP2007294741A (ja) | 面発光半導体レーザ、光伝送モジュール及び光伝送システム | |
JP4879094B2 (ja) | 半導体発光素子及びその製造方法 | |
US20110249696A1 (en) | Laser diode | |
JP2013179210A (ja) | アレイ型半導体レーザ装置およびその製造方法 | |
JP7312113B2 (ja) | 面発光半導体レーザ | |
JP2011233705A (ja) | 半導体発光素子 | |
JP2007081295A (ja) | 面発光レーザ素子 | |
CN215645421U (zh) | 面射型激光装置 | |
US20080285612A1 (en) | Surface emitting semiconductor laser | |
CN111431032B (zh) | 一种激光器及其制造方法 | |
CN113013725B (zh) | 垂直腔面发射激光器 | |
US20220037854A1 (en) | Vertical cavity surface emitting laser |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120910 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140225 |