JPS60211912A - 低転位半絶縁性基板 - Google Patents

低転位半絶縁性基板

Info

Publication number
JPS60211912A
JPS60211912A JP6763284A JP6763284A JPS60211912A JP S60211912 A JPS60211912 A JP S60211912A JP 6763284 A JP6763284 A JP 6763284A JP 6763284 A JP6763284 A JP 6763284A JP S60211912 A JPS60211912 A JP S60211912A
Authority
JP
Japan
Prior art keywords
semi
substrate
low
insulation substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6763284A
Other languages
English (en)
Inventor
Yasutoshi Kashiwada
柏田 泰利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6763284A priority Critical patent/JPS60211912A/ja
Publication of JPS60211912A publication Critical patent/JPS60211912A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は化合物単結晶基板に係り、特に基板表面近傍を
利用して得る素子作製に好適な低転位の半絶縁性基板に
関する。
〔発明の背景〕
高速素子を目的としたG a A s I Cや、半導
体レーザ、ホト・ディテクタ、FETなどをモノリシッ
クに集積化した光・電気集積素子の作製には、半絶縁性
のG a A sやInP基板が使用される。
しかし、従来の半絶縁性基板は、転位密度がエッチ・ピ
ット密度(E、P、D)にして103〜10’cm−”
と高かったので、該基板上に直接作りつけた素子や、該
基板上に成長したエピタキシャル層を設けて得た素子で
は、基板中の転位あるいは、基板よりエピタキシャル層
に伝播した転位が素子特性に悪影響を及ぼす欠点があっ
た。
〔発明の目的〕
本発明の目的は、低転位の半絶縁性化合物単結晶基板を
提供することにある。
〔発明の概要〕
化合物バルク単結晶は、その作製時に、不純物を添加す
ることにより低転位化が図られることはよく知られてい
る。しかし、該不純物添加のバルク単結晶は多くの場合
半絶縁性にならない。そこで、該バルク単結晶より得る
ウェーハ上にエピタキシャル成長のより半絶縁性を設け
れば、デバイスに適用できる低転位の半絶縁性基板が得
られる。
〔発明の実施例〕
(実施例1) 第1図の如く、水平ブリッジマン法で得たE −P 、
D < 500 cm −”以下のSiドープGaAs
半導体(100)ウェーハ1上に、MO−CVD法でバ
ナジウムドープのG a A s層2を50μm厚に成
長した。MO−CVD法原料ガスにはG a (CH3
) 3= A s H3,V O(○C2Hs )3を
用い、H2をキャリアガスとして、700℃で成長を行
なった。エピタキシャル成長層のE、P、Dは基板のE
、P、Dより低く、比抵抗5X10’oh++rcm以
上で、低転位の半絶縁性基板として、デバイス使用に十
分耐え得るものであった。
(実施例2) 第2図の如<LEC法で作製したE、P、D<500 
cm −”以下のSドープInP半導体(100)ウェ
ーハ3上に、液相エピタキシーで、鉄ドープのInP層
4を30μm厚に成長した。成長用原料にはIn、In
P、Feを用い、H2雰囲気中で650℃の温度で成長
した。該成長層のE、P、Dは基板のE、P、Dより低
く、比抵抗10’ ohm−cm以上でデバイス作製に
十分使用できるものであった。
〔発明の効果〕
本発明によれば、低転位(E、P、D<500印−2)
の半絶縁性基板が得られので、ウェーハ面内で特性の揃
ったG a A s I Cや、転位による素子特性劣
化の少ない光・電圧集積化素子を得られる効果がある。
【図面の簡単な説明】
第1図は低転位G a A s半導体ウェーハ上にG 
a A s半絶縁層を設けた基板の断面図、第2図は低
転位InP半導体ウェーハ上にInP半絶縁層を設けた
基板の断面図である。 1.3・・・G a A s半導体ウェーハ、2,4・
・・エピ1図 2図

Claims (1)

    【特許請求の範囲】
  1. 低転位化合物単結晶ウェーハ上に、エピタキシャル成長
    により低転位半絶縁性化合物単結晶層を設けたことを特
    徴とする低転位半絶縁性基板。
JP6763284A 1984-04-06 1984-04-06 低転位半絶縁性基板 Pending JPS60211912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6763284A JPS60211912A (ja) 1984-04-06 1984-04-06 低転位半絶縁性基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6763284A JPS60211912A (ja) 1984-04-06 1984-04-06 低転位半絶縁性基板

Publications (1)

Publication Number Publication Date
JPS60211912A true JPS60211912A (ja) 1985-10-24

Family

ID=13350551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6763284A Pending JPS60211912A (ja) 1984-04-06 1984-04-06 低転位半絶縁性基板

Country Status (1)

Country Link
JP (1) JPS60211912A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694967A3 (en) * 1994-07-29 1998-01-21 Motorola, Inc. Microwave integrated circuit passive element structure and method for reducing signal propagation losses
JPH1051075A (ja) * 1996-08-05 1998-02-20 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JP2011114146A (ja) * 2009-11-26 2011-06-09 Hamamatsu Photonics Kk 半導体発光素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0694967A3 (en) * 1994-07-29 1998-01-21 Motorola, Inc. Microwave integrated circuit passive element structure and method for reducing signal propagation losses
JPH1051075A (ja) * 1996-08-05 1998-02-20 Fuji Xerox Co Ltd 半導体装置およびその製造方法
JP2011114146A (ja) * 2009-11-26 2011-06-09 Hamamatsu Photonics Kk 半導体発光素子

Similar Documents

Publication Publication Date Title
Fu et al. A review of β-Ga2O3 single crystal defects, their effects on device performance and their formation mechanism
US6495868B2 (en) Relaxed InxGa1−xAs buffers
US7211337B2 (en) Compound crystal and method of manufacturing same
JPS63169717A (ja) 半導体素子
US20090278125A1 (en) Crystalline semiconductor films, growth of such films and devices including such films
Ohmachi et al. The heteroepitaxy of Ge on Si (100) by vacuum evaporation
KR930009805B1 (ko) 반도체 층 성장으로 부터 결함을 제거하기 위한 버퍼구조를 갖는 반도체장치.
Horikawa et al. Heteroepitaxial growth of InP on a GaAs substrate by low‐pressure metalorganic vapor phase epitaxy
JP2000103699A (ja) GaAs単結晶基板およびそれを用いたエピタキシャルウェハ
JPS60211912A (ja) 低転位半絶縁性基板
JPH0294663A (ja) 半導体装置およびその製造方法
JPS61141116A (ja) 半導体基板
JPH0670973B2 (ja) 化合物半導体のエピタキシヤルウエハ
CN215527756U (zh) 用于制备InSb功能层的衬底结构
JPS63184320A (ja) 半導体装置
JP2649928B2 (ja) 半導体ウエハの製造方法
JPH042559B2 (ja)
JPH0670974B2 (ja) 化合物半導体エピタキシヤルウエハの製造方法
JPS60134415A (ja) 半導体基板
JPS62291909A (ja) GaAsエピタキシヤル成長方法
JPH04290423A (ja) 半導体基板の製造方法および半導体装置
KR950006965B1 (ko) InP(인듐인)계 반도체 결정내에 Zn₃P₂(아연인화합물) 에피택셜 박막을 형성시키는 방법
CN112802961A (zh) 制备InSb功能层的方法
JPS6321286A (ja) 異種基板上の化合物半導体エピタキシヤル成長方法
JPS59132119A (ja) 半導体ウエハ