JPH1051075A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH1051075A JPH1051075A JP8206120A JP20612096A JPH1051075A JP H1051075 A JPH1051075 A JP H1051075A JP 8206120 A JP8206120 A JP 8206120A JP 20612096 A JP20612096 A JP 20612096A JP H1051075 A JPH1051075 A JP H1051075A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- alas
- substrate
- algaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 長寿命かつ高精度で信頼性の高い半導体装置
を提供する。またさらに、マトリックス駆動型面発光半
導体レーザ装置を提供する。 【解決手段】 導電性の半導体基板１と、この導電性の
半導体基板の表面に、ＡｌＧａＡｓ層またはＡｌＡｓ層
の酸化によって形成された酸化膜３を介して形成され
た、化合物半導体層を素子領域４とする半導体素子とを
具備したことを特徴とする。
を提供する。またさらに、マトリックス駆動型面発光半
導体レーザ装置を提供する。 【解決手段】 導電性の半導体基板１と、この導電性の
半導体基板の表面に、ＡｌＧａＡｓ層またはＡｌＡｓ層
の酸化によって形成された酸化膜３を介して形成され
た、化合物半導体層を素子領域４とする半導体素子とを
具備したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に係り、特に、光情報処理や光通信、ある
いは光を用いた画像形成装置の光源として利用される面
発光型半導体レーザ装置に関する。
その製造方法に係り、特に、光情報処理や光通信、ある
いは光を用いた画像形成装置の光源として利用される面
発光型半導体レーザ装置に関する。
【０００２】
【従来の技術】光交換あるいは光情報処理などの分野に
用いるために、面発光レーザ（ＶＣＳＥＬ：Vertical
Cavity Surface Emitting Laser）を２次元集積化し
た面発光レーザアレイが必要とされており、更にはその
面発光レーザの大規模化すなわち発光点の多数化が望ま
れている。しかし、そのレーザを独立駆動させるために
は、発光点が増えるにつれて電極配線も増加し、各発光
点が近接している場合現実的な配線設計は不可能もしく
は難しくなる。発光点がＭ×Ｎ個でｎ側を共通電極とし
た場合、ｐ側の電極配線は、Ｍ×Ｎ本必要となり、さら
にｎ側は共通電極パッドが１つあればよいが、ｐ側には
Ｍ×Ｎ個個の電極パッドが必要となる。例えば、１００
×１００個の発光点をもつ独立駆動型面発光レーザアレ
イでは、ｐ側電極配線は１万本となり、ｐ側電極パッド
も１万個必要となる。これは、発光点間の配線数および
電極パッドに必要な面積が増加すること、すなわち配線
密度および電極パッド面積が増加し、作成が難しくなる
こと、コストが増加することなどの大きな問題を引き起
こすことになる。
用いるために、面発光レーザ（ＶＣＳＥＬ：Vertical
Cavity Surface Emitting Laser）を２次元集積化し
た面発光レーザアレイが必要とされており、更にはその
面発光レーザの大規模化すなわち発光点の多数化が望ま
れている。しかし、そのレーザを独立駆動させるために
は、発光点が増えるにつれて電極配線も増加し、各発光
点が近接している場合現実的な配線設計は不可能もしく
は難しくなる。発光点がＭ×Ｎ個でｎ側を共通電極とし
た場合、ｐ側の電極配線は、Ｍ×Ｎ本必要となり、さら
にｎ側は共通電極パッドが１つあればよいが、ｐ側には
Ｍ×Ｎ個個の電極パッドが必要となる。例えば、１００
×１００個の発光点をもつ独立駆動型面発光レーザアレ
イでは、ｐ側電極配線は１万本となり、ｐ側電極パッド
も１万個必要となる。これは、発光点間の配線数および
電極パッドに必要な面積が増加すること、すなわち配線
密度および電極パッド面積が増加し、作成が難しくなる
こと、コストが増加することなどの大きな問題を引き起
こすことになる。
【０００３】そこで、面発光レーザはアレイをマトリッ
クス駆動する方法が検討され、アール・エー・モルガン
（Ｒ．Ａ．Ｍｏｒｇａｎ）らによって１０×１０個の発
光点をもつマトリックス駆動型面発光レーザアレイ（Ｉ
ＥＥＥ．ＰＨＯＴＯＮＩＣＳ．ＴＥＣＨＮＯＬＯＧＹ．
ＬＥＴＴＥＲＳ，ＶＯＬ．６、ｐｐ．９１３ー９１７、
１９９４）が、エム・オレンスタイン（Ｍ．Ｏｒｅｎｓ
ｔｅｉｎ）らによって３２×３２個の発光点をもつマト
リックス駆動型面発光レーザアレイ（ＥＬＥＣＴＲＯＮ
ＩＣＳ．ＬＥＴＴＥＲＳ，ＶＯＬ．２７、ｐｐ．４３７
ー４３８、１９９１、およびＵ．Ｓ．Ｐ．５０３１１８
７）が報告されている。
クス駆動する方法が検討され、アール・エー・モルガン
（Ｒ．Ａ．Ｍｏｒｇａｎ）らによって１０×１０個の発
光点をもつマトリックス駆動型面発光レーザアレイ（Ｉ
ＥＥＥ．ＰＨＯＴＯＮＩＣＳ．ＴＥＣＨＮＯＬＯＧＹ．
ＬＥＴＴＥＲＳ，ＶＯＬ．６、ｐｐ．９１３ー９１７、
１９９４）が、エム・オレンスタイン（Ｍ．Ｏｒｅｎｓ
ｔｅｉｎ）らによって３２×３２個の発光点をもつマト
リックス駆動型面発光レーザアレイ（ＥＬＥＣＴＲＯＮ
ＩＣＳ．ＬＥＴＴＥＲＳ，ＶＯＬ．２７、ｐｐ．４３７
ー４３８、１９９１、およびＵ．Ｓ．Ｐ．５０３１１８
７）が報告されている。
【０００４】マトリックス駆動型面発光レーザアレイで
は、発光点がＭ×Ｎ個であっても、配線数はＭ＋Ｎ本、
電極パッドはＭ＋Ｎ個だけあればよい。例えば、上記３
２×３２個の発光点をもつ面発光レーザアレイを独立駆
動型とした場合、配線数、電極パッド共に１０２４（３
２×３２）本／個必要であるのに対して、マトリックス
駆動型面発光レーザアレイでは６４（３２＋３２）の配
線および電極パッド数で足りることになる。そして発光
点数が増加する程この差異は顕著となる。以上説明して
きたように、マトリックス駆動型においては配線密度お
よび電極パッドに必要な面積の増加は独立駆動型面発光
レーザアレイに比べて著しく少ない。
は、発光点がＭ×Ｎ個であっても、配線数はＭ＋Ｎ本、
電極パッドはＭ＋Ｎ個だけあればよい。例えば、上記３
２×３２個の発光点をもつ面発光レーザアレイを独立駆
動型とした場合、配線数、電極パッド共に１０２４（３
２×３２）本／個必要であるのに対して、マトリックス
駆動型面発光レーザアレイでは６４（３２＋３２）の配
線および電極パッド数で足りることになる。そして発光
点数が増加する程この差異は顕著となる。以上説明して
きたように、マトリックス駆動型においては配線密度お
よび電極パッドに必要な面積の増加は独立駆動型面発光
レーザアレイに比べて著しく少ない。
【０００５】エム・オレンスタインらによって報告され
ている３２×３２個の発光点をもつマトリックス駆動型
面発光レーザアレイでは、図１６にそのレーザ構造を３
×３個分だけ抜き出して示すように、まず、分子線エピ
タキシー技術を用いて、半絶縁性のガリウムヒ素（Ｇａ
Ａｓ）基板５１上に、 ｎ+型のＧａＡｓからなる下部ク
ラッド層５２と、この下部クラッド層５２上に形成され
たそれぞれの膜厚が媒質内波長の１／４であるＡｌＡｓ
とＧａＡｓとを交互に積層した総膜厚数μｍのｎ側多層
反射膜５３と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井
戸３層をＧａＡｓ１０ｎｍで挟んだ構造をもつ媒質内波
長の膜厚をもつアンドープ活性領域５４と、それぞれの
膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓと
を交互に積層した総膜厚数μｍのｐ側多層反射膜５５と
を順次成長させる。なお、ドーパントにはＳｉ，Ｂｅを
それぞれｎ型、ｐ型用に用いている。次に，ｎ側配線の
分離のためにリアクティブイオンエッチング技術を用い
て、図中５６に示す配線分離用溝を作成し、縦方向に３
２本の行を設ける。溝の深さは下部クラッド層５２を貫
通して半絶縁性のＧａＡｓ基板５１に達しているがこれ
は各コラムの電気的分離を行うためである。溝はポリイ
ミドを用いて埋められ、次にフォトリソ工程と金属蒸着
技術により、横方向に３２本の列すなわちｐ側多層反射
膜５５の上面に３２本のｐ側金属配線５７を設ける。各
列はプロトンを活性領域５４までインプランテーション
（図示せず）することにより電気的に分離されている。
各行の手前端は ｎ+ＧａＡｓ５２が表面に出る様にエッ
チングされ、その上面に電極パッド５８が設けられてい
る。また、各列の右端にもｐ側金属（Ａｕ）配線５７上
面に電極パッド５９が設けられている。ｉ列ｊ行面の発
光点（ｉｊ）を発光させる場合には，ｉ列の電極パッド
とｊ列の電極パッドとを通して発光点（ｉｊ）のレーザ
に必要な電流を注入し、他の配線をオープンにすればよ
い。なお、このレーザは基板下面から光が出射する構造
となっている。
ている３２×３２個の発光点をもつマトリックス駆動型
面発光レーザアレイでは、図１６にそのレーザ構造を３
×３個分だけ抜き出して示すように、まず、分子線エピ
タキシー技術を用いて、半絶縁性のガリウムヒ素（Ｇａ
Ａｓ）基板５１上に、 ｎ+型のＧａＡｓからなる下部ク
ラッド層５２と、この下部クラッド層５２上に形成され
たそれぞれの膜厚が媒質内波長の１／４であるＡｌＡｓ
とＧａＡｓとを交互に積層した総膜厚数μｍのｎ側多層
反射膜５３と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井
戸３層をＧａＡｓ１０ｎｍで挟んだ構造をもつ媒質内波
長の膜厚をもつアンドープ活性領域５４と、それぞれの
膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓと
を交互に積層した総膜厚数μｍのｐ側多層反射膜５５と
を順次成長させる。なお、ドーパントにはＳｉ，Ｂｅを
それぞれｎ型、ｐ型用に用いている。次に，ｎ側配線の
分離のためにリアクティブイオンエッチング技術を用い
て、図中５６に示す配線分離用溝を作成し、縦方向に３
２本の行を設ける。溝の深さは下部クラッド層５２を貫
通して半絶縁性のＧａＡｓ基板５１に達しているがこれ
は各コラムの電気的分離を行うためである。溝はポリイ
ミドを用いて埋められ、次にフォトリソ工程と金属蒸着
技術により、横方向に３２本の列すなわちｐ側多層反射
膜５５の上面に３２本のｐ側金属配線５７を設ける。各
列はプロトンを活性領域５４までインプランテーション
（図示せず）することにより電気的に分離されている。
各行の手前端は ｎ+ＧａＡｓ５２が表面に出る様にエッ
チングされ、その上面に電極パッド５８が設けられてい
る。また、各列の右端にもｐ側金属（Ａｕ）配線５７上
面に電極パッド５９が設けられている。ｉ列ｊ行面の発
光点（ｉｊ）を発光させる場合には，ｉ列の電極パッド
とｊ列の電極パッドとを通して発光点（ｉｊ）のレーザ
に必要な電流を注入し、他の配線をオープンにすればよ
い。なお、このレーザは基板下面から光が出射する構造
となっている。
【０００６】このように、両電極を基板の一方の面側に
配設したマトリックス駆動型の面発光レーザでは、下側
になる各配線間の電気的分離を行う必要があり、そのた
めに半絶縁性のＧａＡｓ基板を用いている。
配設したマトリックス駆動型の面発光レーザでは、下側
になる各配線間の電気的分離を行う必要があり、そのた
めに半絶縁性のＧａＡｓ基板を用いている。
【０００７】しかしながら、半絶縁性のＧａＡｓ基板
は、導電難ＧａＡｓ基板に比べて転位が多く存在する。
現在もっともエッチピット密度（ＥＰＤ：転位に対応す
るピット）が少ないＧａＡｓ基板であっても、半絶縁性
ＧａＡｓ基板では約１５００／ｃｍ2のＥＰＤが含ま
れ、一方シリコンドープのＧａＡｓ基板では約５０／ｃ
ｍ2のＥＰＤしか存在しない。シリコンドープ基板を代
表とする導電型基板と比較して、半絶縁性基板に転位が
多く含まれているのはＧａＡｓ基板に限ったことではな
く、ＩｎＰ基板などの化合物半導体基板全般に共通の現
象である。
は、導電難ＧａＡｓ基板に比べて転位が多く存在する。
現在もっともエッチピット密度（ＥＰＤ：転位に対応す
るピット）が少ないＧａＡｓ基板であっても、半絶縁性
ＧａＡｓ基板では約１５００／ｃｍ2のＥＰＤが含ま
れ、一方シリコンドープのＧａＡｓ基板では約５０／ｃ
ｍ2のＥＰＤしか存在しない。シリコンドープ基板を代
表とする導電型基板と比較して、半絶縁性基板に転位が
多く含まれているのはＧａＡｓ基板に限ったことではな
く、ＩｎＰ基板などの化合物半導体基板全般に共通の現
象である。
【０００８】半導体レーザの寿命劣化の大きな要因の一
つは活性領域にある転位の発生メカニズムの大部分は、
基板にある転位が、結晶成長時に、基板上に成長するエ
ピタキシャル層に伝搬していくものであることもよく知
られている。従って、半絶縁性基板上に形成された半導
体レーザは、導電性基板上に形成された半導体レーザに
比べると、転位の影響を受け寿命劣化や特性劣化を引き
起こす確率が高く、歩留まり低下、コスト高などの問題
を発生させる。
つは活性領域にある転位の発生メカニズムの大部分は、
基板にある転位が、結晶成長時に、基板上に成長するエ
ピタキシャル層に伝搬していくものであることもよく知
られている。従って、半絶縁性基板上に形成された半導
体レーザは、導電性基板上に形成された半導体レーザに
比べると、転位の影響を受け寿命劣化や特性劣化を引き
起こす確率が高く、歩留まり低下、コスト高などの問題
を発生させる。
【０００９】このように、半導体レーザにおいては、基
板の転位に起因する寿命劣化や特性劣化が深刻な問題と
なっているが、この問題は半導体レーザのみならずＧａ
ＡｓＩＣ、フォトディテクタ、ＦＥＴなどにも同様であ
った。また、マトリックス駆動型面発光レーザアレイ
や、ＧａＡｓＩＣ，ＦＥＴなどの光・電気素子を集積化
したオプトエレクトロニクス素子にも、素子間の絶縁の
ために半絶縁性基板を使用することが多い。すなわち、
半絶縁性基板を必要としているデバイスは多くあるが、
その半絶縁性基板はデバイス特性を低下させる原因とな
る転位が多いという問題があった。
板の転位に起因する寿命劣化や特性劣化が深刻な問題と
なっているが、この問題は半導体レーザのみならずＧａ
ＡｓＩＣ、フォトディテクタ、ＦＥＴなどにも同様であ
った。また、マトリックス駆動型面発光レーザアレイ
や、ＧａＡｓＩＣ，ＦＥＴなどの光・電気素子を集積化
したオプトエレクトロニクス素子にも、素子間の絶縁の
ために半絶縁性基板を使用することが多い。すなわち、
半絶縁性基板を必要としているデバイスは多くあるが、
その半絶縁性基板はデバイス特性を低下させる原因とな
る転位が多いという問題があった。
【００１０】そこでこの問題を解決すべく、転位の少な
い導電性化合物半導体基板上に高抵抗の化合物半導体結
晶成長層を形成し、転位の少ない半絶縁性結晶基板とし
て用いる方法が提案されている（特開昭６０−２１１９
１２、特公平３−２３６２１８）。
い導電性化合物半導体基板上に高抵抗の化合物半導体結
晶成長層を形成し、転位の少ない半絶縁性結晶基板とし
て用いる方法が提案されている（特開昭６０−２１１９
１２、特公平３−２３６２１８）。
【００１１】特開昭６０−２１１９１２では、ＥＰＤが
５００／ｃｍ2以下のシリコンドープのＧａＡｓ基板上
に、有機金属気相成長法を用いてバナジウムドープのＧ
ａＡｓ層を５０μｍ成長している。原料ガスとしてはＧ
ａ(ＣＨ3)3、ＡｓＨ3、 ＶＯ（ＯＣ2Ｈ5)3を用い、Ｈ2
をキャリアガスとして、 ７００℃で成長を行ってい
る。その結果エピタキシャル層のＥＰＤは基板のＥＰＤ
より低く、比抵抗５×１０7Ω・ｃｍ以上で、 低転位の
半絶縁性基板として、デバイスへの使用に十分耐え得る
ものであると記載されている。また、いおうドープＩｎ
Ｐ基板上に鉄ドープＩｎＰエピタキシャル層を成長さ
せ、比抵抗１０×１０7Ω・ｃｍ以上を得ることが出来
たとされている。
５００／ｃｍ2以下のシリコンドープのＧａＡｓ基板上
に、有機金属気相成長法を用いてバナジウムドープのＧ
ａＡｓ層を５０μｍ成長している。原料ガスとしてはＧ
ａ(ＣＨ3)3、ＡｓＨ3、 ＶＯ（ＯＣ2Ｈ5)3を用い、Ｈ2
をキャリアガスとして、 ７００℃で成長を行ってい
る。その結果エピタキシャル層のＥＰＤは基板のＥＰＤ
より低く、比抵抗５×１０7Ω・ｃｍ以上で、 低転位の
半絶縁性基板として、デバイスへの使用に十分耐え得る
ものであると記載されている。また、いおうドープＩｎ
Ｐ基板上に鉄ドープＩｎＰエピタキシャル層を成長さ
せ、比抵抗１０×１０7Ω・ｃｍ以上を得ることが出来
たとされている。
【００１２】また、面発光型半導体レーザにおいてＡｌ
Ａｓ層を選択的に酸化することによりＡｌ2Ｏ3を形成し
て電流狭窄を行うという技術も提案されている（Ａｐｐ
ｌｉｅｄ，ＰＨＩＳＩＣＳ ｌＥＴＴＥＲＳ，ＶＯｌ．
６８（７），１２ＦＥＢ．９６）。
Ａｓ層を選択的に酸化することによりＡｌ2Ｏ3を形成し
て電流狭窄を行うという技術も提案されている（Ａｐｐ
ｌｉｅｄ，ＰＨＩＳＩＣＳ ｌＥＴＴＥＲＳ，ＶＯｌ．
６８（７），１２ＦＥＢ．９６）。
【００１３】
【発明が解決しようとする課題】このように従来、転位
の少ない半絶縁性基板として導電性基板上に半絶縁性エ
ピタキシャル層を用いる方法が提案されているが、この
半絶縁性エピタキシャル層の比抵抗は、１０×１０7Ω
・ｃｍ程度である。しかしながら、前述したようなマト
リックス駆動型面発光半導体レーザ装置を、このように
導電性基板上に半絶縁性エピタキシャル成長層を介して
形成した場合、各電極間の絶縁が十分ではないという問
題がある。
の少ない半絶縁性基板として導電性基板上に半絶縁性エ
ピタキシャル層を用いる方法が提案されているが、この
半絶縁性エピタキシャル層の比抵抗は、１０×１０7Ω
・ｃｍ程度である。しかしながら、前述したようなマト
リックス駆動型面発光半導体レーザ装置を、このように
導電性基板上に半絶縁性エピタキシャル成長層を介して
形成した場合、各電極間の絶縁が十分ではないという問
題がある。
【００１４】例えば、図１６に示したマトリックス駆動
型半導体レーザアレイにおいては、行方向すなわちｎ側
配線の分離を半絶縁性エピタキシャル層に分離溝を設け
ることによっておこなった場合、各ｎ側配線間の電気的
分離を十分にするためには半絶縁性エピタキシャル層を
厚くし抵抗を高める必要がある。例えば、図１７に示す
様にｎ側の配線と絶縁分離のための溝を形成し抵抗値を
計算してみる。すなわち基板としてシリコンドープのＧ
ａＡｓ基板６１を用い、バナジウムドープの半絶縁性エ
ピタキシャル層６２を形成し、配線分離のための溝６３
を形成する。そしてその上にｎ側配線のための電極６４
を形成する。この時、電極の面積は１００μｍ×１００
ｍｍで、バナジウムドープ半絶縁性エピタキシャル成長
層の膜厚は１μｍとする。金属とエピタキシャル層界面
にあるコンタクト抵抗と、シリコンドープＧａＡｓ基板
の内部抵抗を除いた、バナジウムドープ半絶縁性エピタ
キシャル層の内部抵抗は、（バナジウムドープ半絶縁性
エピタキシャル層の比抵抗：１０×１０7Ω・ｃｍ ）×
（距離すなわちバナジウムドープ半絶縁性エピタキシャ
ル層の厚み：１μｍ×２）÷（ｎ側配線のための電極面
積：１００μｍ×１００ｍｍ）で求められ、２０ｋΩと
なる。この抵抗値を大きくするためには、同じ材料の場
合バナジウムドープ半絶縁性エピタキシャル層の膜厚を
厚くする必要があるが１０μｍとしても抵抗値は２００
ｋΩにしかならず、また実際の結晶成長は分子線エピタ
キシー法や有機金属気相成長法を用いるがこれらの方法
では１０μｍの膜厚を得ることは、成長時間、コストの
面からも現実的ではない。なお、金属とエピタキシャル
層界面にあるコンタクト抵抗は条件によっては問題とな
るが、シリコンドープのＧａＡｓ基板の内部抵抗はバナ
ジウムドープ半絶縁性エピタキシャル層の内部抵抗に比
べ著しく小さく無視することができる。
型半導体レーザアレイにおいては、行方向すなわちｎ側
配線の分離を半絶縁性エピタキシャル層に分離溝を設け
ることによっておこなった場合、各ｎ側配線間の電気的
分離を十分にするためには半絶縁性エピタキシャル層を
厚くし抵抗を高める必要がある。例えば、図１７に示す
様にｎ側の配線と絶縁分離のための溝を形成し抵抗値を
計算してみる。すなわち基板としてシリコンドープのＧ
ａＡｓ基板６１を用い、バナジウムドープの半絶縁性エ
ピタキシャル層６２を形成し、配線分離のための溝６３
を形成する。そしてその上にｎ側配線のための電極６４
を形成する。この時、電極の面積は１００μｍ×１００
ｍｍで、バナジウムドープ半絶縁性エピタキシャル成長
層の膜厚は１μｍとする。金属とエピタキシャル層界面
にあるコンタクト抵抗と、シリコンドープＧａＡｓ基板
の内部抵抗を除いた、バナジウムドープ半絶縁性エピタ
キシャル層の内部抵抗は、（バナジウムドープ半絶縁性
エピタキシャル層の比抵抗：１０×１０7Ω・ｃｍ ）×
（距離すなわちバナジウムドープ半絶縁性エピタキシャ
ル層の厚み：１μｍ×２）÷（ｎ側配線のための電極面
積：１００μｍ×１００ｍｍ）で求められ、２０ｋΩと
なる。この抵抗値を大きくするためには、同じ材料の場
合バナジウムドープ半絶縁性エピタキシャル層の膜厚を
厚くする必要があるが１０μｍとしても抵抗値は２００
ｋΩにしかならず、また実際の結晶成長は分子線エピタ
キシー法や有機金属気相成長法を用いるがこれらの方法
では１０μｍの膜厚を得ることは、成長時間、コストの
面からも現実的ではない。なお、金属とエピタキシャル
層界面にあるコンタクト抵抗は条件によっては問題とな
るが、シリコンドープのＧａＡｓ基板の内部抵抗はバナ
ジウムドープ半絶縁性エピタキシャル層の内部抵抗に比
べ著しく小さく無視することができる。
【００１５】また、厚いバナジウムドープ半絶縁性エピ
タキシャル層を用いる場合は、この厚さに応じて深い溝
を形成する必要があり、この溝形成のためのエッチング
工程では多大な時間を要する上、サイドエッチも増大
し、微細なパターンを形成することが出来ないという問
題がある。
タキシャル層を用いる場合は、この厚さに応じて深い溝
を形成する必要があり、この溝形成のためのエッチング
工程では多大な時間を要する上、サイドエッチも増大
し、微細なパターンを形成することが出来ないという問
題がある。
【００１６】本発明は前記実情に鑑みてなされたもの
で、長寿命かつ高精度で信頼性の高い半導体装置を提供
することを目的とする。
で、長寿命かつ高精度で信頼性の高い半導体装置を提供
することを目的とする。
【００１７】またさらに、マトリックス駆動型面発光半
導体レーザ装置を提供することを目的とする。
導体レーザ装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】そこで本発明では、Ａｌ
ＧａＡｓ層またはＡｌＡｓ層は、酸化されやすく、殊に
酸素との接触面積が小さくても、酸化の進行が極めて速
く、極めて高速で酸化膜が形成されうる点に着目してな
されたもので、半絶縁性ＧａＡｓ基板に比べて転位密度
を低くすることのできる導電性のＧａＡｓ基板、特にシ
リコンドープのＧａＡｓ基板上にＡｌＧａＡｓ層または
ＡｌＡｓ層を結晶成長し、この上層に半導体レーザ素子
を形成するための結晶層を順次形成したのち、素子分離
のための溝を形成し、この溝内に露呈するＡｌＧａＡｓ
層またはＡｌＡｓ層を水蒸気雰囲気下で熱処理すること
により、酸化し、高抵抗の酸化膜を形成し、これにより
絶縁分離を行うようにしたことを特徴とする。
ＧａＡｓ層またはＡｌＡｓ層は、酸化されやすく、殊に
酸素との接触面積が小さくても、酸化の進行が極めて速
く、極めて高速で酸化膜が形成されうる点に着目してな
されたもので、半絶縁性ＧａＡｓ基板に比べて転位密度
を低くすることのできる導電性のＧａＡｓ基板、特にシ
リコンドープのＧａＡｓ基板上にＡｌＧａＡｓ層または
ＡｌＡｓ層を結晶成長し、この上層に半導体レーザ素子
を形成するための結晶層を順次形成したのち、素子分離
のための溝を形成し、この溝内に露呈するＡｌＧａＡｓ
層またはＡｌＡｓ層を水蒸気雰囲気下で熱処理すること
により、酸化し、高抵抗の酸化膜を形成し、これにより
絶縁分離を行うようにしたことを特徴とする。
【００１９】すなわち、本発明の第１では、導電性の半
導体基板と、この導電性の半導体基板の表面に、ＡｌＧ
ａＡｓ層またはＡｌＡｓ層の酸化によって形成された酸
化膜を介して形成された、化合物半導体層を素子領域と
する半導体素子とを具備したことを特徴とする。
導体基板と、この導電性の半導体基板の表面に、ＡｌＧ
ａＡｓ層またはＡｌＡｓ層の酸化によって形成された酸
化膜を介して形成された、化合物半導体層を素子領域と
する半導体素子とを具備したことを特徴とする。
【００２０】望ましくは、この導電性の半導体基板はシ
リコンドープの半導体基板であることを特徴とする。
リコンドープの半導体基板であることを特徴とする。
【００２１】また望ましくは、導電性の半導体基板表面
に、ＡｌＧａＡｓ層またはＡｌＡｓ層の酸化によって形
成された酸化膜と、この酸化膜上に形成された、化合物
半導体層からなる島領域とを具備し、この島領域に半導
体素子が形成されていることを特徴とする。
に、ＡｌＧａＡｓ層またはＡｌＡｓ層の酸化によって形
成された酸化膜と、この酸化膜上に形成された、化合物
半導体層からなる島領域とを具備し、この島領域に半導
体素子が形成されていることを特徴とする。
【００２２】また望ましくは、導電性の半導体基板表面
に、溝を隔てて形成された複数個のＡｌＧａＡｓ層また
はＡｌＡｓ層の酸化によって形成された酸化膜を具備
し、これらの酸化膜上に形成された、化合物半導体層か
らなる島領域にそれぞれ半導体素子が形成されているこ
とを特徴とする。
に、溝を隔てて形成された複数個のＡｌＧａＡｓ層また
はＡｌＡｓ層の酸化によって形成された酸化膜を具備
し、これらの酸化膜上に形成された、化合物半導体層か
らなる島領域にそれぞれ半導体素子が形成されているこ
とを特徴とする。
【００２３】さらに望ましくは、この溝の近傍にイオン
打ち込みによる高抵抗領域を形成したことを特徴とす
る。
打ち込みによる高抵抗領域を形成したことを特徴とす
る。
【００２４】また望ましくは、導電性の半導体基板と、
前記半導体基板表面に、ＡｌＧａＡｓ層またはＡｌＡ
ｓ層の酸化によって形成された酸化膜と、この酸化膜上
に形成された、下部半導体多層反射膜と、下部スぺーサ
層と、活性層と、上部スペーサ層と、上部半導体多層反
射膜とを順次積層して形成され、マトリックス状に配列
された複数個の面発光型半導体レーザ素子と、各面発光
型半導体レーザ素子の素子間に、少なくとも前記酸化膜
断面が露呈するように分離溝が配設され、この分離溝に
よって素子間が絶縁分離されていることを特徴とする。
前記半導体基板表面に、ＡｌＧａＡｓ層またはＡｌＡ
ｓ層の酸化によって形成された酸化膜と、この酸化膜上
に形成された、下部半導体多層反射膜と、下部スぺーサ
層と、活性層と、上部スペーサ層と、上部半導体多層反
射膜とを順次積層して形成され、マトリックス状に配列
された複数個の面発光型半導体レーザ素子と、各面発光
型半導体レーザ素子の素子間に、少なくとも前記酸化膜
断面が露呈するように分離溝が配設され、この分離溝に
よって素子間が絶縁分離されていることを特徴とする。
【００２５】本発明の第２の特徴は、導電性の半導体基
板上にＡｌＧａＡｓ層またはＡｌＡｓ層を形成するアル
ミニウム含有層形成工程と、さらにこの上層に、下部半
導体多層反射膜と、下部スぺーサ層と、活性層と、上部
スペーサ層と、上部半導体多層反射膜とを順次積層する
半導体積層工程と、前記ＡｌＧａＡｓ層またはＡｌＡｓ
層を断面または表面に露呈せしめるように、少なくとも
前記ＡｌＧａＡｓ層またはＡｌＡｓ層に到達するように
溝を形成し、半導体柱を形成する工程と、前記半導体柱
の断面または周囲から露呈するＡｌＧａＡｓ層またはＡ
ｌＡｓ層に酸素を含むガスを接触せしめ前記ＡｌＧａＡ
ｓ層またはＡｌＡｓ層を酸化する酸化工程とを含み、前
記半導体層内に少なくとも１個の半導体素子を形成する
ことにある。
板上にＡｌＧａＡｓ層またはＡｌＡｓ層を形成するアル
ミニウム含有層形成工程と、さらにこの上層に、下部半
導体多層反射膜と、下部スぺーサ層と、活性層と、上部
スペーサ層と、上部半導体多層反射膜とを順次積層する
半導体積層工程と、前記ＡｌＧａＡｓ層またはＡｌＡｓ
層を断面または表面に露呈せしめるように、少なくとも
前記ＡｌＧａＡｓ層またはＡｌＡｓ層に到達するように
溝を形成し、半導体柱を形成する工程と、前記半導体柱
の断面または周囲から露呈するＡｌＧａＡｓ層またはＡ
ｌＡｓ層に酸素を含むガスを接触せしめ前記ＡｌＧａＡ
ｓ層またはＡｌＡｓ層を酸化する酸化工程とを含み、前
記半導体層内に少なくとも１個の半導体素子を形成する
ことにある。
【００２６】すなわち、この半導体装置の一例としての
半導体レーザ装置は、図１に概念図を示すように、シリ
コンドープのＧａＡｓ基板１上に酸化されたＡｌＡｓ層
２、この上層にアンドープのＧａＡｓ層３、ｎ側配線の
ための電極４が形成されており、これらは溝５を隔てて
ストライプ状をなすように配列されている。
半導体レーザ装置は、図１に概念図を示すように、シリ
コンドープのＧａＡｓ基板１上に酸化されたＡｌＡｓ層
２、この上層にアンドープのＧａＡｓ層３、ｎ側配線の
ための電極４が形成されており、これらは溝５を隔てて
ストライプ状をなすように配列されている。
【００２７】またこの半導体レーザ装置の製造方法とし
ては、例えば分子線エピタキシー法によって、シリコン
ドープのＧａＡｓ基板１上にＡｌＡｓ層、アンドープの
ＧａＡｓ層３を積層する。次にエッチングによりシリコ
ンドープＧａＡｓ基板１に達する溝を形成した後、 Ｈ2
Ｏ下で４２０℃の熱処理を行いＡｌＡｓ層を酸化し、酸
化ＡｌＡｓ層２と化す。ここでｎ側配線のための電極４
は、アンドープのＧａＡｓ層３積層後に蒸着し、分離溝
５形成時に同時にエッチングするようにしてもよい。ま
た、熱処理後に溝をポリイミドなどの絶縁膜で埋めて平
坦化した後に、電極形成用の導体層を形成し、改めて配
線のパターニングを行うようにしてもよい。 なお、こ
のようにＡｌＡｓ層を Ｈ2Ｏ下で熱酸化した場合、Ａｌ
2Ｏ3がえられる（Ｓ．Ｇｕｈａ，Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．Ｖｏｌ．６８，ｐ９０６−９０８）。一方、
理科年表によるとＡｌ2Ｏ3の比抵抗は、１０11から１０
14Ω・ｃｍである。酸化したＡｌＡｓ層２すなわち図１
中のＡｌ2Ｏ3の膜厚を５０ｎｍとした場合、Ａｌ2Ｏ3中
の内部抵抗は、（Ａｌ2Ｏ3の比抵抗：１０11から１０14
Ω・ｃｍ）×（距離すなわちアンドープ半絶縁性エピタ
キシャル層の厚み：０．０５μｍ×２）÷（ｎ側配線の
ための電極面積：１００ｍｍ×１００μｍ）で求められ
１０ＭΩから１０ＧΩとなる。
ては、例えば分子線エピタキシー法によって、シリコン
ドープのＧａＡｓ基板１上にＡｌＡｓ層、アンドープの
ＧａＡｓ層３を積層する。次にエッチングによりシリコ
ンドープＧａＡｓ基板１に達する溝を形成した後、 Ｈ2
Ｏ下で４２０℃の熱処理を行いＡｌＡｓ層を酸化し、酸
化ＡｌＡｓ層２と化す。ここでｎ側配線のための電極４
は、アンドープのＧａＡｓ層３積層後に蒸着し、分離溝
５形成時に同時にエッチングするようにしてもよい。ま
た、熱処理後に溝をポリイミドなどの絶縁膜で埋めて平
坦化した後に、電極形成用の導体層を形成し、改めて配
線のパターニングを行うようにしてもよい。 なお、こ
のようにＡｌＡｓ層を Ｈ2Ｏ下で熱酸化した場合、Ａｌ
2Ｏ3がえられる（Ｓ．Ｇｕｈａ，Ａｐｐｌ．Ｐｈｙｓ．
Ｌｅｔｔ．Ｖｏｌ．６８，ｐ９０６−９０８）。一方、
理科年表によるとＡｌ2Ｏ3の比抵抗は、１０11から１０
14Ω・ｃｍである。酸化したＡｌＡｓ層２すなわち図１
中のＡｌ2Ｏ3の膜厚を５０ｎｍとした場合、Ａｌ2Ｏ3中
の内部抵抗は、（Ａｌ2Ｏ3の比抵抗：１０11から１０14
Ω・ｃｍ）×（距離すなわちアンドープ半絶縁性エピタ
キシャル層の厚み：０．０５μｍ×２）÷（ｎ側配線の
ための電極面積：１００ｍｍ×１００μｍ）で求められ
１０ＭΩから１０ＧΩとなる。
【００２８】その結果、金属とエピタキシャル層界面に
あるコンタクト抵抗とシリコンドープＧａＡｓ基板の内
部抵抗を除いた電極間の抵抗はアンドープ半絶縁性エピ
タキシャル層３の内部抵抗と上記Ａｌ2Ｏ3層２中の内部
抵抗をたしたものとなる。実際上はＡｌ2Ｏ3層２中の内
部抵抗値が支配的となる。すなわち、Ａｌ2Ｏ3層２によ
り２つのｎ側電極４間の電気抵抗を著しく大きくするこ
とができる。
あるコンタクト抵抗とシリコンドープＧａＡｓ基板の内
部抵抗を除いた電極間の抵抗はアンドープ半絶縁性エピ
タキシャル層３の内部抵抗と上記Ａｌ2Ｏ3層２中の内部
抵抗をたしたものとなる。実際上はＡｌ2Ｏ3層２中の内
部抵抗値が支配的となる。すなわち、Ａｌ2Ｏ3層２によ
り２つのｎ側電極４間の電気抵抗を著しく大きくするこ
とができる。
【００２９】なお、上記ＡｌＧａＡｓ材料に対する熱処
理工程に対しては、ＡｌＡｓ組成比が高い程酸化速度が
速く、特にＡｌＡｓは著しく酸化速度が速いことがわか
っている。
理工程に対しては、ＡｌＡｓ組成比が高い程酸化速度が
速く、特にＡｌＡｓは著しく酸化速度が速いことがわか
っている。
【００３０】絶縁膜の上にエピタキシャル成長を行うの
は困難であり、欠陥を生起しやすいという問題もある
が、かかる構成によれば、絶縁膜を介在させることなく
順次エピタキシャル成長層を形成した後、酸化すればよ
いため、成膜時には絶縁膜に関係なく膜質の良好なエピ
タキシャル成長層を形成することができ、特性の大幅な
向上と、微細化および高精度化を図ることが可能とな
る。
は困難であり、欠陥を生起しやすいという問題もある
が、かかる構成によれば、絶縁膜を介在させることなく
順次エピタキシャル成長層を形成した後、酸化すればよ
いため、成膜時には絶縁膜に関係なく膜質の良好なエピ
タキシャル成長層を形成することができ、特性の大幅な
向上と、微細化および高精度化を図ることが可能とな
る。
【００３１】また、わずかな開口領域から酸化が高速で
選択性よく進行するため、薄くかつ信頼性の高い酸化膜
を高速で形成することが可能となる。
選択性よく進行するため、薄くかつ信頼性の高い酸化膜
を高速で形成することが可能となる。
【００３２】
【発明の実施の形態】以下、本発明について、図面を参
照しつつ説明する。
照しつつ説明する。
【００３３】図２は、本発明の第１の実施例の画像形成
装置に用いられるマトリックス駆動型面発光レーザ装置
を示す平面図、図３および図４はそれぞれ図２のＡーＢ
断面説明図、ＣーＤ断面説明図であり、この断面説明図
は、１素子周辺を拡大している。なお図２は、見易くす
るためにｐ型電極（点線）形成前の状態を示すものとす
る。
装置に用いられるマトリックス駆動型面発光レーザ装置
を示す平面図、図３および図４はそれぞれ図２のＡーＢ
断面説明図、ＣーＤ断面説明図であり、この断面説明図
は、１素子周辺を拡大している。なお図２は、見易くす
るためにｐ型電極（点線）形成前の状態を示すものとす
る。
【００３４】このマトリックス駆動型面発光レーザ装置
は、シリコンドープのｎ型ガリウムヒ素（ＧａＡｓ）基
板２１上に形成された０．２μｍ程度の薄いアンドープ
のＧａＡｓバッファ層２２と、酸化させる前の膜厚０．
０５μｍ程度のアンドープのＡｌＡｓ層２３、１×１０
19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２
４を積層した後、この積層体にストライプ状の分離溝２
９を形成し、この分離溝２９内に露呈する領域からアン
ドープのＡｌＡｓ層２３を酸化して酸化アルミニウム層
とし、この上層にこの分離溝で囲まれた領域にｎ−電極
形成領域を残して半導体柱Ｓが形成され、この半導体柱
内にそれぞれ１次元レーザアレイが形成せしめられたこ
とを特徴とする。この半導体柱は、シリコンドープｎ型
ＧａＡｓコンタクト層２４上に形成されたＡｌ0.1Ｇａ
0.9ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の
１／４となるように交互に積層した総膜厚約２μｍ、１
×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５
と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を
膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波
長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.1Ｇ
ａ0.9ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長
の１／４となるように交互に積層した総膜厚約２μｍ、
１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射
膜２７とで構成され、この上層にＡｕからなるｐ側電極
３１が形成される。そしてこのアレイの各素子間は、酸
化され酸化アルミニウム層と化したＡｌＡｓ層２３でま
で到達するように形成されたプロトン打ち込み領域３０
によって絶縁分離されている。次にこのマトリックス駆
動型面発光半導体レーザアレイの製造工程について説明
する。
は、シリコンドープのｎ型ガリウムヒ素（ＧａＡｓ）基
板２１上に形成された０．２μｍ程度の薄いアンドープ
のＧａＡｓバッファ層２２と、酸化させる前の膜厚０．
０５μｍ程度のアンドープのＡｌＡｓ層２３、１×１０
19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２
４を積層した後、この積層体にストライプ状の分離溝２
９を形成し、この分離溝２９内に露呈する領域からアン
ドープのＡｌＡｓ層２３を酸化して酸化アルミニウム層
とし、この上層にこの分離溝で囲まれた領域にｎ−電極
形成領域を残して半導体柱Ｓが形成され、この半導体柱
内にそれぞれ１次元レーザアレイが形成せしめられたこ
とを特徴とする。この半導体柱は、シリコンドープｎ型
ＧａＡｓコンタクト層２４上に形成されたＡｌ0.1Ｇａ
0.9ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の
１／４となるように交互に積層した総膜厚約２μｍ、１
×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５
と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を
膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波
長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.1Ｇ
ａ0.9ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長
の１／４となるように交互に積層した総膜厚約２μｍ、
１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射
膜２７とで構成され、この上層にＡｕからなるｐ側電極
３１が形成される。そしてこのアレイの各素子間は、酸
化され酸化アルミニウム層と化したＡｌＡｓ層２３でま
で到達するように形成されたプロトン打ち込み領域３０
によって絶縁分離されている。次にこのマトリックス駆
動型面発光半導体レーザアレイの製造工程について説明
する。
【００３５】まず、図５に示すように、有機金属気相成
長（ＭＯＣＶＤ）法により、シリコンドープのｎ型Ｇａ
Ａｓ（１００）基板２１上に、０．２μｍ程度のＧａＡ
ｓバッファ層２２と、膜厚０．０５μｍ程度のアンドー
プのＡｌＡｓ層２３ｐ、１×１０19ｃｍ-3のシリコンド
ープｎ−ＧａＡｓコンタクト層２４を積層する。そし
て、さらにこの上層に、Ａｌ0.1Ｇａ0.9ＡｓとＧａＡｓ
とをそれぞれの膜厚が媒質内波長の１／４となるように
交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシ
リコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａ
ｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡ
ｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンド
ープ活性領域２６と、Ａｌ0.1Ｇａ0.9ＡｓとＧａＡｓと
をそれぞれの膜厚が媒質内波長の１／４となるように交
互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグ
ネシウムドープのｐ型多層反射膜２７とを順次積層す
る。そしてこのｐ型多層反射膜２７の最上層はＧａＡｓ
層とし１×１０19ｃｍ-3のドーピングを施す。ここで原
料ガスとしては、トリメチルガリウム、トリメチルアル
ミニウム、トリメチルインジウム、ドーパント材料とし
てはシクロペンタジニウムマグネシウム、シランを用
い、成長時の基板温度は７００℃とし、真空を破ること
なく、原料ガスを順次変化し、連続して成膜をおこなっ
た。
長（ＭＯＣＶＤ）法により、シリコンドープのｎ型Ｇａ
Ａｓ（１００）基板２１上に、０．２μｍ程度のＧａＡ
ｓバッファ層２２と、膜厚０．０５μｍ程度のアンドー
プのＡｌＡｓ層２３ｐ、１×１０19ｃｍ-3のシリコンド
ープｎ−ＧａＡｓコンタクト層２４を積層する。そし
て、さらにこの上層に、Ａｌ0.1Ｇａ0.9ＡｓとＧａＡｓ
とをそれぞれの膜厚が媒質内波長の１／４となるように
交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシ
リコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａ
ｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡ
ｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンド
ープ活性領域２６と、Ａｌ0.1Ｇａ0.9ＡｓとＧａＡｓと
をそれぞれの膜厚が媒質内波長の１／４となるように交
互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグ
ネシウムドープのｐ型多層反射膜２７とを順次積層す
る。そしてこのｐ型多層反射膜２７の最上層はＧａＡｓ
層とし１×１０19ｃｍ-3のドーピングを施す。ここで原
料ガスとしては、トリメチルガリウム、トリメチルアル
ミニウム、トリメチルインジウム、ドーパント材料とし
てはシクロペンタジニウムマグネシウム、シランを用
い、成長時の基板温度は７００℃とし、真空を破ること
なく、原料ガスを順次変化し、連続して成膜をおこなっ
た。
【００３６】続いて図６に示すように、フォトリソグラ
フィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとしてもちいた、反応
性イオンエッチングにより、ｎ型ＧａＡｓコンタクト層
２４の表面若しくはこのｎ型ＧａＡｓコンタクト層２４
の途中までエッチングし、幅３０μｍ程度のストライプ
状の半導体柱ｓを形成する。
フィーにより結晶成長層上にレジストマスクＲを形成
し、四塩化炭素をエッチングガスとしてもちいた、反応
性イオンエッチングにより、ｎ型ＧａＡｓコンタクト層
２４の表面若しくはこのｎ型ＧａＡｓコンタクト層２４
の途中までエッチングし、幅３０μｍ程度のストライプ
状の半導体柱ｓを形成する。
【００３７】この後、図７に示すように 、Ｈ2ＳＯ4：
Ｈ2Ｏ2：Ｈ2Ｏの比率が１：１：１０のエッチング液に
よりさらに２μｍだけ細くなるように側面からエッチン
グを行う。
Ｈ2Ｏ2：Ｈ2Ｏの比率が１：１：１０のエッチング液に
よりさらに２μｍだけ細くなるように側面からエッチン
グを行う。
【００３８】そして、図８に示すようにレジストマスク
を残したまま、上方からエレクトロンビーム法によりｎ
型ＧａＡｓコンタクト層２４上にｎ型電極２８としてＡ
ｕＧｅ層を蒸着する。そしてリフトオフにより、ｎ型Ｇ
ａＡｓコンタクト層２４上のＡｕＧｅ層を残して他の領
域のＡｕＧｅ層をレジストと共に剥離する。
を残したまま、上方からエレクトロンビーム法によりｎ
型ＧａＡｓコンタクト層２４上にｎ型電極２８としてＡ
ｕＧｅ層を蒸着する。そしてリフトオフにより、ｎ型Ｇ
ａＡｓコンタクト層２４上のＡｕＧｅ層を残して他の領
域のＡｕＧｅ層をレジストと共に剥離する。
【００３９】続いて、図９に示すようにフォーカスドイ
オンビーム法を用いて、各半導体柱Ｓ中の間中央で、Ｇ
ａＡｓ基板２１に到達する深さまで、このストライプに
沿って幅２μｍの溝２９を形成する。
オンビーム法を用いて、各半導体柱Ｓ中の間中央で、Ｇ
ａＡｓ基板２１に到達する深さまで、このストライプに
沿って幅２μｍの溝２９を形成する。
【００４０】この後、水蒸気下で４２０℃３０分の熱処
理を行い、図１０に示すように、ＧａＡｓバッファ層２
２上のＡｌＡｓ層２３ｐは酸化されＡｌ2Ｏ3層２３と化
す。この時デバイスを構成している他の層の酸化速度は
ＡｌＡｓに比べて著しく遅く殆ど酸化しないと考えてよ
い。
理を行い、図１０に示すように、ＧａＡｓバッファ層２
２上のＡｌＡｓ層２３ｐは酸化されＡｌ2Ｏ3層２３と化
す。この時デバイスを構成している他の層の酸化速度は
ＡｌＡｓに比べて著しく遅く殆ど酸化しないと考えてよ
い。
【００４１】次に、図１１に示すようにポリイミド膜３
０を塗布し、半導体柱の周りを埋め、表面の平坦化をは
かった後、この上層にＡｕ層３１を蒸着し、前記ｎ側電
極とは直交する方向に伸長するストライプ状のｐ側電極
を形成する。
０を塗布し、半導体柱の周りを埋め、表面の平坦化をは
かった後、この上層にＡｕ層３１を蒸着し、前記ｎ側電
極とは直交する方向に伸長するストライプ状のｐ側電極
を形成する。
【００４２】このようにして図２乃至４に示したマトリ
ックス駆動型面発光レーザアレイが完成する。 この装
置ではｎ側電極配線はＡｌＡｓ２３ｐを酸化してできた
高抵抗のＡｌ2Ｏ3２３で電気的に分離されており、高密
度化に際しても、クロストークのおそれはない。またこ
のように転位が少なく信頼性の高いシリコンドープのＧ
ａＡｓ基板上で十分な絶縁分離をはかりつつ、高密度に
集積化された２次元のレーザアレイを構成しており、特
性の劣化もなく十分な信頼性を発揮することができる。
ックス駆動型面発光レーザアレイが完成する。 この装
置ではｎ側電極配線はＡｌＡｓ２３ｐを酸化してできた
高抵抗のＡｌ2Ｏ3２３で電気的に分離されており、高密
度化に際しても、クロストークのおそれはない。またこ
のように転位が少なく信頼性の高いシリコンドープのＧ
ａＡｓ基板上で十分な絶縁分離をはかりつつ、高密度に
集積化された２次元のレーザアレイを構成しており、特
性の劣化もなく十分な信頼性を発揮することができる。
【００４３】なお、この例ではマトリックス駆動型面発
光レーザアレイについて説明したが、トランジスタなど
の駆動回路をも同様にこの基板上に形成するのも容易で
あり、またレーザ素子に限定されることなくＧａＡｓＩ
Ｃ、フォトディテクタ、ＦＥＴなど、駆動回路と光電気
素子を集積化したオプトエレクトロニクス素子などにも
適用可能である。
光レーザアレイについて説明したが、トランジスタなど
の駆動回路をも同様にこの基板上に形成するのも容易で
あり、またレーザ素子に限定されることなくＧａＡｓＩ
Ｃ、フォトディテクタ、ＦＥＴなど、駆動回路と光電気
素子を集積化したオプトエレクトロニクス素子などにも
適用可能である。
【００４４】また、前記実施例ではストライプ状の半導
体柱を形成し、これに１次元のレーザアレイを配列した
が、次に本発明の第２の実施例として、図１２に平面
図、図１３にそのＡーＢ断面図を示すように、各素子毎
に分離溝２９で囲まれ、独立した円柱状の半導体柱Ｓを
形成するようにしてもよい。これにより、素子分離は完
全となる。
体柱を形成し、これに１次元のレーザアレイを配列した
が、次に本発明の第２の実施例として、図１２に平面
図、図１３にそのＡーＢ断面図を示すように、各素子毎
に分離溝２９で囲まれ、独立した円柱状の半導体柱Ｓを
形成するようにしてもよい。これにより、素子分離は完
全となる。
【００４５】さらにまた、前記第１の実施例のように列
ごと、前記第２の実施例のように素子ごとに分離溝で囲
むようにすることなく、ブロック毎に分離溝を形成する
ようにしてもよい。
ごと、前記第２の実施例のように素子ごとに分離溝で囲
むようにすることなく、ブロック毎に分離溝を形成する
ようにしてもよい。
【００４６】さらに前記実施例では、Ａｌ2Ｏ3層２３を
１層構造の酸化膜として用いたが、シリコンドドープの
ＧａＡｓ基板３５上に数周期のＡｌＡｓ層とＧａＡｓ層
とを交互に形成しておき、前記実施例と同様にして分離
溝を形成し、これらＡｌＡｓ層とＧａＡｓ層との断面を
露呈せしめ、同様に水蒸気雰囲気中で酸化することによ
り図１４に示すようにＡｌ2Ｏ3層３６とＧａＡｓ層３７
とが交互に形成された多層構造の絶縁膜としてもい。こ
れにより格子整合性を低下することなく薄い層を交互に
形成しこれを酸化するため酸化も完全になされ、絶縁性
の高い高抵抗の膜を形成することが可能となる。
１層構造の酸化膜として用いたが、シリコンドドープの
ＧａＡｓ基板３５上に数周期のＡｌＡｓ層とＧａＡｓ層
とを交互に形成しておき、前記実施例と同様にして分離
溝を形成し、これらＡｌＡｓ層とＧａＡｓ層との断面を
露呈せしめ、同様に水蒸気雰囲気中で酸化することによ
り図１４に示すようにＡｌ2Ｏ3層３６とＧａＡｓ層３７
とが交互に形成された多層構造の絶縁膜としてもい。こ
れにより格子整合性を低下することなく薄い層を交互に
形成しこれを酸化するため酸化も完全になされ、絶縁性
の高い高抵抗の膜を形成することが可能となる。
【００４７】さらにまた、ＡｌＡｓ層に代えて ＡｌＧ
ａＡｓ層を用いる様にしてもよい。さらにＧａＡｓ基板
に限定されることなく、シリコンドープのＩｎＰ基板４
１上に格子整合したＡｌＩｎＡｓ層とＡｌＡｓ層とを交
互に積層し、同様にして分離溝を形成し、これらＡｌＩ
ｎＡｓ層とＡｌＡｓ層との断面を露呈せしめ、同様に水
蒸気雰囲気中で酸化することにより図１５に示すように
Ａｌ2Ｏ3層４２とＩｎＡｓ層４３とが交互に形成された
多層構造の絶縁膜としてもい。これにより格子整合性を
低下することなく薄い層を交互に形成しこれを酸化する
ため酸化も完全になされ、絶縁性の高い高抵抗の膜を形
成することが可能となる。ここでＡｌＡｓはＩｎＰと格
子整合性が悪いため２０ｎｍ以下の薄い層にした方がよ
い。
ａＡｓ層を用いる様にしてもよい。さらにＧａＡｓ基板
に限定されることなく、シリコンドープのＩｎＰ基板４
１上に格子整合したＡｌＩｎＡｓ層とＡｌＡｓ層とを交
互に積層し、同様にして分離溝を形成し、これらＡｌＩ
ｎＡｓ層とＡｌＡｓ層との断面を露呈せしめ、同様に水
蒸気雰囲気中で酸化することにより図１５に示すように
Ａｌ2Ｏ3層４２とＩｎＡｓ層４３とが交互に形成された
多層構造の絶縁膜としてもい。これにより格子整合性を
低下することなく薄い層を交互に形成しこれを酸化する
ため酸化も完全になされ、絶縁性の高い高抵抗の膜を形
成することが可能となる。ここでＡｌＡｓはＩｎＰと格
子整合性が悪いため２０ｎｍ以下の薄い層にした方がよ
い。
【００４８】
【発明の効果】以上説明してきたように、本発明によれ
ば、転位密度が低い基板を用いて基板の転位が原因とな
る特性劣化を引き起こすことなく、各素子間の電気的分
離を良好に実現することができ、高密度で信頼性の高い
半導体装置を形成することが可能となる。
ば、転位密度が低い基板を用いて基板の転位が原因とな
る特性劣化を引き起こすことなく、各素子間の電気的分
離を良好に実現することができ、高密度で信頼性の高い
半導体装置を形成することが可能となる。
【図１】本発明の半導体レーザ装置を示す説明図
【図２】本発明の第１の実施例のマトリックス駆動型面
発光レーザ装置を示す平面図
発光レーザ装置を示す平面図
【図３】同マトリックス駆動型面発光レーザ装置のＡー
Ｂ断面説明図
Ｂ断面説明図
【図４】同マトリックス駆動型面発光レーザ装置のＣー
Ｄ断面説明図
Ｄ断面説明図
【図５】同半導体レーザ装置の製造工程図
【図６】同半導体レーザ装置の製造工程図
【図７】同半導体レーザ装置の製造工程図
【図８】同半導体レーザ装置の製造工程図
【図９】同半導体レーザ装置の製造工程図
【図１０】同半導体レーザ装置の製造工程図
【図１１】同半導体レーザ装置の製造工程図
【図１２】本発明の第２の実施例のマトリックス駆動型
面発光レーザ装置を示す平面図
面発光レーザ装置を示す平面図
【図１３】同マトリックス駆動型面発光レーザ装置のＡ
ーＢ断面説明図
ーＢ断面説明図
【図１４】本発明の変形例を示す部分説明図
【図１５】本発明の変形例を示す部分説明図
【図１６】従来例の半導体レーザを示す図
【図１７】従来例の半導体レーザを示す説明図
１ ｎ型ガリウムひ素（ＧａＡｓ）基板 ２ 酸化膜 ３ アンドープエピタキシャル成長層 ４ ｎ側電極 ５ 分離溝 ２１ ｎ型ガリウムヒ素（ＧａＡｓ）基板 ２２ アンドープのＧａＡｓバッファ層 ２３ｐ アンドープのＡｌＡｓ層 ２３ 酸化アルミニウム層 ２４ シリコンドープｎ−ＧａＡｓコンタクト層 ２９ 分離溝 ｓ 半導体柱 ２５ シリコンドープｎ型多層反射膜 ２６ アンドープ活性領域 ２７ マグネシウムドープのｐ型多層反射膜 ３１ ｐ側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 将央 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内
Claims (8)
- 【請求項１】 導電性の半導体基板と、 この導電性の半導体基板の表面に、ＡｌＧａＡｓ層また
はＡｌＡｓ層の酸化による酸化膜を介して形成された、
化合物半導体層を素子領域とする半導体素子とを具備し
たことを特徴とする半導体装置。 - 【請求項２】 前記導電性の半導体基板はシリコンドー
プの半導体基板であることを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 導電性の半導体基板表面に、ＡｌＧａＡ
ｓ層またはＡｌＡｓ層の酸化による酸化膜を具備し、こ
の酸化膜上に形成された化合物半導体層からなる島領域
に半導体素子が形成されていることを特徴とする半導体
装置。 - 【請求項４】 導電性の半導体基板表面に、溝を隔てて
形成された複数個のＡｌＧａＡｓ層またはＡｌＡｓ層の
酸化によって形成された酸化膜と、これらの酸化膜上に
形成された、化合物半導体層からなる島領域とを具備
し、 この島領域のそれぞれに半導体素子が形成されているこ
とを特徴とする請求項３記載の半導体装置。 - 【請求項５】 前記溝の近傍にイオン打ち込みによる高
抵抗領域を形成したことを特徴とする請求項４記載の半
導体装置。 - 【請求項６】 導電性の半導体基板と、 前記半導体基板表面に、ＡｌＧａＡｓ層またはＡｌＡｓ
層の酸化によって形成された酸化膜と、 この酸化膜上に形成された、下部半導体多層反射膜と、
下部スぺーサ層と、活性層と、上部スペーサ層と、上部
半導体多層反射膜とを順次積層して形成され、マトリッ
クス状に配列された複数個の面発光型半導体レーザ素子
と、 各面発光型半導体レーザ素子の素子間に、少なくとも前
記酸化膜断面が露呈するように分離溝が配設され、この
分離溝によって素子間が絶縁分離されていることを特徴
とする半導体装置。 - 【請求項７】 導電性の半導体基板上にＡｌＧａＡｓ層
またはＡｌＡｓ層を形成するアルミニウム含有層形成工
程と、さらにこの上層に、下部半導体多層反射膜と、下
部スぺーサ層と、活性層と、上部スペーサ層と、上部半
導体多層反射膜とを順次積層する半導体積層工程と、 前記ＡｌＧａＡｓ層またはＡｌＡｓ層を断面または表面
に露呈せしめるように、少なくとも前記ＡｌＧａＡｓ層
またはＡｌＡｓ層に到達するように溝を形成し、半導体
柱を形成する工程と、 前記半導体柱の断面または周囲から露呈するＡｌＧａＡ
ｓ層またはＡｌＡｓ層に酸素を含むガスを接触せしめ前
記ＡｌＧａＡｓ層またはＡｌＡｓ層を酸化する酸化工程
とを含み、前記半導体層内に少なくとも１個の半導体素
子を形成することを特徴とする半導体装置の製造方法。 - 【請求項８】 前記半導体素子は面発光型半導体レーザ
であることを特徴とする請求項７に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20612096A JP3814880B2 (ja) | 1996-08-05 | 1996-08-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20612096A JP3814880B2 (ja) | 1996-08-05 | 1996-08-05 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051075A true JPH1051075A (ja) | 1998-02-20 |
| JP3814880B2 JP3814880B2 (ja) | 2006-08-30 |
Family
ID=16518132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20612096A Expired - Fee Related JP3814880B2 (ja) | 1996-08-05 | 1996-08-05 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814880B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081000A (en) * | 1996-09-27 | 2000-06-27 | Siemens Aktiengesellschaft | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof |
| KR100580241B1 (ko) * | 1999-01-23 | 2006-05-16 | 삼성전자주식회사 | 표면광 레이저 어레이 및 그 제조방법 |
| US7132351B2 (en) | 2003-07-25 | 2006-11-07 | Rohm Co., Ltd. | Method of fabricating a compound semiconductor layer |
| KR100978572B1 (ko) | 2008-11-17 | 2010-08-27 | 삼성엘이디 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
| EP2107653A3 (en) * | 2008-03-31 | 2012-05-02 | Furukawa Electric Co., Ltd. | Surface Emitting Laser Element Array |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211912A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 低転位半絶縁性基板 |
| JPH06350194A (ja) * | 1993-06-01 | 1994-12-22 | Motorola Inc | 高効率の縦型空洞表面放出レーザ及びその製造方法 |
| JPH077223A (ja) * | 1993-04-22 | 1995-01-10 | Sharp Corp | カラー半導体装置 |
-
1996
- 1996-08-05 JP JP20612096A patent/JP3814880B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211912A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 低転位半絶縁性基板 |
| JPH077223A (ja) * | 1993-04-22 | 1995-01-10 | Sharp Corp | カラー半導体装置 |
| JPH06350194A (ja) * | 1993-06-01 | 1994-12-22 | Motorola Inc | 高効率の縦型空洞表面放出レーザ及びその製造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Y.HAYASHI,T.MUKAIHARA,N.HATORI,N.OHNOKI,A.MATSUTANI,F.KOYAMA AND K.IGA: "Lasing Characteristics of Low-Threshold Oxide Confinement InGaAs-GaAlAs Vertical-Cavity Surface-Emin", IEEE PHOTONOCS TECHNOLOGY LETTERS, vol. 7, no. 11, JPNX006020273, November 1995 (1995-11-01), pages 1234 - 1236, XP000537943, ISSN: 0000735023, DOI: 10.1109/68.473456 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081000A (en) * | 1996-09-27 | 2000-06-27 | Siemens Aktiengesellschaft | AlAs oxide insulating layer between a conductive III-V substrate and an optoelectronic semiconductor device and method of manufacturing thereof |
| KR100580241B1 (ko) * | 1999-01-23 | 2006-05-16 | 삼성전자주식회사 | 표면광 레이저 어레이 및 그 제조방법 |
| US7132351B2 (en) | 2003-07-25 | 2006-11-07 | Rohm Co., Ltd. | Method of fabricating a compound semiconductor layer |
| EP2107653A3 (en) * | 2008-03-31 | 2012-05-02 | Furukawa Electric Co., Ltd. | Surface Emitting Laser Element Array |
| KR100978572B1 (ko) | 2008-11-17 | 2010-08-27 | 삼성엘이디 주식회사 | 질화물 반도체 발광소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3814880B2 (ja) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| JP3540042B2 (ja) | 半導体デバイスの作製方法 | |
| US4870652A (en) | Monolithic high density arrays of independently addressable semiconductor laser sources | |
| EP0896405B1 (en) | Method for fabricating surface-emitting semiconductor device | |
| US7881353B2 (en) | Surface emitting laser element array | |
| US6201825B1 (en) | Surface emitting semiconductor laser device and process for producing the same | |
| JP3684778B2 (ja) | 面発光型半導体レーザアレイ | |
| JP3965801B2 (ja) | 面発光レーザアレイ装置 | |
| JPH0918079A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| CN111987585A (zh) | 一种硅波导输出激光器 | |
| US6696308B1 (en) | Electrically pumped long-wavelength VCSEL with air gap DBR and methods of fabrication | |
| JPH1051075A (ja) | 半導体装置およびその製造方法 | |
| JP3093547B2 (ja) | 光集積回路およびその製造方法 | |
| KR100768535B1 (ko) | 광소자 | |
| JP3206080B2 (ja) | 半導体レーザ | |
| JP3726398B2 (ja) | 半導体装置 | |
| JP3459003B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06338634A (ja) | 半導体発光素子アレイ | |
| TWI755009B (zh) | Led陣列及形成led陣列之方法 | |
| JP3238979B2 (ja) | 面発光レーザ装置及びその製造方法 | |
| JP2002217492A (ja) | 面発光半導体レーザ装置及びその製造方法 | |
| JP3700307B2 (ja) | 横方向電流注入型面発光半導体レーザ装置および半導体レーザアレイの製造方法 | |
| JPH0983015A (ja) | モノリシック発光ダイオードアレイの製造方法 | |
| JP2953177B2 (ja) | マルチビーム半導体レーザ及びその製造方法 | |
| JPH06350132A (ja) | 半導体発光素子アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |