TWI755009B - Led陣列及形成led陣列之方法 - Google Patents

Led陣列及形成led陣列之方法 Download PDF

Info

Publication number
TWI755009B
TWI755009B TW109125969A TW109125969A TWI755009B TW I755009 B TWI755009 B TW I755009B TW 109125969 A TW109125969 A TW 109125969A TW 109125969 A TW109125969 A TW 109125969A TW I755009 B TWI755009 B TW I755009B
Authority
TW
Taiwan
Prior art keywords
layer
led stack
led
disposed
stack
Prior art date
Application number
TW109125969A
Other languages
English (en)
Other versions
TW202121676A (zh
Inventor
安德利亞 皮諾斯
興 于
西蒙 艾許頓
強納森 西普
Original Assignee
英商普利希半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商普利希半導體有限公司 filed Critical 英商普利希半導體有限公司
Publication of TW202121676A publication Critical patent/TW202121676A/zh
Application granted granted Critical
Publication of TWI755009B publication Critical patent/TWI755009B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Abstract

提供一種發光二極管(LED)陣列前驅物。該LED陣列前驅物包含具有一基材表面的一基材、一第一LED堆疊、一p++層、一n++層及一第二LED堆疊。該第一LED堆疊設置在該基材表面之一第一部分上。該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具有一第一波長的光的一第一半導體接面，其中該第一半導體接面之一n型側朝向該基材表面定向。該p++層設置在該第一LED堆疊上，該p++層包含一三族氮化物。該n++層具有覆蓋該第一LED堆疊之該p++層的一第一部分及覆蓋該基材表面之一第二部分的一第二部分，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物。該第二LED堆疊設置在該n++層之覆蓋該基材表面之該第二部分的該第二部分上。該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之一n型側朝向該n++層設置。亦提供一種製造一LED陣列前驅物之方法。

Description

LED陣列及形成LED陣列之方法
本揭露係關於LED陣列及形成LED陣列之方法。具體地，本揭露係關於包含三族氮化物之LED陣列。
單塊微LED陣列非常適合生產具有較小間距的極高分辨率顯示器，其中取放製造方法由於產率及產量約束而是不適宜的。用於製造有效單色(藍色)GaN單塊微LED陣列的技術在本領域中係已知的。為了生產基於全色微LED的顯示器，需要將紅色及綠色子像素整合到顯示器中。
一種用於形成全色顯示器之方法係提供包含複數個不同LED之LED陣列，該複數個不同LED各者經組配來輸出一種或例如紅色、綠色及藍色光。如果全色光譜直接由電致發光而非藉由使用顏色轉換材料諸如磷光體或量子點生成，則此類LED陣列通常經稱為『原生』LED陣列。
原生多色LED陣列可藉由多個選擇區域成長(selective-area-growth；SAG)沉積步驟形成。此方法具有挑戰性，原因係在SAG步驟中形成的子像素之成長狀況受局部環境嚴重影響(即，沉積參數係高度幾何形狀相關的)。因此，用於藉由SAG形成複數個原生LED之成長參數需要針對具體光罩佈局進行調整。因此，顯示器/LED幾何形狀之較小改變可能會要求對所有SAG進行重新校 準。例如，SAG製程在GB 1811109.6中有所揭示，其中將具有藍光有源區域202之第一LED選擇性地形成在GaN基材201之第一區域上，如第1a圖所示。接著用SiO2光罩層203塗覆具有藍光有源區域202之第一LED。隨後，藉由後續SAG沉積步驟將具有綠光有源區域204之第二LED選擇性地形成在GaN基材201之第二區域上，如第1b圖所示。
LED之SAG製造可能導致跨中等到大像素尺寸之單一子像素產生不均勻組成物。這繼而導致寬發射波長，從而降低了顯示器之顏色純度。此外，在SAG製程中使用的光罩材料可潛在地導致有源區域經不希望的雜質污染，例如如在US 2004/0129929 A1中所指出。因此，第1a圖及第1b圖之SiO2光罩層203可能導致第二LED經污染。
最後，已觀察到，LED陣列之光罩區域中的p型GaN表面可在以下LED接面之後續高溫沉積期間分解，由此破壞與在稍早步驟中沉積的接面之陽極接觸。這限制了用於以下LED接面之沉積的製程窗口。
本發明之目的係提供一種形成LED陣列之改進方法或至少提供其商業上可用的另選方案，該改進方法解決與先前技術方法相關聯的問題中的至少一個。
本發明人已認識到當形成LED陣列時，合乎希望的是使用與幾何形狀無關之沉積製程。例如，層跨基材沉 積且隨後被圖案化(例如，經由蝕刻)之沉積製程可經認為係與幾何形狀無關的。然而，本發明人已認識到與使三族氮化物LED陣列圖案化相關聯之一個問題在於在p型半導化三族氮化物上終止蝕刻製程將會破壞p型材料之導電性，例如如在Journal of The Electrochemical Society,150(9)G513-G519(2003)]中所指出。
因此，根據本揭露之第一態樣，提供一種形成LED陣列之方法。該方法包含：(a)在一基材之一基材表面上形成一第一LED堆疊，該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具有一第一波長的光的一第一半導體接面，其中該半導體接面之一n型側朝向該基材表面定向；(b)在該第一LED堆疊上形成一p++層，該p++層包含一三族氮化物；(c)在該基材上方形成一n++層以覆蓋該p++層，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物；(d)在該n++層上形成一第二LED堆疊，該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之一n型側最靠近該n++層設置，其中該方法進一步包含以下步驟： 選擇性地去除該基材上的該第一LED堆疊之一部分及該第二LED堆疊之一部分以便界定：該LED陣列之在其中選擇性地去除該第二LED堆疊的一第一部分，該第一部分包含：該第一LED堆疊之一第一部分；該p++層之一第一部分；及該n++層之一第一部分，使得一隧道接面設置在該第一LED堆疊之該第一部分上；及該LED陣列之一第二部分，該第二部分包含：該n++層之一第二部分；及該第二LED堆疊之設置在該n++層之該第二部分上的一第一部分。
根據該第一態樣之該方法提供一種用於在基材上形成兩個不同原生LED之方法。與先前技術方法相比，該第一態樣之該方法允許跨基材形成該第一LED堆疊及該第二LED堆疊中的每一者，之後進行選擇性去除步驟。因此，該第一LED堆疊及該第二LED堆疊可在該基材上成長，而與有待形成的該等LED之該幾何形狀無關。因此，根據該第一態樣之該方法可用於一系列不同裝置幾何形狀，而當該裝置幾何形狀發生改變時無需校準用於形成該第一LED堆疊及該第二LED堆疊之製成方法。
如以上所指出，選擇性地去除LED堆疊之一部分的一個問題在於選擇性去除製程可能不會在p型半導體層上終止。在該第一態樣之該方法中，隧道接面設置在該第 一LED堆疊頂部上，使得該第一LED堆疊不會終止於p型半導化三族氮化物。
因此，該第二LED堆疊隨後沉積在該第一LED堆疊上方且將其去除不會破壞該第一LED堆疊之該第一p型層之導電性。因此，根據該第一態樣之該方法允許使用與幾何形狀無關的製程將不同原生LED(第一LED堆疊及第二LED堆疊)單石化地形成在相同基材上。
重要地，根據該第一態樣之該方法不涉及該第一LED堆疊及該第二LED堆疊之該等層中的任一者形成在光罩層上。因此，根據該第一態樣之該方法減少或消除與光罩層污染相關聯的問題(例如，該等LED堆疊層之Si或O污染)。
由此，根據該第一態樣之該方法可包含：(a)在一基材之一基材表面上形成一第一LED堆疊，該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具有一第一波長的光的一第一半導體接面，其中該半導體接面之一n型側朝向該基材表面定向；(b)在該第一LED堆疊上形成一p++層，該p++層包含一三族氮化物；(c)在該基材上方形成一n++層以覆蓋該p++層，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物； (d)在該n++層上形成一第二LED堆疊，該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之一n型側最靠近該n++層設置，(e)選擇性地去除該基材表面上的該第二LED堆疊之一部分其中該方法進一步包含以下步驟：在該形成n++層之前或在該形成該第二LED堆疊之後選擇性地去除該第一LED堆疊之一部分以便界定：該LED陣列之在其中選擇性地去除該第二LED堆疊的一第一部分，該第一部分包含：該第一LED堆疊之一第一部分；該p++層之一第一部分；及該n++層之一第一部分，使得一隧道接面設置在該第一LED堆疊之該第一部分上；及該LED陣列之一第二部分，該第二部分包含：該n++層之一第二部分；及該第二LED堆疊之設置在該n++層之該第二部分上的一第一部分。
在一些實施例中，在該形成該n++層之前，該p++層可經受一或多個表面處理製程。例如，在該形成該n++層之前，該p++層可經受退火步驟。該退火步驟可經提供來增加該p++層中的受體離子(例如，Mg離子)之激活。該 p++層可經受表面處理製程，其中該p++層曝露於BHF。該BHF處理可中和在該p++層之有待在其上形成該n++層之該表面附近形成的受體離子之濃度。藉由向該p++層應用一或多個表面處理製程，可減少在該n++層與該p++層之間形成的該隧道接面之電阻。由此，該p++層及該n++層之該沉積可在由場外表面處理步驟分離的兩個不同沉積步驟中發生。此種方法可減少或防止受體離子(例如，Mg)從該p++層擴散到該n++層。
在一些實施例中，該第一LED堆疊包含：第一n型層，該第一n型層設置在該基材表面上；第一有源層，該第一有源層經組配來生成具有該第一波長的光，設置在該第一n型層；及第一p型層，該第一p型層設置在該第一有源層上。該第一LED堆疊之該等層中的每一者可包含三族氮化物。該等層中的每一者可形成為實質上連續層。
在一些實施例中，該第二LED堆疊包含：第二n型層，該第二n型層設置在該n++層上；第二有源層，該第二有源層經組配來生成具有第二波長的光，設置在該第二n型層，其中該第二波長不同於該第一波長；及第二p型層，該第二p型層設置在該第二有源層上。該第二LED堆疊之該等層中的每一者可包含三族氮化物。該第二LED堆疊之該等層中的每一者可形成為實質上連續層。
在一些實施例中，該第一LED堆疊之該第一有源層包含第一多量子阱層板，該第一多量子阱層板經組配來輸出該第一波長的光，且該第二LED堆疊之該第二有源層 包含第二多量子阱層板，該第二多量子阱層板經組配來輸出該第二波長的光。由此，該LED陣列之該第一有源層及該第二有源層可經組配來提供輸出分別具有第一波長及第二波長的兩個不同原生LED。相同概念可經擴展以進一步包括具有第三發射波長的第三有源區域。
在一些實施例中，該第一LED堆疊包含設置在該第一n型層與該第一有源層之間的第一應變鬆弛層板。在一些實施例中，該第二LED堆疊包含設置在該第二n型層與該第二有源層之間的第二應變鬆弛層板。該第一應變鬆弛層板及該第二應變鬆弛層板可經提供以便適應該基材之晶格常數與該第一有源層或該第二有源層之晶格常數之間的晶格常數差。
在一些實施例中，該第一多量子阱層板包含GaN及InXGa1-XN之交替層，其中0<X
Figure 109125969-A0305-02-0011-3
1。在一些實施例中，該第二多量子阱層板包含GaN及InYGa1-YN之交替層，其中0<Y
Figure 109125969-A0305-02-0011-4
1。在一些實施例中，該第一應變鬆弛層板及該第二應變鬆弛層板各者包含GaN及InZGa1-ZN之交替層，其中0<Z
Figure 109125969-A0305-02-0011-5
1。也就是說，在一些實施例中，可提供僅第一應變鬆弛層板或第二應變鬆弛層板。在一些實施例中，可提供第一應變鬆弛層板及第二應變鬆弛層板兩者，其中該第一應變鬆弛層板及該第二應變鬆弛層板可為相同的或可為不同的。
在一些實施例中，該第一LED堆疊包含該第一有源層與該第一p型層之間的第一電子阻擋層。在一些實施例 中，該第二LED堆疊包含該第二有源層與該第二p型層之間的第二電子阻擋層。該第一電子阻擋層及該第二電子阻擋層可包含三族氮化物，例如，AlGaN。該第一電子阻擋層及該第二電子阻擋層可經組配來增加各別第一有源區域或第二有源區域中的電荷載子侷限。
在一些實施例中，該n++層可包含蝕刻停止子層。該蝕刻停止子層包含包括Al的三族氮化物。由此，該蝕刻停止子層可經組配來提供該n++層之子層，該子層比該n++層40之其他材料更耐受蝕刻。由此，該蝕刻停止層可提供一表面，可在該表面上終止選擇性去除製程。
在一些實施例中，該第一波長可為至少380nm且不大於480nm。在一些實施例中，該第二波長可為至少500nm且不大於580nm。由此，該LED陣列可提供原生LED，該等原生LED經組配來輸出實質上藍色的可見光及實質上綠色的可見光。
在一些實施例中，該LED陣列之每個部分在該基材上具有小於100μm x 100μm之表面尺寸。由此，根據該第一態樣之該方法可提供微LED陣列。該微LED陣列係微LED之陣列。
在一些實施例中，該n++層具有至少1019cm-3之一電荷載子密度。在一些實施例中，該p++層具有至少1019cm-3之一電荷載子密度。例如，在一些實施例中，該n++層可包含具有至少1019cm-3之電子給體密度(ND) 的電子給體。在一些實施例中，該p++層可包含具有至少1020cm-3之電子受體密度(NA)的電子受體。
在一些實施例中，該方法可進一步包含：在該第二n型層上形成覆蓋該第一LED堆疊的第一接觸層，及/或在該第二LED堆疊之該第二p型層上形成第二接觸層。例如，在一些實施例中，該第一接觸層包含適合與n型半導體(例如，n型GaN)形成歐姆接觸的一或多個金屬層。由此，該第一接觸層可包含Ti、Al或Mo(例如，基於Ti或Mo的堆疊)。在一些實施例中，該第二接觸層包含適合與p型半導體(例如，p型GaN)形成歐姆接觸的一或多個金屬層。由此，該第二接觸層可包含Ni、Pd或Pt(例如，基於Ni或基於Pt或基於Pd的堆疊)。
在該第一態樣之一些實施例中，選擇性地去除該第一LED堆疊或該第二LED堆疊中的至少一者之一部分包含：在該第一LED堆疊或該第二LED堆疊之覆蓋該基材表面之一第一部分或一第二部分的部分上選擇性地沉積一光罩層；及蝕刻該第一LED堆疊或該第二LED堆疊之一曝露部分以曝露下方的一或多個層。有利地，根據該第一態樣之該等蝕刻步驟不會在p型半導體層上終止。
根據本揭露之一些實施例，該方法包含執行以下步驟：在該形成該第二LED堆疊之前選擇性地去除該第一LED堆疊之一部分。
由此，在一些實施例中，可選擇性地去除該第一LED堆疊之一第二部分以曝露該基材表面之一第二部分， 之後形成該n++層，其中該n++層形成在該基材表面上方，使得n++層覆蓋該第一LED堆疊之該第一部分及該基材表面之該第二部分，使得該第二LED堆疊之該第二部分設置在該基材表面之該第二部分上。
在一些實施例中，選擇性地去除該p++層之一第二部分以及該第一LED堆疊之該第二部分以曝露該基材表面之一第二部分。也就是說，在該形成該n++層之前(即，在該形成該p++層與該形成該n++層之間)，選擇性地去除該第一LED堆疊之該第二部分及該p++層之該第二部分。
也就是說，根據該第一態樣之一些實施例，該方法包含：(a)在一基材之一基材表面上形成一第一LED堆疊，該第一LED堆疊包含複數個三族氮化物層，該複數個三族氮化物層界定經組配來輸出具有一第一波長的光的一半導體接面，其中該半導體接面之一n型側朝向該基材表面定向；(b)在該第一LED堆疊上形成一p++層，該p++層包含一三族氮化物；(c)選擇性地去除該第一LED堆疊及該p++層之一部分以界定：該LED陣列之在其中設置有該第一LED堆疊之一第一部分及該p++層之一第一部分的一第一部分，及該LED陣列之在其中選擇性地去除該第一LED堆疊及該p++層的一第二部分； (d)在該LED陣列之該第一部分及該第二部分上方形成一n++層以覆蓋該p++層，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物；(e)在該n++層上形成一第二LED堆疊，該第二LED堆疊包含複數個三族氮化物層，該複數個三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一半導體接面，其中該半導體接面之一n型側最靠近該n++層設置；及(f)從該LED陣列之該第一部分選擇性地去除該第二LED堆疊之一部分以便界定：該LED陣列之在其中選擇性地去除該第二LED堆疊的一第一部分，該第一部分包含：該第一LED堆疊之一第一部分；該p++層之一第一部分；及該n++層之一第一部分，使得一隧道接面設置在該第一LED堆疊之該第一部分上；及該LED陣列之一第二部分，該第二部分包含：該n++層之一第二部分；及該第二LED結構之設置在該n++層之該第二部分上的一第一部分。
在一些實施例中，該方法可進一步包含選擇性地去除該LED陣列之介於該LED陣列之該第一部分與該第二部分之間的區域中的該第一LED堆疊及該第二LED堆疊之一部分。例如，該方法可包含： (f)選擇性地去除該第一LED堆疊及該第二LED堆疊之一部分以曝露該第一LED堆疊及該第二LED堆疊之側壁表面，以便在該LED陣列之該第一部分與該LED陣列之該第二部分之間界定一溝槽；及(g)將一鈍化層沉積在該溝槽中以覆蓋該第一LED堆疊及該第二LED堆疊之該等側壁表面。
由此，本揭露之實施例可提供一種用於形成具有不同原生LED的LED陣列之方法。
在一些實施例中，複數個第一LED堆疊形成在該基材之各別第一部分上的該基材表面上(即，該LED陣列之在其中選擇性地去除該第二LED堆疊的複數個第一部分)。在一些實施例中，複數個溝槽形成在該第一LED堆疊與該第二LED堆疊之間，從而覆蓋該基材表面之複數個第二部分。也就是說，在一些實施例中，根據該第一態樣之該方法可提供LED陣列，該LED陣列包含經組配來輸出具有該第一波長的光的複數個LED及經組配來輸出具有該第二波長的光的複數個LED。
在一些實施例中，該第一LED堆疊藉由一製程在第一溫度下形成，且該第二LED堆疊藉由一製程在低於該第一溫度之第二溫度下形成。因此，根據該第一態樣之該方法可考慮用於形成該第一LED堆疊及該第二LED堆疊的製程溫度之差。由此，該第一LED堆疊一旦形成就經受該更低製程溫度以用於形成該第二LED堆疊，由此減少或消除與該製程溫度相關聯的任何熱誘導效應。例如，形成 該第一LED堆疊之該步驟可包括以下一或多個步驟：形成量子阱層(形成該有源層之一部分)。由此，用於形成該第一LED堆疊的該第一溫度可為用於形成該有源層(或該有源層之量子阱層)的第一溫度。用於形成該第二LED堆疊的該第二溫度可為用於形成該第二有源層或該第二有源層之量子阱層的第二溫度。該第二溫度將為比該第一溫度更低的溫度。
在一些實施例中，該第二波長比該第一波長更長。也就是說，根據本揭露之該方法可首先形成該較短波長LED且隨後形成較長波長LED。較短波長LED可具有比較長波長LED更高的製程溫度(即，用於該第一LED堆疊的該製程溫度可高於用於該第二LED堆疊的該製程溫度)。
根據本揭露之一些實施例，該方法包含在執行任何選擇性去除步驟之前形成該第一LED堆疊及該第二LED堆疊。重要地，在任何圖案化(選擇性去除)步驟之前該第一LED堆疊及該第二LED堆疊可作為連續層形成在基材上。由此，該第一LED堆疊及該第二LED堆疊的該形成可與該LED陣列之該幾何形狀無關。
因此，在該第一態樣之一些實施例中，該LED陣列之該第二部分進一步包含：該p++層之在其上設置有該n++層之該第二部分的一第二部分；及該第一LED堆疊之在其上設置有該p++層之該第二部分的一第二部分。
由此，選擇性地去除該第一堆疊中的一些及該第二LED堆疊中的一些之該步驟包含：第一選擇性去除步驟，該第一選擇性去除步驟包含：選擇性地掩蔽該第二LED堆疊之該第二部分；及選擇性地去除該第二LED堆疊之未掩蔽部分，其中該選擇性去除步驟在該n++層上終止；及一第二選擇性去除步驟，該第二選擇性去除步驟包含：選擇性地掩蔽該LED陣列之該第一部分及該第二部分；及選擇性地去除該LED陣列之未掩蔽部分。
例如，根據該第一態樣之方法可包含：(a)在一基材之一基材表面上形成一第一LED堆疊，該第一LED堆疊包含複數個三族氮化物層，該複數個三族氮化物層界定經組配來輸出具有一第一波長的光的一半導體接面，其中該半導體接面之一n型側朝向該基材表面定向；(b)在該第一LED堆疊上形成一p++層，該p++層包含一三族氮化物；(c)在該基材上方形成一n++層以覆蓋該p++層，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物；(d)在該n++層上形成一第二LED堆疊，該第二LED堆疊包含複數個三族氮化物層，該複數個三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一半導體接面，其中該半導體接面之一n型側最靠近該n++層設置， (e)選擇性地去除該基材上的該第一LED堆疊之一部分及該第二LED堆疊之一部分以便界定：該LED陣列之在其中選擇性地去除該第二LED堆疊的一第一部分，該第一部分包含：該第一LED堆疊之一第一部分；該p++層之一第一部分；及該n++層之一第一部分，使得一隧道接面設置在該第一LED堆疊之該第一部分上；及該LED陣列之一第二部分，該第二部分包含：該第一LED堆疊之一第二部分；該p++層之一第二部分該n++層之一第二部分；及該第二LED結構之設置在該n++層之該第二部分上的一第一部分。
在一些實施例中，該LED陣列之該第一部分及該第二部分可藉由以下方式彼此隔離：選擇性地去除該第二LED堆疊、該p++層、該n++層及該第一LED堆疊之包圍該LED陣列之該第一部分及該第二部分的部分。
根據本揭露之第二態樣，提供一種發光二極管(LED)陣列前驅物。該LED陣列前驅物包含一基材、一第一LED堆疊、一p++層、一n++層及一第二LED堆疊。該基材具有一基材表面。該第一LED堆疊設置在該基材表面之一第一部分上，該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具 有第一波長的光的一第一半導體接面，其中該第一半導體接面之n型側朝向該基材表面定向。該p++層設置在該第一LED堆疊上，該p++層包含一三族氮化物。該n++層具有覆蓋該第一LED堆疊之該p++層(例如，該第一LED堆疊之該p++層之一第一部分)的一第一部分及覆蓋該基材表面之一第二部分的一第二部分，其中隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物。該第二LED堆疊設置在該n++層之覆蓋該基材表面之該第二部分的該第二部分上，該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之n型側朝向該n++層設置。
在一些實施例中，該n++層之該第二部分設置在該p++層之一第二部分上，且該p++層之該第二部分設置在該第一LED堆疊之一第二部分上，該第一LED堆疊設置在該基材表面上。
將瞭解，該第二態樣之該LED陣列前驅物可藉由根據本揭露之該第一態樣之該方法提供。因此，針對該第一態樣陳述之任選特徵亦可應用於該第二態樣之該LED陣列前驅物。
按照LED陣列前驅物中的術語「前驅物」，應指出，所描述的LED陣列前驅物既未必包括用於每個LED以便允許發射光的電觸頭亦未必包含相關聯電路。當然，該 第一態樣及該第二態樣之該LED陣列前驅物及形成該LED陣列前驅物之方法不排除另外的電觸頭及相關聯電路之增加。由此，本揭露中之術語前驅物旨在包括最終產品(即，LED陣列等)。
10:基材
10a:基材之一部分
11:基材表面
12a:發光表面
12b:發光表面
13a:凸透鏡結構
13b:凸透鏡結構
20:第一LED堆疊
20a:第一LED堆疊之第一部分
20c:n++層之接觸部分
21:第一有源層
22:第一p型半導化層/第一有源層
23:第一n型半導化層
24:第一電子阻擋層
25:第一應變鬆弛層
30:p++層
30a:p++層之第一部分
30b:p++層之第二部分
30c:隧道接面之接觸部分
40:n++層
40a:n++層之第一部分
40b:n++層之第二部分
40c:隧道接面之接觸部分
50:第二LED堆疊
50b:第二LED結構之第二部分
51:第二有源層
52:第二p型半導化層
53:第二n型半導化層
54:第二電子阻擋層
60:鈍化層
71:接觸通孔
72:接觸通孔
73:接觸通孔
74:接觸通孔
75:接觸通孔
76:接觸通孔
100:背板電子基材
110:間隙填充接觸層
120:絕緣墊片
201:GaN基材
202:藍光有源區域
203:SiO2光罩層
204:綠光有源區域
A:LED陣列之第一部分
A1:第一LED
B:LED陣列之第二部分
B1:第二LED
C:LED陣列之過渡部分
現在將關於以下非限制性圖式描述本揭露。當結合圖式考慮時參考詳細描述將明白本揭露之另外的優點，在圖式中：-第1a圖及第1b圖示出藉由本領域已知的SAG形成LED陣列前驅物之方法的圖；-第2圖示出根據本揭露之第一實施例之方法之中間步驟的圖；-第3圖示出根據本揭露之第一實施例之方法之中間步驟的圖，其中隧道接面及第二LED堆疊形成在第2圖之中間結構上方；-第4圖示出根據本揭露之實施例之LED陣列前驅物的圖；-第5圖示出根據本揭露之實施例之LED陣列的圖；-第6圖示出根據本揭露之第二實施例之方法之中間步驟的圖；-第7圖示出根據第二實施例之方法之中間步驟的圖，其中第一LED堆疊、隧道接面及第二LED堆疊形成在基材上； -第8圖示出根據第二實施例之方法的中間步驟的圖，其中第二LED堆疊被圖案化；-第9圖示出根據本揭露之實施例之LED陣列前驅物的圖；-第10圖示出包括鈍化層之LED陣列前驅物的圖；-第11圖示出包括鈍化層及複數個接觸通孔之LED陣列前驅物的圖；-第12圖示出包括間隙填充觸頭之LED陣列前驅物的圖；-第13圖示出包括間隙填充觸頭及絕緣墊片之LED陣列前驅物的圖；-第14圖示出根據本揭露之實施例之LED陣列的圖；-第15圖示出其中提供應變鬆弛層之方法之中間步驟的圖；-第16圖示出根據其中提供應變鬆弛層之方法的另一個中間步驟的圖。
根據本揭露之第一實施例，提供一種用於形成LED陣列前驅物之方法。參考第2圖至第4圖在下文中描述第一實施例之方法。
如第2圖所示，提供基材10。基材10包含三族氮化物。例如，在第1圖之實施例中，基材10包含GaN層。 基材10可為n型摻雜三族氮化物。在第1圖之實施例中，基材10包含n型摻雜GaN。n型摻雜劑可為用於三族氮化物之任何合適的n型摻雜劑，例如，Si或Ge。基材10可為摻雜有約1017-1019cm-3之給體密度的n型。
在一些實施例中，基材10可為單層GaN。在其他實施例中，基材10可包含設置在支撐晶片上的包含三族氮化物之層。例如，在一些實施例中，基材10可包含設置在Si、SiC或藍寶石晶片上的一或多個三族氮化物層。
接下來，第一LED堆疊20形成在基材10之表面上。第一LED堆疊20可跨基材表面11之大量部分(例如，整個表面)形成。第一LED堆疊20包含複數個層。第一LED堆疊20之該等層中的每一者可形成為實質上連續層。由此，第一LED堆疊20可作為實質上連續堆疊形成在基材表面11上。
第一LED堆疊20包含複數個三族氮化物層，使得第一LED堆疊形成經組配來輸出具有第一波長的光的半導體接面。如本領域已知，半導體接面可為具有p型側及n型側之二極管。因此，第一LED堆疊之複數個層配置在彼此之頂部上以界定半導體接面。
在第2圖之實施例中，第一LED堆疊20包含第一有源層21及第一p型半導體層22。
在一些實施例中，第一LED堆疊亦可包含以下中之一者或多者：第一n型半導體層23及第一電子阻擋層24。
如第2圖所示，第一有源層21可形成在基材表面11上。第一有源層21經組配來生成第一波長的光作為第一LED堆疊之一部分。
在第2圖之實施例中，第一有源層21可包含一或多個量子阱層(未示出)。由此，第一有源層21可為多量子阱層。第一有源層21內的量子阱層可包含三族氮化物半導體，較佳地包括In的三族氮化物合金。例如，在第1圖之實施例中，第一有源層21可包含GaN及InXGa1-XN之交替層，其中0<X
Figure 109125969-A0305-02-0024-6
1。具體地，在一些實施例中，第一有源層21可包含InXGa1-XN層，其中0<X
Figure 109125969-A0305-02-0024-8
0.2。由此，在一些實施例中，LED之第一有源層21可經組配來輸出具有至少380nm且不大於490nm之波長的光。量子阱層之厚度及In含量(X)可經控制以便控制由第一有源層21生成的光之波長。第一有源層21可形成為覆蓋基材表面11之大量部分(例如，全部)的連續層。第一有源層21可使用任何合適的製程進行沉積以用於製造三族氮化物薄膜，該任何合適的製程例如金屬有機化學氣相沉積(Metal Organic Chemical Vapour Deposition；MOCVD)或分子束外延(Molecular Beam Epitaxy；MBE)。
在一些實施例中，第一LED堆疊20可包含設置在第一有源層21與基材10之間的第一應變鬆弛層25。以下參考第15圖及第16圖更詳細地論述應變鬆弛層。
在一些實施例中，在形成第一有源層21之前，第一n型半導體層23可沉積在基材表面11上。第一n型半導體 層23可包含三族氮化物。第一n型半導體層23可摻雜有合適的電子給體，例如，Si或Ge。第一n型半導體層23可形成為覆蓋基材表面11之大量部分(例如，全部)的連續層。第一n型半導體層23可改進到第一LED之第一有源層21中的電荷載子注入。
第一LED堆疊20之另外的層接著可在第一有源層21之與基材表面11相背對的一側上沉積在第一有源層21上。
在一些實施例中，第一電子阻擋層24設置在有源層21上。第一電子阻擋層24設置在第一有源層21之與第一有源層21之基材10設置在其上的一側相背對的一側上。第一電子阻擋層24包含三族氮化物。第一電子阻擋層24可形成為覆蓋有源層21之曝露表面之大量部分(例如，全部)的連續層。第一電子阻擋層24經組配來減少從第一有源層21進入第一LED堆疊之第一p型半導體層22中的電子流。例如，在一些實施例中，第一電子阻擋層24可包含AlxGa1-xN。合適的電子阻擋層之另外的細節可在至少APPLIED PHYSICS LETTERS 103,061104(2013)中發現。
如第2圖所示，第一p型半導體層22設置在第一有源層21上方。第一p型半導體層21設置在第一有源層21之與第一有源層21之基材10設置在其上的一側相背對的一側上。第一p型半導體層22包含三族氮化物。第一p型半導體層22摻雜有合適的電子受體，例如，Mg。第一p型半導 體層22可具有約1019-1021cm-3之受體密度(NA)。第一p型半導體層22可形成為覆蓋第一有源層22(或第一電子阻擋層24(如果存在的話))之曝露表面之大量部分(例如，全部)的連續層。
在一些實施例中，第一LED堆疊層20之該等層中的每一者可使用任何合適的程序進行沉積以用於製造三族氮化物薄膜，該任何合適的製程例如金屬有機化學氣相沉積(Metal Organic Chemical Vapour Deposition；MOCVD)或分子束外延(Molecular Beam Epitaxy；MBE)。
第一LED堆疊20形成在基材10上提供LED陣列之有待在其中形成第一LED的第一部分(A)。第一LED可輸出具有第一波長的光。
在形成第一LED堆疊20之後，p++層30形成在第一LED堆疊20上。p++層30包含三族氮化物。p++層30係三族氮化物，三族氮化物在一些實施例中可為實質上簡並p型半導體。例如，p++層30可摻雜有具有至少1020cm-3之受體密度NA的任何合適的受體。例如，在第2圖之實施例中，p++層包含GaN，GaN摻雜有具有約3 x 1020cm-3之受體密度的Mg。因此，p++層30可具有至少1019cm-3之電荷載子密度。p++層30經提供來形成隧道接面之一個部分。藉由在第一LED堆疊上方形成隧道接面，Mg摻雜的層(即，p型半導體層22及p++層30)可能不會實質 上曝露於蝕刻劑，這繼而可能會影響Mg摻雜的層之導電性。
如第2圖所示，在形成p++層30之後，選擇性地去除p++層及第一LED堆疊20之一部分。
例如，在第2圖中，選擇性去除步驟由蝕刻製程提供。在蝕刻製程中，第一光罩層(未示出)可沉積在p++層30之曝露表面上。第一光罩層經組配來掩蔽第一LED堆疊20及p++層之旨在形成LED陣列前驅物之第一部分(A)的部分。第一光罩層可界定一或多個孔，該一或多個孔旨在界定LED陣列之至少第二部分(B)。接著可使用蝕刻劑選擇性地去除第一LED堆疊20及p++層30之由光罩層之孔曝露的一部分。如第2圖所示，蝕刻劑可蝕刻掉位於基材10的p++層30及第一LED堆疊20之一部分。如第1圖所示，蝕刻劑可部分地蝕刻到基材10之厚度中以確保第一LED堆疊20之層被去除。第一光罩層接著可從p++層30被去除。
光罩層可使用本領域中的任何已知方法來提供。例如，光罩層可使用光刻方法來提供。
如第2圖所示，選擇性去除步驟可在LED陣列之第二部分B處曝露基材10。基材10之在LED陣列之第二部分B中的曝露表面可實質上平行於基材11之表面及第一LED堆疊20之該等層中的每一者。
選擇性去除步驟經提供以便形成LED陣列之第二LED B1有待設置在其中的第二部分B。第二LED B1由 第二LED堆疊50形成。第二LED B1可已輸出具有與第一LED堆疊20不同的(第二)波長的光。
儘管在第2圖中，第一LED堆疊20及p++層30之僅一部分示出為被去除，但將瞭解，在其他實施例中，複數個部分可被選擇性地去除。由此，LED陣列前驅物可包含第二LED有待設置在其中的複數個第二部分B。
在選擇性去除步驟之後，複數個層形成在LED陣列之第一部分A及第二部分B上方。第3圖示出在所述複數個層在第2圖之結構上方形成之後形成的中間結構之實例。
因此，如第3圖所示，n++層40及第二LED堆疊50形成在第2圖之中間結構上方。
n++層40首先形成在p++層30之表面上。n++層40包含三族氮化物。例如，n++層可摻雜有具有至少1019cm-3之給體密度ND的任何合適的電子給體。例如，在第3圖之實施例中，n++層40包含摻雜有具有約3 x 1019cm-3之給體密度的Si的GaN。因此，n++層40可具有至少1019cm-3之電荷載子密度。n++層40經提供來結合該n++層40設置在其上的p++層30形成隧道接面。藉由在第一LED堆疊上方形成隧道接面，Mg摻雜的層(即，p型半導體層22及p++層30)受到保護免受任何後續蝕刻步驟。藉由形成隧道接面，仍有可能穿過隧道接面與第一LED堆疊20之有源層21進行電接觸。因此，在第一LED堆疊20上提供隧道接面使另外的LED堆疊(即，第二LED堆疊50)能夠在基材 10上形成且圖案化，而不會破壞第一LED堆疊20之電性質。
如第3圖所示，隧道接面形成在LED陣列之第一部分A上方。隧道接面不會形成在LED陣列之第二部分B上，原因係由於先前選擇性去除步驟而不存在p++層30。
如第3圖所示，n++層40跨基材表面11形成實質上連續層。在LED陣列之第一部分A與第二部分B之間的過渡部分C處，n++層40可相對於表面傾斜。LED陣列之此等過渡部分C可在後續製程步驟中被去除。
在一些實施例中，n++層40可包含蝕刻停止子層(未示出)。蝕刻停止子層包含三族氮化物。蝕刻停止子層經組配來提供n++層40之子層，子層比n++層40之其他材料更耐受蝕刻。由此，蝕刻停止層可提供可在其上終止選擇性去除製程的表面。在一些實施例中，蝕刻停止層可包含AlZGa1-ZN，其中0<Z
Figure 109125969-A0305-02-0029-9
1。合適的蝕刻停止子層之另外的細節可在至少Jpn.J.Appl.Phys.第42卷(2003)第L 1139-L 1141頁中發現。
例如，在一些實施例中，n++層40可包含設置在n++子層之間的蝕刻停止子層。n++子層可具有與以上所描述的n++層40實質上相同的組成物。
在一些實施例中，在形成n++層之前，p++層可經受一或多個表面處理製程。例如，在形成n++層之前，p++層可經受退火步驟。退火步驟可經提供來增加p++層中的受體離子(例如，Mg離子)之激活。p++層可經受表面 處理製程，其中p++層曝露於BHF。BHF處理可中和在p++層之有待在其上形成n++層之表面附近形成的受體離子之濃度。藉由向p++層應用一或多個表面處理製程，可減少在n++層與p++層之間形成的隧道接面之電阻。由此，p++層及n++層之沉積可在由場外表面處理步驟分離的兩個不同沉積步驟中發生。此種方法可減少或防止受體離子(例如，Mg)從p++層擴散到n++層。合適的表面處理製程之另外的細節可在至少SeungGeun Lee等人的2018 Appl.Phys.Express 11 062703中發現。
在形成n++層40之後，第二LED堆疊50可設置在n++層40上。在第3圖中，第二LED堆疊50設置在n++層40之與n++層40之p++層30設置在其上的一側相背對的一側上。第二LED堆疊50可跨n++層40之大量部分(例如，整個n++層40)形成。第二LED堆疊50包含複數個層。第二LED堆疊50之該等層中的每一者可形成為實質上連續的層。由此，第二LED堆疊50可形成為實質上連續的堆疊。
第二LED堆疊50包含複數個三族氮化物層，使得第二LED堆疊50形成經組配來輸出具有第二波長的光的半導體接面。如本領域已知，半導體接面可為具有p型側及n型側之二極管。因此，第二LED堆疊50之複數個層配置在彼此之頂部上以界定半導體接面。第二LED堆疊50之n型側朝向基材10設置，並且第二LED堆疊50之p型側在相 背對側上。由此，第二LED堆疊界定與第一LED堆疊20之半導體接面具有相同取向的半導體接面。
在第3圖之實施例中，第二LED堆疊50包含第二有源層51及第二p型半導體層52。
在一些實施例中，第二LED堆疊50亦可包含以下中的一者或多者：第二n型半導體層53及第二電子阻擋層54。由此，第二LED堆疊可與第一LED堆疊10具有類似的結構。
如第3圖所示，第二有源層51可形成在n++層40之曝露表面上。第二有源層51經組配來生成第二波長的光作為第二LED堆疊之一部分。
在第3圖之實施例中，第二有源層51可包含一或多個量子阱層(未示出)。由此，第二有源層51可為多量子阱層。第二有源層51內的量子阱層可包含三族氮化物半導體，較佳地包括In的三族氮化物合金。由此，第二有源層51可與第一LED堆疊20之第一有源層21具有類似的一般結構。例如，在第3圖之實施例中，第二有源層21可包含GaN及InX2Ga1-X2N之交替層，其中0<X2
Figure 109125969-A0305-02-0031-10
1。具體地，在一些實施例中，第二有源層可經設置成使得第二波長比第一波長更長。因此，在一些實施例中，第二有源層可包含InX2Ga1-X2N層，其中所述層之In含量(X2)大於第一有源層21之各別層之In含量(X1)。例如，在一些實施例中，第二有源層可包含InX2Ga1-X2N層，其中0<X2
Figure 109125969-A0305-02-0031-11
0.5或0.2
Figure 109125969-A0305-02-0031-13
X2
Figure 109125969-A0305-02-0031-14
0.5。
由此，第二有源層51經組配來輸出具有至少490nm之波長的光。在一些實施例中，第二有源層51可經組配來輸出具有在510nm至580nm範圍內的波長的實質上綠色光。量子阱層之厚度及In含量(X2)可經控制以便控制由第二有源層51生成的光之波長。第二有源層51可形成為覆蓋大量部分(例如，全部)n++層40的連續層。第二有源層51可使用任何合適的製程進行沉積以用於製造三族氮化物薄膜，該任何合適的製程例如金屬有機化學氣相沉積(Metal Organic Chemical Vapour Deposition；MOCVD)或分子束外延(Molecular Beam Epitaxy；MBE)。
在一些實施例中，第二LED堆疊50可包含第二應變鬆弛層55。在下文參考第15圖及第16圖提供第一應變鬆弛層25及第二應變鬆弛層55之進一步的論述。
在一些實施例中，在形成第二有源層51之前，第二n型半導體層53可沉積在n++層40上。第二n型半導體層53可包含三族氮化物。第二n型半導體層53可摻雜有合適的電子給體，例如，Si或Ge。第二n型半導體層53可形成為覆蓋n+層40之大量部分(例如，全部)的連續層。第二n型半導體層53可改進到LED前驅物之第二有源層51中的電荷載子注入。
第二LED堆疊50之另外的層接著可沉積在有源層51之與n++層40相背對的一側上的第二有源層51上。
類似於第一LED堆疊，在一些實施例中，第二電子阻擋層54可設置在第二有源層51上。電子阻擋層54可設置在第二有源層51之與第二有源層51之n++層40設置在其上的一側相背對的一側上。第二電子阻擋層54可以與第一電子阻擋層24類似的方式設置。
如第3圖所示，第二p型半導體層52設置在第二有源層51上方。第二p型半導體層51設置在第二有源層51之與有源層51之n++層40設置在其上的一側相背對的一側上。第二p型半導體層52可以與如以上所論述的第一p型半導體層22類似的方式設置。
在一些實施例中，第二LED堆疊層50之該等層中的每一者可使用任何合適的製程進行沉積以用於製造三族氮化物薄膜，該任何合適的製程例如金屬有機化學氣相沉積(Metal Organic Chemical Vapour Deposition；MOCVD)或分子束外延(Molecular Beam Epitaxy；MBE)。
在形成第二LED堆疊50之後，第二LED堆疊50可被圖案化以便界定LED陣列之第一部分A及第二部分B。
根據本揭露之第一實施例，可選擇性地去除第二LED堆疊50之形成在LED陣列之第一部分A上的第一部分，而保留(即，不會選擇性地去除)第二LED堆疊50之形成在LED陣列之第二部分B上的第二部分。第二LED堆疊50之第一部分可由類似於以上所描述的用於使第一LED堆疊20圖案化的製程的蝕刻製程選擇性地去除。重要地， 選擇性地去除第二LED堆疊之製程可在設置於第二LED堆疊下方的n++層40上終止。因此，可執行例如藉由蝕刻來選擇性地去除第二LED堆疊50，而不會破壞第一LED堆疊20(具體地第一LED堆疊20中的任何Mg摻雜的(即，p型)層)之電性質。
第4圖示出藉由以上方法形成的LED陣列前驅物之實例。如第4圖所示，LED陣列前驅物包含LED陣列之在其中選擇性地去除第二LED堆疊50的第一部分A。LED陣列之第一部分A包含第一LED堆疊之第一部分20a、p++層之第一部分30a及n++層之第一部分40a，使得隧道接面設置在第一LED堆疊之第一部分上。LED陣列前驅物亦包含有包含n++層之第二部分40b之第二部分B及第二LED堆疊之設置在n++層之第二部分40b上的第一部分50b。
因此，形成LED陣列前驅物之方法可提供具有用於形成具有不同波長的LED的相異區域的陣列。由此，藉由第一實施例之方法形成的LED陣列前驅物具有在其中可形成具有第一波長(例如，藍光)之一或多個LED的第一部分。LED陣列前驅物亦具有在其中可形成具有第二波長(例如，綠色或紅色)之LED的一或多個第二部分。
如第4圖所示，LED陣列前驅物可經進一步處理以使第一LED陣列部分及第二LED陣列部分彼此分離。因此，方法可進一步包含：藉由選擇性地去除第一LED堆疊及第二LED堆疊之層以曝露第一LED堆疊及第二LED堆疊之側壁表面，在LED陣列之第一部分與LED陣列之第二 部分之間形成溝槽。由此，LED陣列之第一部分A與第二部分B之間的過渡部分C可藉由選擇性去除製程(例如，蝕刻製程)被去除。
LED陣列1可經受另外的製程步驟以便提供LED陣列。由第4圖之LED前驅物形成的LED陣列之一個實例在第5圖中示出。
在第5圖之實施例中，LED陣列前驅物之第一部分A已經處理以提供第一LED A1，且LED陣列前驅物之第二部分已經處理以提供第二LED B1。
第5圖之第一LED及第二LED已藉由在LED陣列之第一部分A及第二部分B上方沉積鈍化層60而形成。鈍化層60可為電絕緣體。鈍化層60可例如包含SiO2。
包含金屬之接觸通孔71、72、73、74、75、76已穿過鈍化層60形成以與每個LED之各別p側及n側提供合適的電接觸。第一接觸通孔71、72、73、74中的每一者可經組配來與半導體接面之n型側進行接觸。例如，第一接觸通孔71、72、73、74中的每一者係陰極觸頭且可包含Ti、Al或Ti及Al金屬堆疊Ti/Al。第二接觸通孔75經提供來與第一LED A1之p側進行電接觸。由於第一LED A1中的隧道接面的存在，因此第二接觸通孔與n++層40進行直接電接觸且係用於LED A1之陽極觸頭。因此，第二接觸通孔75可包含Ti、Al或Ti及Al金屬堆疊。在一些實施例中，第二接觸通孔75可在與第一接觸通孔71、72、73、74相同的沉積步驟中形成。第三接觸通孔76經提供來 與第二LED B1之p側進行電接觸。由於第二LED B1中不存在隧道接面，因此第三接觸通孔76與第二p型半導體層52進行直接電接觸。因此，第三接觸通孔可包含合適的金屬以與p型GaN(諸如Ni/Ag)形成歐姆接觸。
如第5圖所示，第4圖之LED陣列前驅物可隨後結合到背板電子基材100。背板電子基材100可包含接觸表面及控制電子設備，該等控制電子設備經組配來向第一LED A1及第二LED B1提供電力。間隙填充接觸層110可沉積在LED陣列前驅物上方以便在接觸通孔71、72、73、74、75、76與背板電子基材100之間提供電接觸。
如第5圖所示，基材10亦可經受另外的選擇性去除步驟以便使基材10之發光表面12a、12b圖案化。發光表面12a、12b可設置在基材10之與第一LED A1及第二LED B1之各別有源層21、51相背對的一側上。基材之發光表面12a、12b可具有藉由選擇性去除在其中形成的一或多個凸透鏡結構13a、13b。如第g圖所示，第一LED A1及第二LED B1中的每一者具有在其中形成的三個凸透鏡結構13a、13b。凸透鏡結構可增加LED之光提取效率。在其他實施例中，發光表面可經成形成使得從發光表面12a、12b發射光子的方向之隨機性增加。例如，在一些實施例中，發光表面之表面粗糙度可增加。因此，LED陣列可根據以上方法提供。
接下來，將描述根據本揭露之第二實施例的形成LED陣列前驅物1之方法。參考第6圖至第9圖描述第二實施例之方法。
如第6圖所示，第一LED堆疊20形成在基材10之基材表面上。基材10及第一LED堆疊20可實質上如以上所描述根據第一實施例之方法而形成。
接下來，p++層30形成在第一LED堆疊上。p++層形成在第一LED堆疊20之與第一LED堆疊20之基材10設置在其上的一側相背對的一側上。p++層30可實質上如以上所描述根據第一實施例之方法而形成。因此，根據第二實施例之方法可形成如第6圖所示的中間結構。在第6圖中，基材10、第一LED堆疊20及p++層30中的每一者經設置為彼此單石化地形成的連續層。
接下來，如第7圖所示，n++層40形成在p++層30上。n++層40形成在p++層30上，使得隧道接面形成在兩個層之間的界面處。n++層40可類似於第一實施例之n++層40。與第一實施例之方法相比，在第二實施例之方法中，在選擇性去除步驟之前n++層40形成在p++層30上。也就是說，n++層40形成在實質上整個p++層30上方，包括分別形成LED陣列之第一部分A及第二部分B的p++層之第一部分30a及p++層之第二部分30b。
如第7圖所示，第二LED堆疊50接著形成在n++層40上。第二LED堆疊50可以與第一實施例之第二LED堆疊50類似的方式形成。與第一實施例之方法相比，在第 二實施例之方法中，在選擇性去除步驟之前第二LED堆疊50形成在n++層40上。因此，可形成第7圖之中間結構。如第7圖所示，形成中間結構的該等層中的每一者經設置為彼此單石化地形成的連續層。
根據第二實施例之方法，第一LED堆疊20及第二LED堆疊50之所有層可形成在基材10上，而無需任何介入圖案化步驟。由此，第二實施例之方法允許形成第一LED堆疊20及第二LED堆疊50之層，而與LED陣列之幾何形狀或佈局無關。重要地，第二LED堆疊50之層可形成在可能尚未經受選擇性去除步驟(例如，蝕刻)之表面上。此種選擇性去除步驟可引入對在其上形成第二LED堆疊的表面的損傷，這繼而可能影響第二LED堆疊50之電性質及/或機械性質。因此，與在形成第二LED堆疊50之前執行選擇性去除步驟相比，第二實施例中的第二LED堆疊50的所得層可形成有改進的電性質。
接下來，使用選擇性去除製程使第7圖之中間結構圖案化。在該方法之第二實施例中，選擇性去除製程初始地去除第二LED堆疊50之一部分，包括第二LED堆疊之第一部分，同時第二LED堆疊之第二部分50b不會被選擇性地去除。選擇性去除步驟可使用如以上所描述的蝕刻製程來執行。如第8圖所示，蝕刻製程可在隧道接面之n++層40上終止。因此，隧道接面之設置允許執行蝕刻製程而不會在包含摻雜Mg的層(例如，p++層30)上終止，同時仍允許穿過隧道接面與第一LED堆疊進行電接觸。在n++層40上 終止選擇性去除製程亦允許與第二LED堆疊之第二部分50b之n側進行電接觸。
選擇性去除步驟提供LED陣列之第二部分B，其中第二LED堆疊之第二部分50b設置在隧道接面(n++層40及p++層30)、第一LED堆疊20及基材10上。第二LED堆疊之第二部分50b相對於圍繞第二LED堆疊50b的隧道接面形成台面結構。也就是說，第二LED堆疊之第二部分50b從由n++層40形成的表面延伸。
第9圖示出藉由第二實施例之方法形成的LED陣列前驅物。在第8圖之形成中間結構之後，結構經歷另外的選擇性去除步驟以界定LED陣列前驅物之第一LED A及第二LED B。
如第9圖所示，執行另外的選擇性去除步驟，其中第一LED堆疊20及隧道接面(n++層40及p++層30)之一部分被選擇性地去除。例如，如第9圖所示，第一LED堆疊20及隧道接面(n++層40及p++層30)之一部分繞著第一LED堆疊20之第一部分及隧道接面被選擇性地去除以便形成第一LED A。因此，根據第二實施例之方法提供LED陣列之在其中選擇性地去除第二LED堆疊的第一部分A，該第一部分A包含第一LED堆疊之第一部分20a、p++層之第一部分30a；及n++層之第一部分40a，使得隧道結設置在第一LED堆疊之第一部分20a上。
第一LED堆疊20及隧道接面之部分亦繞著第二LED堆疊之第二部分50b被選擇性地去除以形成第二LED B。因此，第二實施例之方法提供LED陣列之第二部分B，該第二部分B包含n++層之第二部分40b及第二LED結構之設置在n++層之第二部分40b上的第二部分50b。如第9圖所示，n++層之第二部分40b及第二LED堆疊之第二部分50b設置在p++層之第二部分30b及第一LED堆疊之在其上設置有p++層之第二部分30b的第二部分20b上。
如第9圖所示，選擇性去除製程可保留隧道接面之接觸部分30c、40c及第一LED堆疊之鄰近於LED陣列(第二LED)之第二部分B的接觸部分20c。n++層之接觸部分20c、p++層之接觸部分30c及第一LED堆疊之接觸部分40c可包圍LED陣列之第二部分B。接觸部分20c、30c、40c提供n++層20c之與n++層之第二部分40b進行直接電接觸的表面。因此，n++層40b、40c允許與第二LED堆疊50b之半導體接面之n側進行電接觸。第二p型半導體層之第二部分可用於與第二LED堆疊50b之半導體接面之p側進行電接觸。
第10圖及第11圖示出LED陣列前驅物1之另外的製程步驟，該等另外的處理步驟可在本揭露之一些實施例中經執行以便形成通向陣列之LED A、LED B的一或多個接觸通孔。
類似於第5圖之LED，第10圖中的LED陣列前驅物藉由在LED陣列之第一部分A及第二部分B上方形成鈍化層60而經進一步加工。如第10圖所示，鈍化層60亦覆蓋 LED陣列之接觸部分C。鈍化層60可為電絕緣體。鈍化層60可例如包含SiO2。
包含金屬之接觸通孔71、72、73、74、75、76已穿過鈍化層60形成以與每個LED之各別p側及n側提供合適的電接觸。例如，如第10圖所示，第一接觸通孔73、74經提供來經由基材10與第一LED A1之n側進行接觸。第一接觸通孔73、74中的每一者可經組配來與半導體接面之n型側進行接觸。例如，第一接觸通孔73、74中的每一者可包含鋁(Al)或包含Ti層及Al層之雙層電觸頭。第二接觸通孔75經提供來與第一LED A1之p側進行電接觸。由於在第一LED A1中存在隧道接面，因此第二接觸通孔75與n++層40進行直接電接觸。因此，第二接觸通孔可包含合適的金屬，該合適的金屬經組配來與n++層40形成歐姆接觸，例如，形成包含Ti及/或Al層的第二接觸通孔75。第三接觸通孔76經提供來與第二LED B1之p側進行電接觸。由於在第二LED B1中不存在隧道接面，因此第三接觸通孔76與第二p型半導體層52進行直接電接觸。因此，第三接觸通孔76可經組配來與p型層形成歐姆接觸。例如，第三接觸通孔76可為雙層電觸頭，該雙層電觸頭包含Ni層及Au層；Ni層及Ag層。在一些實施例中，第三觸頭76可包含銦錫氧化物層。第四接觸通孔71、72經提供來經由隧道接面之n++層40與第二LED B1之n側進行接觸。由此，第四接觸通孔71、72中的每一者可經組配來與半導 體接面之n型側進行接觸。例如，第一接觸通孔71、72中的每一者可包含Al或包含Ti層及Al層之雙層電觸頭。
在一些實施例中，在形成接觸通孔之後，LED陣列前驅物可結合到背板電子基材100。第12圖至第14圖示出形成併入背板電子基材100的LED陣列的圖。
在第12圖中，間隙填充接觸層110形成在LED陣列前驅物上方。例如，在第12圖中，間隙填充接觸層設置在包括第11圖之接觸通孔的LED陣列前驅物上方。間隙填充接觸層包含Al、Cu或Au。間隙填充接觸層可藉由熱蒸發或電子束蒸發進行沉積。上表面可隨後由化學機械拋光製程扁平化(平面化)。另選地，Cu間隙填充觸頭亦可以柱形式直接電鍍。
在第13圖中，間隙填充接觸層之一部分被選擇性地去除且由絕緣墊片120替換。絕緣墊片120經組配來使與每個LED A1、LED B1之p側電觸頭及n側電觸頭彼此電隔離。由此，絕緣墊片可經提供來包圍每個LED之p側觸頭(即，第二接觸通孔75及第三接觸通孔76)。n側觸頭(即，第一接觸通孔及第四接觸通孔71、72、73、74)可具有公共觸頭(公共陰極觸頭)。絕緣墊片可包含電絕緣材料。例如，絕緣墊片可包含與鈍化層60相同的材料。在第13圖之實施例中，絕緣墊片包含SiO2。
在第14圖中，第13圖之LED陣列結合到背板電子基材100。背板電子基材100可包含接觸表面及控制電子設備，該等控制電子設備經組配來向第一LED A1及第二 LED B1提供電力。間隙填充接觸層110可在接觸通孔71、72、73、74、75、76與背板電子基材100之間提供電接觸。
如第14圖所示，基材10亦可經受另外的選擇性去除步驟以便使基材10之發光表面12a、12b圖案化。發光表面12a、12b可設置在基材10之與第一LED A1及第二LED B1之各別有源層21、51相背對的一側上。基材之發光表面12a、12b可具有藉由選擇性去除在其中形成的一或多個凸透鏡結構13a、13b。如第14圖所示，第一LED A1及第二LED B1中的每一者具有在其中形成的三個凸透鏡結構13a、13b。凸透鏡結構可增加LED之光提取效率。
在第14圖之實施例中，基材10亦可經受選擇性去除步驟以使基材之第一LED A1設置在其上的部分10a與基材之第二LED B1設置在其上的部分10b分離。
在本揭露之一些實施例中，第一有源層22及/或第二有源層52可形成在各別第一應變鬆弛層25或第二應變鬆弛層55上。由此，第一應變鬆弛層可設置在第一有源層22與基材10之間。第二應變鬆弛層55可設置在第二有源層52與n++層40之間。第一應變鬆弛層25可形成為第一LED堆疊20之一部分。第二應變鬆弛層可形成為第二LED堆疊50之一部分。應變鬆弛層22、52可經提供以便減少有源層22、52之平面內晶格常數與有待在其上形成各別LED堆疊20、50的結構之平面內晶格常數之間的晶格不匹配。 具體地，在有源層經組配來生成相對長波長(例如，波長超過490nm)的光的情況下，可提供應變鬆弛層22、52。
如第15圖所示，第一應變鬆弛層25可形成在基材11之表面上。第一應變鬆弛層25包含三族氮化物。第一應變鬆弛層25包括在第一應變鬆弛層25之與基材10相背對的一側上的第一應變鬆弛表面26。
因此，LED陣列前驅物可根據以上所論述的實施例提供。LED陣列前驅物提供單石化地形成在基材上的複數個原生LED。由此，本揭露之方法提供單石化地在基材10上形成複數個不同顏色的原生LED之方法。
12a:發光表面
13a:凸透鏡結構
20a:第一LED堆疊之第一部分
30a:p++層之第一部分
40a:n++層之第一部分
40b:n++層之第二部分
50:第二LED堆疊
50b:第二LED結構之第二部分
71:接觸通孔
72:接觸通孔
73:接觸通孔
74:接觸通孔
75:接觸通孔
76:接觸通孔
100:背板電子基材
110:間隙填充接觸層
A1:第一LED
B1:第二LED

Claims (24)

  1. 一種形成一LED陣列前驅物之方法，其包含以下步驟：在一基材之一基材表面上形成一第一LED堆疊，該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具有一第一波長的光的一第一半導體接面，其中該半導體接面之一n型側朝向該基材表面定向；在該第一LED堆疊上形成一p++層，該p++層包含一三族氮化物；選擇性地去除該第一LED堆疊之一部分；在該基材上方形成一n++層以覆蓋該p++層，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物，其中該n++層形成在該基材表面上方，使得該n++層之一第一部分覆蓋設置在該基材表面之一第一部分上的該第一LED堆疊之一第一部分，並且該n++層之一第二部分覆蓋該基材表面之一第二部分，在該第二部分上已經選擇性地去除了該第一LED堆疊；在該n++層上形成一第二LED堆疊，該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之一n型側最靠近該n++層設置， 其中該方法進一步包含以下步驟：選擇性地去除該基材表面上的該第二LED堆疊之一部分以便界定：該LED陣列之在其中選擇性地去除該第二LED堆疊的一第一部分，該第一部分包含：該第一LED堆疊之該第一部分；該p++層之一第一部分；及該n++層之該第一部分，使得一隧道接面設置在該第一LED堆疊之該第一部分上；及該LED陣列之一第二部分，該第二部分包含：該n++層之該第二部分；及該第二LED堆疊之設置在該n++層之該第二部分上的一第一部分。
  2. 如請求項1所述之方法，其中該第一LED堆疊之該複數個第一三族氮化物層包含：一第一n型層，該第一n型層設置在該基材表面上；一第一有源層，該第一有源層經組配來生成具有該第一波長的光，設置在該第一n型層上；及一第一p型層，該第一p型層設置在該第一有源層上，且/或該第二LED堆疊之該複數個三族氮化物層包含：一第二n型層，該第二n型層設置在該n++層上； 一第二有源層，該第二有源層經組配來生成具有一第二波長的光，設置在該第二n型層上，其中該第二波長不同於該第一波長；及一第二p型層，該第二p型層設置在該第二有源層上。
  3. 如請求項2所述之方法，其中該第一LED堆疊之該第一有源層包含一第一多量子阱層板，該第一多量子阱層板經組配來輸出該第一波長的光；且該第二LED堆疊之該第二有源層包含一第二多量子阱層板，該第二多量子阱層板經組配來輸出該第二波長的光。
  4. 如請求項3所述之方法，其中該第一多量子阱層板包含GaN及InxGa1-xN之交替層，其中0<X
    Figure 109125969-A0305-02-0049-15
    1；該第二多量子阱層板包含GaN及InYGa1-YN之交替層，其中0<Y
    Figure 109125969-A0305-02-0049-17
    1。
  5. 如請求項2所述之方法，其中該第一LED堆疊包含該第一有源層與該第一p型層之間的一第一電子阻擋層；且/或該第二LED堆疊包含該第二有源層與該第二p型層之間的一第二電子阻擋層。
  6. 如請求項1所述之方法，其進一步包含以下步驟 選擇性地去除該第一LED堆疊及該第二LED堆疊之一部分以曝露該第一LED堆疊及該第二LED堆疊之側壁表面，以便在該LED陣列之該第一部分與該LED陣列之該第二部分之間界定一溝槽；及將一鈍化層沉積在該溝槽中以覆蓋該第一LED堆疊及該第二LED堆疊之該等側壁表面。
  7. 如請求項1所述之方法，其中該第一LED堆疊藉由一製程在一第一溫度下形成；且該第二LED堆疊藉由一製程在低於該第一溫度之一第二溫度下形成。
  8. 如請求項1所述之方法，其中該第二波長比該第一波長更長。
  9. 如請求項1所述之方法，其中選擇性地去除該第一LED堆疊之一部分之該步驟包含以下步驟：在該第一LED堆疊之覆蓋該基材表面之一第二部分的部分上選擇性地沉積一光罩層；及蝕刻該第一LED堆疊之一曝露部分以曝露下方的該基材表面之該第二部分。
  10. 如請求項1所述之方法，其中該第一波長為至少380nm且不大於480nm；且/或該第二波長為至少500nm且不大於580nm。
  11. 如請求項1所述之方法，其中該LED陣列 之每個部分在該基材上具有小於100μm x 100μm之表面尺寸。
  12. 如請求項1所述之方法，其中該n++層具有至少1019cm-3之一電荷載子密度；且/或該p++層具有至少1019cm-3之一電荷載子密度。
  13. 如請求項1所述之方法，其中在該基材上方形成該n++層以覆蓋該p++層之步驟包含以下步驟：在該n++層內形成一蝕刻停止子層，該蝕刻停止子層包含包括Al的一三族氮化物。
  14. 如請求項1所述之方法，其進一步包含以下步驟：在該n++層之覆蓋該第一LED堆疊的該第一部分上形成用於該LED陣列之該第一部分的一第一接觸層，及/或在該第二LED堆疊之該第一部分上形成用於該LED陣列之該第二部分的一第二接觸層。
  15. 如請求項14所述之方法，其中該第一接觸層包含Ti、Al及Mo中的一者或多者；且該第二接觸層包含Ni、Pt、Au及銦錫氧化物(ITO)中的一者或多者。
  16. 如請求項1所述之方法，其中選擇性地去除該p++層之覆蓋該基材表面之該第二 部分的一第二部分以及該第一LED堆疊之該部分以曝露該基材表面之該第二部分。
  17. 如請求項16所述之方法，其中選擇性地去除該第一LED堆疊之該部分以曝露該基材表面之一第二部分是在形成該p++層之前選擇性地去除。
  18. 一種發光二極管(LED)陣列前驅物，其包含：一基材，該基材具有一基材表面；一第一LED堆疊，該第一LED堆疊設置在該基材表面之一第一部分上，該第一LED堆疊包含複數個第一三族氮化物層，該複數個第一三族氮化物層界定經組配來輸出具有一第一波長的光的一第一半導體接面，其中該第一半導體接面之一n型側朝向該基材表面定向；一p++層，該p++層設置在該第一LED堆疊上，該p++層包含一三族氮化物；一n++層，該n++層具有覆蓋該第一LED堆疊之該p++層的一第一部分及直接設置在該基材表面之一第二部分上的一第二部分，其中一隧道接面形成在該n++層與該p++層之間的一界面處，該n++層包含一三族氮化物；及一第二LED堆疊，該第二LED堆疊設置在該n++ 層之覆蓋該基材表面之該第二部分的該第二部分上，該第二LED堆疊包含複數個第二三族氮化物層，該複數個第二三族氮化物層界定經組配來輸出具有不同於該第一波長之一第二波長的光的一第二半導體接面，其中該半導體接面之n型側朝向該n++層設置。
  19. 如請求項18所述之LED陣列前驅物，其中該第一LED堆疊之該複數個第一三族氮化物層包含：一第一n型層，該第一n型層設置在該基材表面上；一第一有源層，該第一有源層經組配來生成具有一第一波長的光，設置在該第一n型層上；及一第一p型層，該第一p型層設置在該第一有源層上；一第二n型層，該第二n型層設置在該n++層上；該第二LED堆疊之該複數個第二三族氮化物層包含：一第二n型層，該第二n型層設置在該n++層上；一第二有源層，該第二有源層經組配來生成具有該第二波長的光，設置在該第二n型層上；及一第二p型層，該第二p型層設置在該第二有源層上。
  20. 如請求項18或請求項19所述之LED陣列前驅物，其中 一溝槽設置在覆蓋該基材表面之該第一部分的該第一LED堆疊與覆蓋該基材之該第二部分的該第二LED堆疊之間，該溝槽由該第一LED堆疊及該第二LED堆疊之側壁表面界定；且一鈍化層設置在該溝槽中以覆蓋該第一LED堆疊及該第二LED堆疊之該等側壁表面。
  21. 如請求項18所述之LED陣列前驅物，其進一步包含：設置在該n++層之覆蓋該第一LED堆疊之該第一部分上的一第一接觸層，及/或設置在該第二LED堆疊上的一第二接觸層。
  22. 如請求項21所述之LED陣列前驅物，其中該第一接觸層包含Ti、Al及Mo中的一者或多者；且該第二接觸層包含Ni、Pt、Au及銦錫氧化物(ITO)中的一者或多者。
  23. 如請求項21或請求項22所述之LED陣列前驅物，其中一第一黏合層設置在覆蓋該第一LED堆疊的該第二n型層與該第一接觸層之間，且/或一第二黏合層設置在所提供的該第二接觸層與該第二LED堆疊之該第二p型層之間。
  24. 如請求項18所述之LED陣列前驅物，其中 該n++層包含在該n++層內的一蝕刻停止子層，該蝕刻停止子層包含包括Al的一三族氮化物。
TW109125969A 2019-08-06 2020-07-31 Led陣列及形成led陣列之方法 TWI755009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1911246.5 2019-08-06
GB1911246.5A GB2586580B (en) 2019-08-06 2019-08-06 LED array and method of forming a LED array

Publications (2)

Publication Number Publication Date
TW202121676A TW202121676A (zh) 2021-06-01
TWI755009B true TWI755009B (zh) 2022-02-11

Family

ID=67990859

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125969A TWI755009B (zh) 2019-08-06 2020-07-31 Led陣列及形成led陣列之方法

Country Status (8)

Country Link
US (1) US20220293673A1 (zh)
EP (1) EP4010934A1 (zh)
JP (1) JP7387871B2 (zh)
KR (1) KR20220038430A (zh)
CN (1) CN114556577A (zh)
GB (1) GB2586580B (zh)
TW (1) TWI755009B (zh)
WO (1) WO2021023532A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170025567A1 (en) * 2015-07-24 2017-01-26 Epistar Corporation Light-emitting device and manufacturing method thereof
US20170213868A1 (en) * 2014-04-01 2017-07-27 Centre National De La Recherche Scientifique Semiconducting pixel, matrix of such pixels, semiconducting structure for the production of such pixels and their methods of fabrication
US20190198709A1 (en) * 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
US5386428A (en) * 1993-11-02 1995-01-31 Xerox Corporation Stacked active region laser array for multicolor emissions
JP3341492B2 (ja) * 1994-09-16 2002-11-05 豊田合成株式会社 ３族窒化物半導体発光素子
JP3620877B2 (ja) * 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH1174566A (ja) * 1997-08-29 1999-03-16 Mitsubishi Materials Corp 多色発光素子
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
CN102057504A (zh) 2008-06-05 2011-05-11 3M创新有限公司 接合有半导体波长转换器的发光二极管
WO2010074987A2 (en) 2008-12-24 2010-07-01 3M Innovative Properties Company Light generating device having double-sided wavelength converter
CN102318088A (zh) 2008-12-24 2012-01-11 3M创新有限公司 制备双面波长转换器和使用所述双面波长转换器的光产生装置的方法
JP5854419B2 (ja) 2011-03-18 2016-02-09 国立大学法人山口大学 多波長発光素子及びその製造方法
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
US9978808B2 (en) 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof
KR102559993B1 (ko) * 2016-05-16 2023-07-26 엘지이노텍 주식회사 반도체 소자
CN107068811B (zh) 2017-03-15 2019-06-18 京东方科技集团股份有限公司 发光二极管装置的制作方法以及发光二极管装置
KR101931798B1 (ko) * 2017-09-19 2018-12-21 주식회사 썬다이오드코리아 다중 터널 정션 구조를 가지는 발광 다이오드
FR3076080B1 (fr) 2017-12-27 2019-11-29 Aledia Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170213868A1 (en) * 2014-04-01 2017-07-27 Centre National De La Recherche Scientifique Semiconducting pixel, matrix of such pixels, semiconducting structure for the production of such pixels and their methods of fabrication
US20170025567A1 (en) * 2015-07-24 2017-01-26 Epistar Corporation Light-emitting device and manufacturing method thereof
US20190198709A1 (en) * 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-color on wafer micro-led enabled by tunnel junctions

Also Published As

Publication number Publication date
CN114556577A (zh) 2022-05-27
TW202121676A (zh) 2021-06-01
JP7387871B2 (ja) 2023-11-28
JP2022543821A (ja) 2022-10-14
US20220293673A1 (en) 2022-09-15
GB2586580A (en) 2021-03-03
WO2021023532A1 (en) 2021-02-11
KR20220038430A (ko) 2022-03-28
GB2586580B (en) 2022-01-12
GB201911246D0 (en) 2019-09-18
EP4010934A1 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
USRE45217E1 (en) Semiconductor light emitting device with transparent electrode having holes
EP4088326B1 (en) High resolution monolithic rgb arrays
US11677061B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
US20230062456A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
KR20230058638A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
US20220020810A1 (en) Multi-colour electroluminescent display device and method for manufacturing such a device
TWI755009B (zh) Led陣列及形成led陣列之方法
TWI829038B (zh) 電壓可控的單片原生ｒｇｂ陣列
US20230378237A1 (en) Led device and method of manufacture
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列
TWI740418B (zh) 發光元件及其製造方法
JP2017050333A (ja) 透明電極構造、化合物半導体発光ダイオード、及び透明電極成膜方法