CN114556577A - Led阵列和形成led阵列的方法 - Google Patents

Led阵列和形成led阵列的方法 Download PDF

Info

Publication number
CN114556577A
CN114556577A CN202080069579.0A CN202080069579A CN114556577A CN 114556577 A CN114556577 A CN 114556577A CN 202080069579 A CN202080069579 A CN 202080069579A CN 114556577 A CN114556577 A CN 114556577A
Authority
CN
China
Prior art keywords
layer
led stack
led
stack
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080069579.0A
Other languages
English (en)
Inventor
A·皮诺斯
于翔
S·阿什顿
J·西普
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN114556577A publication Critical patent/CN114556577A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供一种发光二极管(LED)阵列前体。LED阵列前体包括具有基底表面的基底、第一LED堆、p++层、n++层和第二LED堆。第一LED堆设置在基底表面的第一部分上。第一LED堆包括多个第一III族氮化物层，多个第一III族氮化物层定义第一半导体结，第一半导体结配置为输出具有第一波长的光，其中，第一半导体结的n型侧取向为朝向基底表面。p++层设置在第一LED堆上，p++层包括III族氮化物。n++层具有对第一LED堆的p++层进行覆盖的第一部分和对基底表面的第二部分进行覆盖的第二部分，其中，在n++层和p++层之间的界面处形成隧道结，n++层包括III族氮化物。第二LED堆设置在对基底表面的第二部分进行覆盖的n++层的第二部分上。第二LED堆包括多个第二III族氮化物层，多个第二III族氮化物层定义第二半导体结，第二半导体结配置为输出具有不同于第一波长的第二波长的光，其中，半导体结的n型侧设置为朝向n++层。还提供一种制造LED阵列前体的方法。

Description

LED阵列和形成LED阵列的方法
技术领域
本公开涉及LED阵列和形成LED阵列的方法。特别地，本公开涉及包括III族氮化物的LED阵列。
背景技术
单片微LED(micro-LED)阵列非常适合生产具有小间距的高分辨率显示器，其中，由于良率和产量限制，取放(pick-and-place)制造方法不受欢迎。制造高效的单色(蓝色)GaN单片微LED阵列的技术在本领域是已知的。为了生产全彩的基于微LED的显示器，需要红色和绿色的子像素集成到显示器中。
形成全彩显示器的一种方法是提供包括多个不同LED的LED阵列，每个LED配置为输出一种或例如红、绿和蓝光。如果全色光谱直接由电致发光产生，而不是通过使用颜色转换材料，如荧光粉或量子点，这样的LED阵列通常被称为“本地(native)”LED阵列。
能够通过多重选择性区域生长(selective-area-growth，SAG)沉积步骤形成本地多色LED阵列。该方法是具有挑战性的，因为在SAG步骤中形成的子像素的生长条件受到局部周围的严重影响(即沉积参数是高度取决于几何形状的)。所以，通过SAG形成多个本地LED的生长参数需要根据具体的掩模布局来调整。因此，显示器/LED几何形状中的微小变化可能需要对所有的SAG进行重新校准。例如，GB 1811109.6.中公开了一种SAG工艺，如图1a所示，其中，在GaN基底的第一区域上选择性地形成具有蓝光活性区域的第一LED。然后用SiO2掩模层涂覆具有蓝光活性区域的第一LED。随后，如图1b所示，通过后续的SAG沉积步骤，在GaN基底的第二区域上选择性地形成具有绿光活性区域的第二LED。
LED的SAG制备可能导致对于中到大像素尺寸的单个子像素上的成分不均匀。这反过来会导致宽发射波长，这会降低显示器的颜色纯度。此外，SAG工艺中使用的掩模材料可能会导致活性区域被不需要的杂质污染，例如在US 2004/0129929 A1中记载的那样。因此，图1中的SiO2掩模层可能导致第二LED的污染。
最后，据观察，LED阵列的掩模区域中的p型GaN表面在随后的高温沉积紧随的LED结的期间可能分解，因此损害在更早步骤中沉积的到结的阳极触点。这限制了沉积紧随的LED结的工艺窗口。
本发明的目的是提供一种改进的形成LED阵列的方法，该方法解决了与现有技术方法相关的至少一个问题，或者至少提供一种商业上有用的替代方法。
发明内容
本发明人已经意识到，在形成LED阵列时，最好使用独立于几何形状的沉积工艺。例如，层沉积在基底上并随后图案化(例如，通过刻蚀)的沉积工艺可以被认为是独立于几何形状。然而，本发明人已经意识到与图案化III族氮化物LED阵列相关的一个问题是，终止在p型半导体III族氮化物上的刻蚀工艺将损害p型材料的导电性，例如在Journal of TheElectrochemical Society,150(9)G513-G519(2003)中所记载的。
因此，根据本公开的第一方面，提供一种形成LED阵列的方法。方法包括：
(a)在基底的基底表面上形成第一LED堆，第一LED堆包括多个第一III族氮化物层，多个第一III族氮化物层定义第一半导体结，第一半导体结配置为输出具有第一波长的光，其中，半导体结的n型侧取向为朝向基底表面；
(b)在第一LED堆上形成p++层，p++层包括III族氮化物；
(c)在基底之上形成n++层以覆盖p++层，其中，在n++层和p++层之间的界面处形成隧道结，n++层包括III族氮化物；
(d)在n++层上形成第二LED堆，第二LED堆包括多个第二III族氮化物层，多个第二III族氮化物层定义第二半导体结，第二半导体结配置为输出具有不同于第一波长的第二波长的光，其中，第二半导体结的n型侧设置为距n++层最近，
其中，方法还包括步骤：
选择性地移除在基底表面上的第一LED堆的部分和第二LED堆的部分，以定义：
LED阵列的第一部分，其中，第二LED堆被选择性地移除，所述LED阵列的第一部分包括：
第一LED堆的第一部分；
p++层的第一部分；和
n++层的第一部分，使得隧道结设置在第一LED堆的第一部分上；和
LED阵列的第二部分，包括：
n++层的第二部分；和
第二LED堆的第一部分，设置在n++层的第二部分上。
根据第一方面的方法提供一种在基底上形成两个不同的原生LED的方法。与现有技术方法相比，第一方面的方法允许在基底上形成第一LED堆和第二LED堆中的每一个，然后是选择性地移除步骤。从而，第一LED堆和第二LED堆可以独立于待形成的LED的几何形状而在基底上生长。因此，根据第一方面的方法可以用于一系列不同的器件几何形状，而无需在器件几何形状改变时来校准用于形成第一LED堆和第二LED堆的加工方法。
如上所述，选择性地移除LED堆的部分的一个问题是，选择性移除工艺可能不会在p型半导体层上终止。在第一方面的方法中，在第一LED堆的顶部上设置隧道结，使得第一LED堆不以p型半导体III族氮化物终止。
因此，在第一LED堆之上的第二LED堆的随后的沉积和移除不会损害第一LED堆的第一p型层的导电性。从而，根据第一方面的方法允许使用独立于几何形状的工艺在同一基底上单片地形成不同的原生LED(第一LED堆和第二LED堆)。
重要的是，根据第一方面的方法不涉及在掩模层上形成第一LED堆和第二LED堆的任何层。从而，根据第一方面的方法减少或消除了与掩模层污染有关的问题(例如，LED堆层的Si或O污染)。
这样，根据第一方面的方法可以包括：
(a)在基底的基底表面上形成第一LED堆，第一LED堆包括多个第一III族氮化物层，多个第一III族氮化物层定义第一半导体结，第一半导体结配置为输出具有第一波长的光，其中，半导体结的n型侧取向为朝向基底表面；
(b)在第一LED堆上形成p++层，p++层包括III族氮化物；
(c)在基底之上形成n++层以覆盖p++层，其中，在n++层和p++层之间的界面处形成隧道结，n++层包括III族氮化物；
(d)在n++层上形成第二LED堆，第二LED堆包括多个第二III族氮化物层，多个第二III族氮化物层定义第二半导体结，第二半导体结配置为输出具有不同于第一波长的第二波长的光，其中，半导体结的n型侧设置为距n++层最近，
(e)选择性地移除基底表面上的第二LED堆的部分，
其中，该方法还包括步骤：
在n++层的形成之前，或在第二LED堆的形成之后，选择性地移除第一LED堆的部分，以定义：
LED阵列的第一部分，其中，第二LED堆被选择性地移除，该LED阵列的第一部分包括：
第一LED堆的第一部分；
p++层的第一部分；和
n++层的第一部分，使得隧道结设置在第一LED堆的第一部分上；和
LED阵列的第二部分，包括：
n++层的第二部分；和
第二LED堆的第一部分，设置在n++层的第二部分上。
在一些实施例中，可以在n++层的形成之前对p++层进行一种或多种表面处理工艺。例如，可以在n++层的形成之前对p++层进行退火步骤。可以设置退火步骤来提高p++层中受体离子(例如Mg离子)的活化。可以对p++层进行表面处理工艺，其中p++层暴露于BHF。BHF处理可以抵消在p++层表面附近形成的受体离子的浓度，在该p++层表面上将形成n++层。通过将一种或多种表面处理工艺应用到p++层，可以减少在n++层和p++层之间形成的隧道结的电阻。这样，p++层和n++层的沉积可以在由非原位表面处理步骤分开的两个不同的沉积步骤中进行。这种方法可以减少或防止受体离子(例如Mg)从p++层到n++层的扩散。
在一些实施例中，第一LED堆包括：第一n型层，设置在基底表面上；第一活性层，配置为设置在第一n型层上来生成具有第一波长的光；和第一p型层，设置在第一活性层上。第一LED堆的每一层可以包括III族氮化物。每一层可以形成为基本上连续的层。
在一些实施例中，第二LED堆包括：第二n型层，设置在n++层上；第二活性层，配置为设置在第二n型层上来生成具有第二波长的光，其中，第二波长不同于第一波长；和第二p型层，设置在第二活性层上。第二LED堆的每一层可以包括III族氮化物。第二LED堆的每一层可以形成为基本上连续的层。
在一些实施例中，第一LED堆的第一活性层包括第一多量子阱叠层，该第一多量子阱叠层配置为输出第一波长的光，第二LED堆的第二活性层包括第二多量子阱叠层，该第二多量子阱叠层配置为输出第二波长的光。这样，LED阵列的第一活性层和第二活性层可以配置为提供输出分别具有第一波长和第二波长的光的两种不同的原生LED。可以扩展相同的概念以进一步包括具有第三发射波长的第三活性区域。
在一些实施例中，第一LED堆包括设置在第一n型层和第一活性层之间的第一应变松弛叠层。在一些实施例中，第二LED堆包括设置在第二n型层和第二活性层之间的第二应变松弛叠层。可以提供第一应变松弛叠层和第二应变松弛叠层，以为了适应基底的晶格常数与第一活性层或第二活性层的晶格常数之间的晶格常数差异。
在一些实施例中，第一多量子阱叠层包括GaN和InXGa1-XN的交替层，其中0<X≤1。在一些实施例中，第二多量子阱叠层包括GaN和InYGa1-YN的交替层，其中0<Y≤1。在一些实施例中，第一应变松弛叠层和第二应变松弛叠层各自包括GaN和InZGa1-ZN的交替的层，其中0<Z≤1。也就是说，在一些实施例中，可以仅提供第一应变松弛叠层或第二应变松弛叠层。在一些实施例中，可以提供第一应变松弛叠层和第二应变松弛叠层，其中，第一应变松弛叠层和第二应变松弛叠层可以是相同的，或它们可以是不同的。
在一些实施例中，第一LED堆包括设置在第一活性层和第一p型层之间的第一电子阻挡层。在一些实施例中，第二LED堆包括设置在第二活性层和第二p型层之间的第二电子阻挡层。第一电子阻挡层和第二电子阻挡层可以包括III族氮化物，例如AlGaN。第一电子阻挡层和第二电子阻挡层可以配置为增加在对应的第一活性区域或第二活性区域中的电荷载流子限制。
在一些实施例中，n++层可以包括刻蚀停止子层。刻蚀停止子层包括包含Al的III族氮化物。这样，刻蚀停止子层可以配置为提供比n++层40的其它材料更耐刻蚀的n++层的子层。这样，刻蚀停止层可以提供可以终止选择性移除工艺的表面。
在一些实施例中，第一波长可以是至少380nm且不大于480nm。在一些实施例中，第二波长可以是至少500nm且不大于580nm。这样，LED阵列可以提供原生LED，该原生LED配置为输出基本上蓝色的可见光和基本上绿色的可见光。
在一些实施例中，LED阵列的每个部分在基底上具有小于100μm×100μm的表面尺寸。这样，根据第一方面的方法可以提供微LED阵列。微LED阵列是微LED的阵列。
在一些实施例中，n++层具有至少1019cm-3的电荷载流子密度。在一些实施例中，p++层具有至少1019cm-3的电荷载流子密度。例如，在一些实施例中，n++层可以包括具有至少1019cm-3的电子给体密度(ND)的电子给体。在一些实施例中，p++层可以包括具有至少1020cm-3的电子受体密度(NA)的电子受体。
在一些实施例中，方法还可以包括在对第一LED堆进行覆盖的第二n型层上形成第一接触层，和/或在第二LED堆的第二p型层上形成第二接触层。例如，在一些实施例中，第一接触层包括适于与n型半导体(例如n型GaN)形成欧姆接触的一个或多个金属层。这样，第一接触层可以包括Ti、Al或Mo(例如，基于Ti或Mo的堆)。在一些实施例中，第二接触层包括适于与p型半导体(例如p型GaN)形成欧姆接触的一个或多个金属层。这样，第二接触层可以包括Ni、Pd或Pt(例如，基于Ni的或基于Pt的或基于Pd的堆)。
在第一方面的一些实施例中，选择性地移除第一LED堆或第二LED堆中的至少一个的部分的步骤包括，在对基底表面的第一部分进行覆盖的第一LED堆的部分上，或在对基底表面的第二部分进行覆盖的第二LED堆的部分上选择性地沉积掩模层，并刻蚀第一LED堆或第二LED堆的暴露部分，以暴露下面的层。有利地，根据第一方面的刻蚀步骤未终止于p型半导体层上。
根据本公开的一些实施例，方法包括在第二LED堆的形成之前，执行选择性地移除第一LED堆的部分的步骤。
这样，在一些实施例中，可以选择性地移除第一LED堆的第二部分，以在形成n++层之前暴露基底表面的第二部分，其中，n++层在基底表面之上形成，使得n++层覆盖第一LED堆的第一部分和基底表面的第二部分，使得第二LED堆的第二部分设置在基底表面的第二部分上。
在一些实施例中，p++层的第二部分与第一LED堆的第二部分一起被选择性地移除，以暴露基底表面的第二部分。也就是说，在n++层的形成之前(即，在p++层的形成和n++层的形成之间)，选择性地移除第一LED堆的第二部分和p++层的第二部分。
也就是说，根据第一方面的一些实施例，方法包括：
(a)在基底的基底表面上形成第一LED堆，第一LED堆包括多个III族氮化物层，多个III族氮化物层定义半导体结，半导体结配置为输出具有第一波长的光，其中，半导体结的n型侧取向为朝向基底表面；
(b)在第一LED堆上形成p++层，p++层包括III族氮化物；
(c)选择性地移除第一LED堆的部分和p++层的部分，以定义LED阵列的第一部分和LED阵列的第二部分，在LED阵列的第一部分中提供第一LED堆的第一部分和p++层的第一部分，在LED阵列的第二部分中选择性地移除第一LED堆和p++层；
(d)在LED阵列的第一部分和第二部分之上形成n++层以覆盖p++层，其中，在n++和p++层之间的界面处形成隧道结，n++层包括III族氮化物；
(e)在n++层上形成第二LED堆，第二LED堆包括多个III族氮化物层，多个III族氮化物层定义半导体结，半导体结配置为输出具有不同于第一波长的第二波长的光，其中，半导体结的n型侧设置为距n++层最近；以及
(f)从LED阵列的第一部分选择性地移除第二LED堆的部分，以定义：
LED阵列的第一部分，其中，第二LED堆被选择性地移除，该LED阵列的第一部分包括：
第一LED堆的第一部分；
p++层的第一部分；和
n++层的第一部分，使得隧道结设置在第一LED堆的第一部分上；和
LED阵列的第二部分，包括：
n++层的第二部分；和
第二LED结构的第一部分，设置在n++层的第二部分上。
在一些实施例中，方法还可以包括选择性地移除在LED阵列的第一部分和第二部分之间的LED阵列区域中的第一LED堆的部分和第二LED堆的部分。例如，方法可以包括：
(f)选择性地移除第一LED堆的部分和第二LED堆的部分以暴露第一LED堆的侧壁表面和第二LED堆的侧壁表面，以便在LED阵列的第一部分和LED阵列的第二部分之间定义沟槽；以及
(g)在沟槽中沉积钝化层以覆盖第一LED堆的侧壁表面和第二LED堆的侧壁表面。
这样，本公开的实施例可以提供用于形成具有不同原生LED的LED阵列的方法。
在一些实施例中，多个第一LED堆形成在基底的对应的第一部分(即，LED阵列的多个第一部分，在其中第二LED堆被选择性地移除)上的基底表面上。在一些实施例中，多个沟槽形成在第一LED堆和对基底表面的多个第二部分进行覆盖的第二LED堆之间。也就是说，在一些实施例中，根据第一方面的方法可以提供一种LED阵列，其包括配置为输出具有第一波长的光的多个LED，和配置为输出具有第二波长的光的多个LED。
在一些实施例中，第一LED堆通过在第一温度下的工艺来形成，且第二LED堆通过在低于第一温度的第二温度下的工艺来形成。从而，根据第一方面的方法可以考虑用于形成第一LED堆和第二LED堆的加工温度的差异。这样，第一LED堆一旦形成就经受用于形成第二LED堆的较低加工温度，因此减少或消除与加工温度相关联的任何热诱导效应。例如，形成第一LED堆的步骤可以包括形成量子阱层(形成部分活性层)的一个或多个步骤。这样，用于形成第一LED堆的第一温度可以是用于形成活性层(或活性层的量子阱层)的第一温度。用于形成第二LED堆的第二温度可以是用于形成第二活性层(或第二活性层的量子阱层)的第二温度。第二温度将为比第一温度低的温度。
在一些实施例中，第二波长比第一波长长。也就是说，根据本公开的方法可以先形成较短波长的LED，随后形成较长波长的LED。较短波长的LED可以比较长波长的LED具有更高的加工温度(即第一LED堆的加工温度可以高于第二LED堆的加工温度)。
根据本公开的一些实施例，方法包括在执行任何选择性移除步骤之前形成第一LED堆和第二LED堆。重要的是，第一LED堆和第二LED堆可以在任何图案化(选择性移除)步骤之前形成为基底上的连续层。这样，第一LED堆和第二LED堆的形成可以与LED阵列的几何形状无关。
因此，在第一方面的一些实施例中，LED阵列的第二部分还包括：p++层的第二部分，在p++层的第二部分上提供n++层的第二部分；以及第一LED堆的第二部分，在第一LED堆的第二部分上提供p++层的第二部分。
这样，选择性地移除一些第一LED堆和一些第二LED堆的步骤包括：
第一选择性移除步骤，包括：
选择性地掩盖第二LED堆的第二部分；以及
选择性地移除第二LED堆的未掩盖部分，其中，选择性移除步骤终止于n++层；
以及
第二选择性移除步骤，包括：
选择性地掩盖LED阵列的第一部分和第二部分；以及
选择性地移除LED阵列的未掩盖部分。
例如，根据第一方面的方法可以包括：
(a)在基底的基底表面上形成第一LED堆，第一LED堆包括多个III族氮化物层，多个III族氮化物层定义半导体结，半导体结配置为输出具有第一波长的光，其中，半导体结的n型侧取向为朝向基底表面；
(b)在第一LED堆上形成p++层，p++层包括III族氮化物；
(c)在基底之上形成n++层以覆盖p++层，其中，在n++和p++层之间的界面处形成隧道结，n++层包括III族氮化物；
(d)在n++层上形成第二LED堆，第二LED堆包括多个III族氮化物层，多个III族氮化物层定义半导体结，半导体结配置为输出具有不同于第一波长的第二波长的光，其中，半导体结的n型侧设置为距n++层最近，
(e)选择性地移除在基底表面上的第一LED堆的部分和第二LED堆的部分，以定义：
LED阵列的第一部分，其中，第二LED堆被选择性地移除，LED阵列的第一部分包括：
第一LED堆的第一部分；
p++层的第一部分；和
n++层的第一部分，使得隧道结设置在第一LED堆的第一部分上；和
LED阵列的第二部分，包括：
第一LED堆的第二部分；
p++层的第二部分；
n++层的第二部分；和
第二LED结构的第一部分，设置在n++层的第二部分上。
在一些实施例中，LED阵列的第一部分和第二部分可以通过选择性地移除包围LED阵列的第一部分和第二部分的第二LED堆的部分、p++层的部分、n++层的部分和第一LED堆的部分来彼此分离。
根据本公开的第二方面，提供一种发光二极管(Light Emitting Diode，LED)阵列前体。LED阵列前体包括基底、第一LED堆、p++层、n++层和第二LED堆。基底具有基底表面。在基底表面的第一部分上设置第一LED堆，第一LED堆包括多个第一III族氮化物层，多个第一III族氮化物层定义第一半导体结，第一半导体结配置为输出具有第一波长的光，其中，第一半导体结的n型侧取向为朝向基底表面。p++层设置在第一LED堆上，p++层包括III族氮化物。n++层具有：第一部分，其覆盖第一LED堆的p++层(例如，第一LED堆的p++层的第一部分)；和第二部分，其覆盖基底表面的第二部分，其中，在n++层和p++层之间的界面处形成隧道结，n++层包括III族氮化物。在对基底表面的第二部分进行覆盖的n++层的第二部分上设置第二LED堆，第二LED堆包括多个第二III族氮化物层，多个第二III族氮化物层定义第二半导体结，第二半导体结配置为输出具有不同于第一波长的第二波长的光，其中，半导体结的n型侧设置为朝向n++层。
在一些实施例中，n++层的第二部分设置在p++层的第二部分上，且p++层的第二部分设置在第一LED堆的第二部分上，第一LED堆设置在基底表面上。
应当理解的是，第二方面的LED阵列前体可以通过根据本公开第一方面的方法来提供。从而，对于第一方面所示的可选特征也可以应用于第二方面的LED阵列前体。
对于LED阵列前体中的术语“前体”，应注意，所描述的LED阵列前体不一定包括用于每个LED的电触点，比如以允许发光，也不一定包括相关电路。当然，第一和第二方面的LED阵列前体以及形成其的方法不排除添加进一步的电触点和相关电路。本公开中术语前体这样的使用旨在包括最终产物(即LED阵列等)。
附图说明
现在描述涉及以下非限制性附图的本公开。本公开的其他优点，当结合附图考虑时，通过参考详细描述而是明显的，在附图中：
-图1a和1b显示了通过现有技术中已知的SAG来形成LED阵列前体的方法的示意图；
-图2显示了根据本公开的第一实施例的方法的中间步骤的示意图；
-图3显示了隧道结中根据本公开的第一实施例的方法的中间步骤的示意图，并且第二LED堆形成在图2的中间结构之上；
-图4显示了根据本公开的实施例的LED阵列前体的示意图；
-图5显示了根据本公开的实施例的LED阵列的示意图；
-图6显示了根据本公开的第二实施例的方法的中间步骤的示意图；
-图7显示了根据第二实施例的方法的中间步骤的示意图，其中第一LED堆、隧道结和第二LED堆形成在基底上；
-图8显示了根据第二实施例的方法的中间步骤的示意图，其中第二LED堆被图案化；
-图9显示了根据本公开的实施例的LED阵列前体的示意图；
-图10显示了包括钝化层的LED阵列前体的示意图；
-图11显示了包括钝化层和多个接触通孔的LED阵列前体的示意图；
-图12显示了包括间隙填充触点的LED阵列前体的示意图；
-图13显示了包括间隙填充触点和绝缘间隔体的LED阵列前体的示意图
-图14显示了根据本公开的实施例的LED阵列的示意图；
-图15显示了其中提供了应变松弛层的方法的中间步骤的示意图；
-图16显示了其中提供了应变松弛层的方法的进一步中间步骤的示意图。
具体实施方式
根据本公开的第一实施例，提供一种形成LED阵列前体的方法。下面参考图2-图4来描述第一实施例的方法。
如图2所示，提供基底10。基底10包括III族氮化物。例如，在图1的实施例中，基底10包括GaN层。基底10可以是n型掺杂III族氮化物。在图1的实施例中，基底10包括n型掺杂GaN。n型掺杂剂可以是对于III族氮化物的任何合适的n型掺杂剂，例如Si或Ge。基底10可以是n型掺杂，其给体密度为约1017-1019cm-3。
在一些实施例中，基底10可以是单层GaN。在其它实施例中，基底10可以包括这样的层：该层包括在支撑晶片上设置的III族氮化物。例如，在一些实施例中，基底10可以包括在Si、SiC或蓝宝石晶片上设置的一个或多个III族氮化物层。
接着，在基底10的表面上形成第一LED堆20。第一LED堆20可以在基底表面11的大部分(例如整个表面)上形成。第一LED堆20包括多个层。第一LED堆20的每一层可以形成为基本上连续的层。这样，第一LED堆20可以在基底表面11上形成为基本上连续的堆。
第一LED堆20包括多个III族氮化物层，使得第一LED堆形成配置为输出具有第一波长的光的半导体结。如本领域已知的，半导体结可以是具有p型侧和n型侧的二极管。从而，第一LED堆的多个层布置为在彼此顶部上以定义半导体结。
在图2的实施例中，第一LED堆20包括第一活性层21和第一p型半导体层22。
在一些实施例中，第一LED堆还可以包括第一n型半导体层23和第一电子阻挡层24中的一个或多个。
如图2所示，可以在基底表面11上形成第一活性层21。第一活性层21配置为作为第一LED堆的一部分以生成第一波长的光。
在图2的实施例中，第一活性层21可以包括一个或多个量子阱层(未显示)。这样，第一活性层21可以是一个多量子阱层。第一活性层21内的量子阱层可以包括：III族氮化物半导体，优选地包含In的III族氮化物合金。例如，在图1的实施例中，第一活性层21可以包括GaN和InXGa1-XN的交替层，其中0<X≤1。特别地，在一些实施例中，第一活性层21可以包括InXGa1-XN层，其中0<X≤0.2。这样，在一些实施例中，LED的第一活性层21可以配置为输出具有波长为至少380nm且不大于490nm的光。可以控制量子阱层的厚度和In含量(X)以控制由第一活性层21生成的光的波长。第一活性层21可以形成为连续层，其覆盖基底表面11的大部分(例如全部)。可以使用制备III族氮化物薄膜的任何合适的工艺来沉积第一活性层21，例如，金属有机化学气相沉积(Metal Organic Chemical Vapour Deposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)。
在一些实施例中，第一LED堆20可以包括设置在第一活性层21和基底10之间的第一应变松弛层25。下面参考图15和图16来更详细地讨论应变松弛层。
在一些实施例中，在第一活性层21的形成之前，可以在基底表面11上沉积第一n型半导体层23。第一n型半导体层23可以包括III族氮化物。第一n型半导体层23可以用合适的电子给体掺杂，例如Si或Ge。第一n型半导体层23可以形成为连续层，其覆盖基底表面11的大部分(例如全部)。第一n型半导体层23可以提高电荷载流子注入到第一LED的第一活性层21中。
然后在第一活性层21的与基底表面11相反的一侧上，可以将第一LED堆20的其它层沉积在第一活性层21上。
在一些实施例中，在活性层21上设置第一电子阻挡层24。第一电子阻挡层24设置在第一活性层21的这样的一侧上：该侧与第一活性层21的设置基底10的一侧相反。第一电子阻挡层24可以包括III族氮化物。第一电子阻挡层24可以形成为连续层，其覆盖活性层21的暴露表面的大部分(例如全部)。第一电子阻挡层24配置为减少来自第一活性层21的电子流进入到第一LED堆的第一p型半导体层22中。例如，在一些实施例中，第一电子阻挡层24可以包括AlXGa1-XN。合适的电子阻挡层的更多细节可以至少在APPLIED PHYSICS LETTERS103,061104(2013)中找到。
如图2所示，在第一活性层21之上设置第一p型半导体层22。第一p型半导体层21设置在第一活性层21的这样的一侧上：该侧与第一活性层21的设置基底10的一侧相反。第一p型半导体层22包括III族氮化物。第一p型半导体层22用合适的电子受体掺杂，例如Mg。第一p型半导体层22可以具有约1019-1021cm-3的受体密度(NA)。第一p型半导体层22可以形成为连续层，其覆盖第一活性层22(或第一电子阻挡层24，如果存在)的暴露表面的大部分(例如全部)。
在一些实施例中，可以使用制备III族氮化物薄膜的任何合适的工艺来沉积第一LED堆20的每层，例如，金属有机化学气相沉积(Metal Organic Chemical VapourDeposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)。
在基底10上的第一LED堆20的形成提供了LED阵列的第一部分(A)，该第一部分(A)中将形成第一LED。第一LED可以输出具有第一波长的光。
在第一LED堆20的形成之后，在第一LED堆20上形成p++层30。p++层30包括III族氮化物。p++层30是III族氮化物层，在一些实施例中，其可以是基本上简并的p型半导体。例如，p++层30可以掺杂有受体密度NA为至少1020cm-3的任何合适的受体。例如，在图2的实施例中，p++层包括GaN，GaN掺杂有受体密度为约3×1020cm-3的Mg。因此，p++层30可以具有至少1019cm-3的电荷载流子密度。设置p++层30以形成隧道结的一个部分。通过在第一LED堆之上形成隧道结，Mg掺杂层(即p型半导体层22和p++层30)可以基本上不暴露于刻蚀剂，这反过来可以影响Mg掺杂层的导电性。
如图2所示，在p++层30的形成之后，将p++层和第一LED堆20的一部分选择性地移除。
例如，在图2中，选择性移除步骤由刻蚀工艺来提供。在刻蚀工艺中，可以在p++层30的暴露表面上沉积第一掩模层(未显示)。第一掩模层配置为掩盖第一LED堆20和p++层的一部分，该部分旨在形成LED阵列前体的第一部分(A)。第一掩模层可以定义一个或多个孔，该孔旨在定义LED阵列的至少第二部分(B)。然后可以使用刻蚀剂选择性地移除通过掩模层的孔暴露的第一LED堆20的部分和p++层30的部分。如图2所示，刻蚀剂可以刻蚀掉p++层30的部分和第一LED堆20的部分到基底10。如图1所示，刻蚀剂可以部分地刻蚀到基底10的厚度中，以确保移除第一LED堆20的层。然后可以从p++层30移除第一掩模层。
可以使用本领域中的任何已知方法提供掩模层。例如，可以使用光刻方法提供掩模层。
如图2所示，选择性移除步骤可以在LED阵列的第二部分B处暴露基底10。LED阵列的第二部分B中的基底10的暴露表面可以基本上平行于基底表面11，以及第一LED堆20的每一层。
提供选择性移除步骤以形成LED阵列的第二部分B，该第二部分B中将提供第二LEDB1。第二LED B1从第二LED堆50形成。第二LED B1可以具有与第一LED堆20不同的(第二)波长的输出光。
虽然在图2中，仅显示了第一LED堆20和p++层30的一个部分被移除，应当理解的是，在其它实施例中，可以选择性地移除多个部分。这样，LED阵列前体可以包括多个将提供第二LED的第二部分B。
在选择性移除步骤之后，在LED阵列的第一部分A和第二部分B之上形成多个层。图3显示了在图2的结构之上形成所述多个层之后形成的中间结构的示例。
因此，如图3所示，在图2的中间结构之上形成n++层40和第二LED堆50。
首先在p++层30的表面上形成n++层40。n++层40包括III族氮化物。例如，n++层可以掺杂有给体密度ND为至少1019cm-3的任何合适的电子给体。例如，在图3的实施例中，n++层40包括GaN，GaN掺杂有给体密度为约3×1019cm-3的Si。从而，n++层40可以具有至少1019cm-3的电荷载流子密度。n++层40设置为与p++层30相结合来形成隧道结，n++层40设置在p++层30上。通过在第一LED堆之上形成隧道结，Mg掺杂层(即p型半导体层22和p++层30)免受任何随后的刻蚀步骤的损害。通过形成隧道结，仍然可以通过隧道结来进行与第一LED堆20的活性层21的电接触。从而，在第一LED堆20上提供隧道结能够使其他LED堆(即第二LED堆50)在基底10上形成和图案化，而不会损害第一LED堆20的电性质。
如图3所示，隧道结在LED阵列的第一部分A之上形成。在LED阵列的第二部分B上未形成隧道结，因为由于先前的选择性移除步骤而没有p++层30存在。
如图3所示，n++层40横跨基底表面11形成为基本上连续的层。在LED阵列的第一部分A和第二部分B之间的过渡部分C，n++层40可以相对于所述表面倾斜。可以在随后的加工步骤中移除LED阵列的这些过渡部分C。
在一些实施例中，n++层40可以包括刻蚀停止子层(未显示)。刻蚀停止子层包括III族氮化物。刻蚀停止子层配置为提供比n++层40的其它材料更耐刻蚀的n++层40的子层。这样，刻蚀停止层可以提供可以终止选择性移除工艺的表面。在一些实施例中，刻蚀停止子层可以包括AlZGa1-ZN，其中0<Z≤1。合适的刻蚀停止子层的更多细节可以至少在Jpn.J.Appl.Phys.Vol.42(2003)pp.L 1139-L 1141中找到。
例如，在一些实施例中，n++层40可以包括设置在n++子层之间的刻蚀停止子层。n++子层可以具有与上述n++层40基本相同的成分。
在一些实施例中，可以在n++层的形成之前对p++层进行一种或多种表面处理工艺。例如，可以在n++层的形成之前对p++层进行退火步骤。退火步骤可以设置来提高在p++层中受体离子(例如Mg离子)的活化。可以对p++层进行表面处理工艺，其中p++层暴露于BHF。BHF处理可以抵消在p++层表面附近形成的受体离子的浓度，在该p++层表面上将形成n++层。通过将一种或多种表面处理工艺应用到p++层，可以减少在n++层和p++层之间形成的隧道结的电阻。这样，p++层和n++层的沉积可以在由非原位表面处理步骤分开的两个不同的沉积步骤中进行。这种方法可以减少或防止受体离子(例如Mg)从p++层到n++层的扩散。合适的表面处理工艺的更多细节可以至少在SeungGeun Lee et al2018Appl.Phys.Express 11 062703中找到。
在形成n++层40之后，可以在n++层40上设置第二LED堆50。在图3中，第二LED堆50设置在n++层40的这样的一侧上：该侧与n++层40的设置p++层30的一侧相反。第二LED堆50可以在n++层40的大部分(例如n++层40的全部)上形成。第二LED堆50包括多个层。第二LED堆50的每一层可以形成为基本上连续的层。这样，第二LED堆50可以形成为基本上连续的堆。
第二LED堆50包括多个III族氮化物层，使得第二LED堆50形成配置为输出具有第二波长的光的半导体结。如本领域已知的，半导体结可以是具有p型侧和n型侧的二极管。从而，第二LED堆50的多个层布置为在彼此顶部上以定义半导体结。第二LED堆50的n型侧设置为朝向基底10，且第二LED堆50的p型侧设置在相对侧。这样，第二LED堆用与第一LED堆20的半导体结的相同方向来定义半导体结。
在图3的实施例中，第二LED堆50包括第二活性层51和第二p型半导体层52。
在一些实施例中，第二LED堆50还可以包括，第二n型半导体层53和第二电子阻挡层54中的一个或多个。这样，第二LED堆可以具有与第一LED堆10相似的结构。
如图3所示，可以在n++层40的暴露表面上形成第二活性层51。第二活性层51配置为作为第二LED堆的一部分以生成第二波长的光。
在图3的实施例中，第二活性层51可以包括一个或多个量子阱层(未显示)。这样，第二活性层51可以是一个多量子阱层。第二活性层51内的量子阱层可以包括：III族氮化物半导体，优选地包含In的III族氮化物合金。这样，第二活性层51可以具有与第一LED堆20的第一活性层21相似的一般结构。例如，在图3的实施例中，第二活性层21可以包括GaN和InX2Ga1-X2N的交替层，其中0<X2≤1。特别地，在一些实施例中，可以提供第二活性层，使得第二波长比第一波长长。因此，在一些实施例中，第二活性层可以包括InX2Ga1-X2N层，其中所述层的In含量(X2)大于第一活性层21的对应层的In含量(X1)。例如，在一些实施例中，第二活性层可以包括InX2Ga1-X2N层，其中0<X2≤0.5或0.2≤X2≤0.5。
这样，第二活性层51可以配置为输出具有波长为至少490nm的光。在一些实施例中，第二活性层51可以配置为输出具有波长在510nm至580nm的范围内的基本上的绿光。可以控制量子阱层的厚度和In含量(X2)以控制由第二活性层51生成的光的波长。第二活性层51可以形成为连续层，其覆盖n++层40的大部分(例如全部)。可以使用制备III族氮化物薄膜的任何合适的工艺来沉积第二活性层51，例如，金属有机化学气相沉积(Metal OrganicChemical Vapour Deposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)。
在一些实施例中，第二LED堆50可以包括第二应变松弛层55。下面参照图15和图16来提供对第一和第二应变松弛层25、55的进一步讨论。
在一些实施例中，在第二活性层51的形成之前，可以在n++层40上沉积第二n型半导体层53。第二n型半导体层53可以包括III族氮化物。第二n型半导体层53可以用合适的电子给体掺杂，例如Si或Ge。第二n型半导体层53可以形成为连续层，其覆盖n+层40的大部分(例如全部)。第二n型半导体层53可以提高电荷载流子注入到LED前体的第二活性层51中。
然后在第二活性层51的与n++层40相反的一侧上，可以将第二LED堆50的其它层沉积在第二活性层51上。
类似于第一LED堆，在一些实施例中，可以在第二活性层51上设置第二电子阻挡层54。电子阻挡层54可以设置在第二活性层51的这样的一侧：该侧与第二活性层51的设置n++层40的一侧相反。第二电子阻挡层54可以以与第一电子阻挡层24类似的方式设置。
如图3所示，在第二活性层51之上设置第二p型半导体层52。第二p型半导体层51设置在第二活性层51的这样的一侧：该侧与活性层51的设置n++层40的一侧相反。第二p型半导体层52可以以与如上所讨论的第一p型半导体层22类似的方式设置。
在一些实施例中，可以使用制备III族氮化物薄膜的任何合适的工艺来沉积第二LED堆50的每层，例如，金属有机化学气相沉积(Metal Organic Chemical VapourDeposition，MOCVD)或分子束外延(Molecular Beam Epitaxy，MBE)。
在形成第二LED堆50之后，可以将第二LED堆50图案化以限定LED阵列的第一部分A和第二部分B。
根据本公开的第一实施例，可以选择性地移除在LED阵列的第一部分A上形成的第二LED堆50的第一部分，而在LED阵列的第二部分B上形成的第二LED堆50的第二部分被保留(即没有被选择性地移除)。可以通过与上述用于将第一LED堆20图案化的工艺类似的刻蚀工艺来选择性地移除第二LED堆50的第一部分。重要的是，选择性地移除第二LED堆的工艺可以在设置于第二LED堆下方的n++层40上终止。从而，可以例如通过刻蚀来执行选择性地移除第二LED堆50，而不损害第一LED堆20的电性能，特别是在第一LED堆20中的任何Mg掺杂(即p型)层的电性能。
图4显示了通过以上方法形成的LED阵列前体的示例。如图4所示，LED阵列前体包括LED阵列的第一部分A，其中第二LED堆50被选择性地移除。LED阵列的第一部分A包括第一LED堆的第一部分20a、p++层的第一部分30a和n++层的第一部分40a，使得在第一LED堆的第一部分上设置隧道结。LED阵列前体还包括第二部分B，第二部分B包括n++层的第二部分40b，和设置在n++层的第二部分40b上的第二LED堆的第一部分50b。
从而，形成LED阵列前体的方法可以提供具有不同的区域(用于形成具有不同波长的LED)的阵列。这样，通过第一实施例的方法形成的LED阵列前体具有第一部分，该第一部分中可以形成第一波长(例如蓝光)的一个或多个LED。LED阵列前体还具有一个或多个第二部分，该第二部分中可以形成第二波长(例如绿色或红色)的LED。
如图4所示，可以进一步加工LED阵列前体以将第一LED阵列部分和第二LED阵列部分彼此分离。从而，方法还可以包括通过选择性地移除第一LED堆的层和第二LED堆的层以暴露第一LED堆的侧壁表面和第二LED堆的侧壁表面，来在LED阵列的第一部分和LED阵列的第二部分之间形成沟槽。这样，可以通过选择性移除工艺，例如刻蚀工艺，来移除在LED阵列的第一部分A和第二部分B之间的过渡部分C。
可以对LED阵列1进行进一步加工步骤以提供LED阵列。图5中显示了从图4的LED前体形成的LED阵列的一个示例。
在图5的实施例中，已经加工了LED阵列前体的第一部分A以提供第一LED A1，并且已经加工了LED阵列前体的第二部分以提供第二LED B1。
已经通过在LED阵列的第一部分A和第二部分B之上沉积钝化层60来形成图5的第一LED和第二LED。钝化层60可以是电绝缘体。钝化层60可以例如包括SiO2。
包括金属的接触通孔71、72、73、74、75、76已经通过钝化层60形成，以便提供与每个LED的相应p侧和n侧适合的电接触。第一接触通孔71、72、73、74中的每一个可以配置为与半导体结的n型侧进行接触。例如，第一接触通孔71、72、73、74中的每一个是阴极触点，且可以包括Ti、Al或Ti和Al金属堆Ti/Al。提供第二接触通孔75以与第一LED A1的p侧进行电接触。由于在第一LED A1中隧道结的存在，第二接触通孔与n++层40直接电接触，并且第二接触通孔是用于LED A1的阳极触点。从而，第二接触通孔75可以包括Ti、Al或Ti和Al金属堆。在一些实施例中，第二接触通孔75可以形成在与第一接触通孔71、72、73、74相同的沉积步骤中。提供第三接触通孔76以与第二LED B1的p侧进行电接触。由于在第二LED B1中不存在隧道结，则第三接触通孔76与第二p型半导体层52直接电接触。从而，第三接触通孔可以包括合适的金属，以形成与p型GaN(如Ni/Ag)的欧姆接触。
如图5所示，图4的LED阵列前体随后可以接合到背板电子基底100上。背板电子基底100可以包括接触表面和控制电子器件，其配置为向第一LED A1和第二LED B1供电。可以在LED阵列前体之上沉积间隙填充触点层110，以便在接触通孔71、72、73、74、75、76和背板电子基底100之间提供电接触。
如图5所示，也可以对基底10进行进一步的选择性移除步骤，以便将基底10的发光表面12a、12b图案化。发光表面12a、12b可以设置在基底10的与第一LED A1和第二LED B1的相应活性层21、51相反的一侧上。基底的发光表面12a、12b可以通过选择性移除而在其中形成一个或多个凸透镜结构13a、13b。如图g所示，第一LED A1和第二LED B1中的每一个具有形成在其中的三个凸透镜结构13a、13b。凸透镜结构可以增加LED的光提取效率。在其它实施例中，发光表面可以成形为使得从发光表面12a、12b发射光子的方向的随机性增加。例如，在一些实施例中，可以增加发光表面的表面粗糙度。从而，可以根据以上方法提供LED阵列。
接着，将根据本公开的第二实施例来描述形成LED阵列前体1的方法。参考图6-图9来描述第二实施例的方法。
如图6所示，在基底10的基底表面上形成第一LED堆20。基底10和第一LED堆20可以基本上如上述根据第一实施例的方法而形成。
接着，在第一LED堆上形成p++层30。p++层形成在第一LED堆20的这样的一侧上：该侧与第一LED堆20的设置基底10的一侧相反。p++层30可以基本上如上述根据第一实施例的方法而形成。从而，根据第二实施例的方法可以形成如图6所示的中间结构。在图6中，基底10、第一LED堆20和p++层30中的每一个设置为连续层，其彼此单片地形成。
接着，如图7所示，在p++层30上形成n++层40。n++层40形成在p++层30上，使得在两层之间的界面处形成隧道结。n++层40可以类似于第一实施例的n++层40。与第一实施例的方法相比，在第二实施例的方法中，在选择性移除步骤之前，在p++层30上形成n++层40。也就是说，n++层40形成在基本上整个p++层30之上，包括形成LED阵列的相应第一部分A和第二部分B的p++层的第一部分30a和p++层的第二部分30b。
如图7所示，然后在n++层40上形成第二LED堆50。第二LED堆50可以以与第一实施例的第二LED堆50类似的方式形成。与第一实施例的方法相比，在第二实施例的方法中，在选择性移除步骤之前，在n++层40上形成第二LED堆50。因此，可以形成图7的中间结构。如图7所示，形成中间结构的每层设置为连续层，其彼此单片地形成。
根据第二实施例的方法，第一LED堆20和第二LED堆50的所有层可以在基底10上形成，而没有任何介入图案化步骤。这样，第二实施例的方法允许第一LED堆20和第二LED堆50的层独立于LED阵列的几何形状或布局而形成。重要的是，第二LED堆50的层可以形成在可能还未进行选择性移除步骤(例如刻蚀)的表面上。这种选择性移除步骤可能将表面损坏引入到形成第二LED堆的表面上，其反过来可以影响第二LED堆50的电学和/或机械性能。从而，与在形成第二LED堆50之前进行选择性移除步骤的工艺相比，第二实施例中的第二LED堆50的所得层可以形成为具有提高的电学性能。
接着，使用选择性移除工艺来将图7的中间结构图案化。在方法的第二实施例中，选择性移除工艺最初移除第二LED堆50的部分，该部分包括第二LED堆的第一部分，同时第二LED堆的第二部分50b没有被选择性地移除。可以使用如上所述的刻蚀工艺来进行选择性移除步骤。如图8所示，刻蚀工艺可以在隧道结的n++层40上终止。从而，隧道结的提供允许执行刻蚀工艺且该刻蚀工艺不在包括Mg掺杂(例如p++层30)的层上终止，同时还允许通过隧道结来与第一LED堆进行电接触。在n++层40上终止选择性移除工艺还允许与第二LED堆的第二部分50b的n侧进行电接触。
选择性移除步骤提供LED阵列的第二部分B，其中第二LED堆的第二部分50b设置在隧道结(n++层40和p++层30)、第一LED堆20和基底10上。第二LED堆的第二部分50b相对于围绕第二LED堆50b的隧道结表面而形成台面结构。也就是说，第二LED堆的第二部分50b从由n++层40形成的表面延伸。
图9显示了通过第二实施例的方法形成的LED阵列前体。在图8的中间结构的形成之后，该结构经历进一步的选择性移除步骤以定义LED阵列前体的第一LED A和第二LED B。
如图9所示，进行进一步的选择性移除步骤，其中将第一LED堆20的部分和隧道结(n++层40和p++层30)的部分进行选择性地移除。例如，如图9所示，围绕第一LED堆20的第一部分和隧道结(n++层40和p++层30)的第一部分来选择性地移除第一LED堆20的部分和隧道结的部分以便形成第一LED A。从而，根据第二实施例的方法提供LED阵列的第一部分A，在该LED阵列的第一部分A中第二LED堆被选择性地移除，该LED阵列的第一部分A包括第一LED堆的第一部分20a、p++层的第一部分30a和n++层的第一部分40a，使得在第一LED堆的第一部分20a上设置隧道结。
围绕第二LED堆的第二部分50b来选择性地移除第一LED堆20的部分和隧道结的部分，以形成第二LED B。从而，第二实施例的方法提供LED阵列的第二部分B，该LED阵列的第二部分B包括n++层的第二部分40b和设置在n++层的第二部分40b上的第二LED结构的第二部分50b。如图9所示，n++层的第二部分40b和第二LED堆的第二部分50b设置在p++层的第二部分30b和第一LED堆的第二部分20b上，p++层的第二部分30b设置在第一LED堆的第二部分20b上。
如图9所示，选择性移除工艺可以保留与LED阵列的第二部分(第二LED)B相邻的隧道结的接触部分30c、40c和第一LED堆的接触部分20c。n++层、p++层和第一LED堆的接触部分20c、30c、40c可以环绕LED阵列的第二部分B。接触部分20c、30c、40c提供n++层的这样的表面20c：其与n++层的第二部分40b直接电接触。从而，n++层40b、40c允许与第二LED堆50b的半导体结的n侧进行电接触。第二p型半导体层的第二部分可以用于与第二LED堆50b的半导体结的p侧进行电接触。
图10和图11显示了可以在本公开的一些实施例中执行的LED阵列前体1的进一步加工步骤，以便形成到阵列的LED A、B的一个或多个接触通孔。
类似于图5的LED，通过在LED阵列的第一部分A和第二部分B上形成钝化层60来进一步加工图10中的LED阵列前体。如图10所示，钝化层60还覆盖了LED阵列的接触部分C。钝化层60可以是电绝缘体。钝化层60可以例如包括SiO2。
包括金属的接触通孔71、72、73、74、75、76已经通过钝化层60形成，以便提供与每个LED的相应p和n侧的适合的电接触。例如，如图10所示，设置第一接触通孔73、74以通过基底10来与第一LED A1的n侧进行接触。第一接触通孔73、74中的每一个可以配置为与半导体结的n型侧进行接触。例如，第一接触通孔73、74中的每一个可以包括：铝(Al)，或包含Ti层和Al层的双层电触点。提供第二接触通孔75以进行与第一LED A1的p侧的电接触。由于在第一LED A1中隧道结的存在，第二接触通孔75与n++层40直接电接触。从而，第二接触通孔可以包括合适的金属，该金属配置为形成与n++层40的欧姆接触，例如包括Ti和/或Al层的第二接触通孔75。提供第三接触通孔76以与第二LED B1的p侧进行电接触。由于在第二LED B1中不存在隧道结，则第三接触通孔76与第二p型半导体层52直接电接触。从而，第三接触通孔76可以配置为与p型层形成欧姆接触。例如，第三接触通孔76可以是包含以下的双层电触点：Ni层和Au层；Ni层和Ag层。在一些实施例中，第三触点76可以包括氧化铟锡层。提供第四接触通孔71、72以通过隧道结的n++层40来与第二LED B1的n侧进行接触。第四接触通孔71、72中的每一个可以配置为与半导体结的n型侧进行接触。例如，第一接触通孔71、72中的每一个可以包括：Al，或包含Ti层和Al层的双层电触点。
在一些实施例中，在接触通孔的形成之后，可以将LED阵列前体接合到背板电子基底100。图12-图14显示了结合有背板电子基底100的LED阵列的形成的示意图。
在图12中，在LED阵列前体上形成间隙填充触点层110。例如，在图12中，间隙填充触点层设置在包括了图11的接触通孔的LED阵列前体上方。间隙填充触点层包括Al、Cu或Au。可以通过热或电子束蒸发来沉积间隙填充触点层。随后可以通过化学机械抛光工艺来将上表面平整(平坦化)。或者，Cu间隙填充触点也可以直接电镀成柱形式。
在图13中，选择性地移除间隙填充触点层的部分并用绝缘间隔体120替换。绝缘间隔体120配置为将到每个LED A1、B1的p侧电触点和n侧电触点彼此电隔离。这样，可以提供绝缘间隔体以围绕每个LED的p侧触点(即第二和第三接触通孔75、76)。n侧触点(即第一和第四接触通孔71、72、73、74)可以设置有公共触点(公共阴极触点)。绝缘间隔体可以包括电绝缘材料。例如，绝缘间隔体可以包括与钝化层60相同的材料。在图13的实施例中，绝缘间隔体包括SiO2。
在图14中，图13的LED阵列可以接合到背板电子基底100上。背板电子基底100可以包括接触表面和控制电子器件，其被配置为向第一和第二LED A1、B1供电。间隙填充触点层110在接触通孔71、72、73、74、75、76和背板电子基底100之间提供电接触。
如图14所示，也可以对基底10进行进一步的选择性移除步骤，以便将基底10的发光表面12a、12b图案化。发光表面12a、12b可以设置在基底10的与第一LED A1和第二LED B1的相应活性层21、51相反的一侧上。基底的发光表面12a、12b可以通过选择性移除来在其中形成一个或多个凸透镜结构13a、13b。如图14所示，第一LED A1和第二LED B1中的每一个具有形成在其中的三个凸透镜结构13a、13b。凸透镜结构可以增加LED的光提取效率。
在图14的实施例中，基底10还可以经历选择性移除步骤以将基底10a的设置有第一LED A1的部分与基底10b的设置有第二LED B1的部分分离。
在本公开的一些实施例中，第一活性层22和/或第二活性层52可以形成在对应的第一应变松弛层25或第二应变松弛层55上。这样，第一应变松弛层可以设置在第一活性层22和基底10之间。第二应变松弛层55可以设置在第二活性层52和n++层40之间。第一应变松弛层25可以形成为第一LED堆20的一部分。第二应变松弛层可以形成为第二LED堆50的一部分。可以提供应变松弛层22、52以便减少活性层22、52的面内晶格常数与形成有相应LED堆20、50的结构的面内晶格常数之间的晶格失配。特别地，在活性层配置为生成相对长波长(例如，超过490nm的波长)的光的情况下，可以提供应变松弛层22、52。
如图15所示，可以在基底表面11上形成第一应变松弛层25。第一应变松弛层25可以包括III族氮化物。第一应变松弛层25包括在第一应变松弛层25的与基底10相反的一侧上的第一应变松弛表面26。
从而，可以根据以上所讨论的实施例来提供LED阵列前体。LED阵列前体提供在基底上单片地形成的多个原生LED。这样，本公开的方法提供一种在基底10上单片地形成多个不同颜色的原生LED的方法。

Claims (29)

1.一种形成LED阵列前体的方法，包括：
(a)在基底的基底表面上形成第一LED堆，所述第一LED堆包括多个第一III族氮化物层，所述多个第一III族氮化物层定义第一半导体结，所述第一半导体结配置为输出具有第一波长的光，其中，所述半导体结的n型侧取向为朝向所述基底表面；
(b)在所述第一LED堆上形成p++层，所述p++层包括III族氮化物；
(c)在所述基底之上形成n++层以覆盖所述p++层，其中，在所述n++层和所述p++层之间的界面处形成隧道结，所述n++层包括III族氮化物；
(d)在所述n++层上形成第二LED堆，所述第二LED堆包括多个第二III族氮化物层，所述多个第二III族氮化物层定义第二半导体结，所述第二半导体结配置为输出具有不同于所述第一波长的第二波长的光，其中，所述半导体结的n型侧设置为距所述n++层最近，
其中，所述方法还包括步骤：
选择性地移除在所述基底表面上的所述第一LED堆的部分和所述第二LED堆的部分，以定义：
所述LED阵列的第一部分，其中，所述第二LED堆被选择性地移除，所述LED阵列的第一部分包括：
所述第一LED堆的第一部分；
所述p++层的第一部分；和
所述n++层的第一部分，使得隧道结设置在所述第一LED堆的第一部分上；和所述LED阵列的第二部分，包括：
所述n++层的第二部分；和
所述第二LED堆的第一部分，设置在所述n++层的第二部分上。
2.根据权利要求1所述的方法，其中
所述第一LED堆的多个第一III族氮化物层包括：
第一n型层，设置在所述基底表面上；
第一活性层，配置为设置在所述第一n型层上来生成具有所述第一波长的光；和
第一p型层，设置在所述第一活性层上，和/或
所述第二LED堆的多个III族氮化物层包括：
第二n型层，设置在所述n++层上；
第二活性层，配置为设置在所述第二n型层上来生成具有第二波长的光，其中，所述第二波长不同于第一波长；和
第二p型层，设置在所述第二活性层上。
3.根据权利要求2所述的方法，其中
所述第一LED堆的第一活性层包括第一多量子阱叠层，所述第一多量子阱叠层配置为输出所述第一波长的光；以及
所述第二LED堆的第二活性层包括第二多量子阱叠层，所述第二多量子阱叠层配置为输出所述第二波长的光。
4.根据权利要求3所述的方法，其中
所述第一多量子阱叠层包括GaN和InXGa1-XN的交替层，其中0<X≤1；
所述第二多量子阱叠层包括GaN和InYGa1-YN的交替层，其中0<Y≤1。
5.根据权利要求2至4中任一项所述的方法，其中
所述第一LED堆包括在所述第一活性层和所述第一p型层之间的第一电子阻挡层；和/或
所述第二LED堆包括在所述第二活性层和所述第二p型层之间的第二电子阻挡层。
6.根据前述权利要求中任一项所述的方法，还包括
(g)选择性地移除所述第一LED堆的部分和所述第二LED堆的部分以暴露所述第一LED堆的侧壁表面和所述第二LED堆的侧壁表面，以便在所述LED阵列的第一部分和所述LED阵列的第二部分之间定义沟槽；以及
(h)在所述沟槽中沉积钝化层以覆盖所述第一LED堆的侧壁表面和所述第二LED堆的侧壁表面。
7.根据权利要求6所述的方法，其中
所述LED阵列的多个第一部分形成在所述基底的对应的第一部分上的基底表面上，在所述LED阵列的多个第一部分中，所述第二LED堆被选择性地移除；以及
在每个所述LED阵列的第一部分和所述第二LED堆之间形成多个沟槽，所述第二LED堆覆盖所述基底表面的多个第二部分。
8.根据前述权利要求中任一项所述的方法，其中
所述第一LED堆通过在第一温度下的工艺来形成；以及
所述第二LED堆通过在低于所述第一温度的第二温度下的工艺来形成。
9.根据前述权利要求中任一项所述的方法，其中，所述第二波长比所述第一波长长。
10.根据前述权利要求中任一项所述的方法，其中，选择性地移除所述第一LED堆或第二LED堆中的至少一个的部分的步骤包括：
在对所述基底表面的第一部分进行覆盖的所述第一LED堆的部分上，或者在对所述基底表面的第二部分进行覆盖的所述第二LED堆的部分上选择性地沉积掩模层；以及
刻蚀所述第一LED堆或第二LED堆的暴露部分，以暴露下面的层。
11.根据前述权利要求中任一项所述的方法，其中
所述第一波长是至少380nm且不大于480nm；和/或
所述第二波长是至少500nm且不大于580nm。
12.根据前述权利要求中任一项所述的方法，其中，所述LED阵列的每个部分在所述基底上具有小于100μm×100μm的表面尺寸。
13.根据前述权利要求中任一项所述的方法，其中
所述n++层具有至少1019cm-3的电荷载流子密度；和/或
所述p++层具有至少1019cm-3的电荷载流子密度。
14.根据前述权利要求中任一项所述的方法，其中，在所述基底之上形成所述n++层以覆盖所述p++层包括：
在所述n++层内形成刻蚀停止子层，所述刻蚀停止子层包括包含Al的III族氮化物。
15.根据前述权利要求中任一项所述的方法，还包括：
(i)在对所述第一LED堆进行覆盖的所述n++层的第一部分上为所述LED阵列的第一部分形成第一接触层，和/或在所述第二LED堆的第一部分上为所述LED阵列的第二部分形成第二接触层。
16.根据权利要求15所述的方法，其中
所述第一接触层包括Ti、Al和Mo中的一个或多个；以及
所述第二接触层包括Ni、Pt、Au和氧化铟锡(ITO)中的一个或多个。
17.根据前述权利要求中任一项所述的方法：
其中，选择性地移除所述第一LED堆的第二部分，以在形成所述n++层之前暴露所述基底表面的第二部分，以及
所述n++层在所述基底表面之上形成，使得n++层覆盖所述第一LED堆的第一部分和所述基底表面的第二部分，使得所述第二LED堆的第二部分设置在所述基底表面的第二部分上。
18.根据权利要求17所述的方法，其中
将所述p++层的第二部分与所述第一LED堆的第二部分一起选择性地移除，以暴露所述基底表面的第二部分。
19.根据权利要求17所述的方法，其中
在所述p++层的形成之前，选择性地移除所述第一LED堆的第二部分，以暴露所述基底表面的第二部分。
20.根据权利要求1至16中任一项所述的方法，其中
所述LED阵列的第二部分还包括：
所述p++层的第二部分，在所述p++层的第二部分上提供所述n++层的第二部分；以及
所述第一LED堆的第二部分，在所述第一LED堆的第二部分上提供所述p++层的第二部分。
21.根据权利要求20所述的方法，其中
选择性地移除所述第一LED堆的部分和所述第二LED堆的部分包括：
第一选择性移除步骤，包括：
选择性地掩盖所述第二LED堆的第二部分；以及
选择性地移除所述第二LED堆的未掩盖部分，其中，所述第一选择性移除步骤终止于所述n++层；以及
第二选择性移除步骤，包括：
选择性地掩盖所述LED阵列的第一部分和第二部分；以及
选择性地移除所述LED阵列的未掩盖部分。
22.一种发光二极管(LED)阵列前体，包括：
基底，具有基底表面；
第一LED堆，设置在所述基底表面的第一部分上，所述第一LED堆包括多个第一III族氮化物层，所述多个第一III族氮化物层定义第一半导体结，所述第一半导体结配置为输出具有第一波长的光，其中，所述第一半导体结的n型侧取向为朝向所述基底表面；
p++层，设置在所述第一LED堆上，所述p++层包括III族氮化物；
n++层，具有：第一部分，其覆盖所述第一LED堆的p++层；和第二部分，其覆盖所述基底表面的第二部分，其中，在所述n++层和所述p++层之间的界面处形成隧道结，所述n++层包括III族氮化物；
第二LED堆，设置在覆盖所述基底表面的第二部分的所述n++层的第二部分上，所述第二LED堆包括多个第二III族氮化物层，所述多个第二III族氮化物层定义第二半导体结，所述第二半导体结配置为输出具有不同于所述第一波长的第二波长的光，其中，所述半导体结的n型侧设置为朝向所述n++层。
23.根据权利要求22所述的LED阵列，其中
所述第一LED堆的多个第一III族氮化物层包括：
第一n型层，设置在所述基底表面上；
第一活性层，配置为设置在所述第一n型层上来生成具有第一波长的光；和
第一p型层，设置在所述第一活性层上；
第二n型层，设置在所述n++层上；
所述第二LED堆的多个第二III族氮化物层包括：
第二n型层，设置在所述n++层上；
第二活性层，配置为设置在所述第二n型层上来生成具有所述第二波长的光；和
第二p型层，设置在所述第二活性层上。
24.根据权利要求22或23所述的LED阵列，其中
在对所述基底表面的第一部分进行覆盖的所述第一LED堆和在对所述基底的第二部分进行覆盖的所述第二LED堆之间设置沟槽，所述沟槽由所述第一LED堆的侧壁表面和第二LED堆的侧壁表面定义；以及
在所述沟槽中设置钝化层以覆盖所述第一LED堆的侧壁表面和第二LED堆的侧壁表面。
25.根据权利要求22至24中任一项所述的LED阵列，还包括
第一接触层，设置在对所述第一LED堆进行覆盖的所述n++层的第一部分上；和/或第二接触层，设置在所述第二LED堆上。
26.根据权利要求25所述的方法，其中
所述第一接触层包括Ti、Al和Mo中的一个或多个；以及
所述第二接触层包括Ni、Pt、Au和氧化铟锡(ITO)中的一个或多个。
27.根据权利要求25或26所述的LED阵列，其中
在对所述第一LED堆进行覆盖的第二n型层和所述第一接触层之间设置第一粘附层，和/或在设置的所述第二接触层和所述第二LED堆的第二p型层之间设置第二粘附层。
28.根据权利要求22至27中任一项所述的LED阵列，其中
所述n++层的第二部分设置在所述p++层的第二部分上，以及
所述p++层的第二部分设置在所述第一LED堆的第二部分上，所述第一LED堆设置在所述基底表面上。
29.根据权利要求22至28中任一项所述的LED阵列，其中，在所述n++层内形成刻蚀停止子层，所述刻蚀停止子层包括包含Al的III族氮化物。
CN202080069579.0A 2019-08-06 2020-07-24 Led阵列和形成led阵列的方法 Pending CN114556577A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1911246.5 2019-08-06
GB1911246.5A GB2586580B (en) 2019-08-06 2019-08-06 LED array and method of forming a LED array
PCT/EP2020/071024 WO2021023532A1 (en) 2019-08-06 2020-07-24 Led array and method of forming a led array

Publications (1)

Publication Number Publication Date
CN114556577A true CN114556577A (zh) 2022-05-27

Family

ID=67990859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080069579.0A Pending CN114556577A (zh) 2019-08-06 2020-07-24 Led阵列和形成led阵列的方法

Country Status (8)

Country Link
US (1) US20220293673A1 (zh)
EP (1) EP4010934A1 (zh)
JP (1) JP7387871B2 (zh)
KR (1) KR20220038430A (zh)
CN (1) CN114556577A (zh)
GB (1) GB2586580B (zh)
TW (1) TWI755009B (zh)
WO (1) WO2021023532A1 (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386428A (en) * 1993-11-02 1995-01-31 Xerox Corporation Stacked active region laser array for multicolor emissions
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
JP3620877B2 (ja) * 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
JP3341492B2 (ja) * 1994-09-16 2002-11-05 豊田合成株式会社 ３族窒化物半導体発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH1174566A (ja) * 1997-08-29 1999-03-16 Mitsubishi Materials Corp 多色発光素子
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
KR20110019390A (ko) 2008-06-05 2011-02-25 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접합형 반도체 파장 변환기를 갖는 발광 다이오드
WO2010074987A2 (en) 2008-12-24 2010-07-01 3M Innovative Properties Company Light generating device having double-sided wavelength converter
US8865493B2 (en) 2008-12-24 2014-10-21 3M Innovative Properties Company Method of making double-sided wavelength converter and light generating device using same
JP5854419B2 (ja) 2011-03-18 2016-02-09 国立大学法人山口大学 多波長発光素子及びその製造方法
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
FR3019380B1 (fr) * 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
US9825088B2 (en) * 2015-07-24 2017-11-21 Epistar Corporation Light-emitting device and manufacturing method thereof
WO2017192667A1 (en) 2016-05-04 2017-11-09 Schneider Jr Richard P Monolithic multicolor direct view display containing different color leds and method of making thereof
KR102559993B1 (ko) * 2016-05-16 2023-07-26 엘지이노텍 주식회사 반도체 소자
CN107068811B (zh) 2017-03-15 2019-06-18 京东方科技集团股份有限公司 发光二极管装置的制作方法以及发光二极管装置
KR101931798B1 (ko) * 2017-09-19 2018-12-21 주식회사 썬다이오드코리아 다중 터널 정션 구조를 가지는 발광 다이오드
US10804429B2 (en) * 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
FR3076080B1 (fr) 2017-12-27 2019-11-29 Aledia Pseudo-substrat pour dispositif optoelectronique et son procede de fabrication

Also Published As

Publication number Publication date
WO2021023532A1 (en) 2021-02-11
GB201911246D0 (en) 2019-09-18
TW202121676A (zh) 2021-06-01
GB2586580A (en) 2021-03-03
GB2586580B (en) 2022-01-12
TWI755009B (zh) 2022-02-11
US20220293673A1 (en) 2022-09-15
JP7387871B2 (ja) 2023-11-28
KR20220038430A (ko) 2022-03-28
EP4010934A1 (en) 2022-06-15
JP2022543821A (ja) 2022-10-14

Similar Documents

Publication Publication Date Title
US11251223B2 (en) Array substrate, method of manufacturing the same, and display device
JP2020504449A (ja) 発光ダイオードを備えた光電子デバイス
US11677043B2 (en) Light emitting diode device
EP4088326B1 (en) High resolution monolithic rgb arrays
KR20230058638A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
US20220020810A1 (en) Multi-colour electroluminescent display device and method for manufacturing such a device
US20230290806A1 (en) Led device and method of manufacture
KR20210036199A (ko) 반도체 장치, 그 제조 방법, 및 이를 포함하는 디스플레이 장치
US11527642B2 (en) Semiconductor device, method of fabricating the same, and display device including the same
US20230299231A1 (en) Led structures and methods of manufacturing led structure
US20240006460A1 (en) Voltage-controllable monolithic native rgb arrays
JP7387871B2 (ja) Ｌｅｄアレイおよびｌｅｄアレイを形成する方法
CN114424350A (zh) 发光二极管阵列
TWI803841B (zh) 高分辨率單體式ｒｇｂ陣列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination