JP7387871B2 - Ｌｅｄアレイおよびｌｅｄアレイを形成する方法 - Google Patents

Ｌｅｄアレイおよびｌｅｄアレイを形成する方法 Download PDF

Info

Publication number
JP7387871B2
JP7387871B2 JP2022507460A JP2022507460A JP7387871B2 JP 7387871 B2 JP7387871 B2 JP 7387871B2 JP 2022507460 A JP2022507460 A JP 2022507460A JP 2022507460 A JP2022507460 A JP 2022507460A JP 7387871 B2 JP7387871 B2 JP 7387871B2
Authority
JP
Japan
Prior art keywords
layer
led stack
led
stack
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022507460A
Other languages
English (en)
Other versions
JP2022543821A (ja
Inventor
ピノス，アンドレア
ユィ，シアン
アシュトン，サイモン
シップ，ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2022543821A publication Critical patent/JP2022543821A/ja
Application granted granted Critical
Publication of JP7387871B2 publication Critical patent/JP7387871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

技術分野
本開示は、ＬＥＤアレイおよびＬＥＤアレイを形成するための方法に関する。特に、本開示は、ＩＩＩ族窒化物を含むＬＥＤアレイに関する。
背景技術
モノリシックマイクロＬＥＤアレイは、収率およびスループットの制約のためにピックアンドプレース製造方法が好ましくない小さなピッチの非常に高解像度のディスプレイの製造によく適している。効率的な単色（青色）ＧａＮモノリシックマイクロＬＥＤアレイを製造するための技術は、当技術分野で知られている。フルカラーのマイクロＬＥＤベースのディスプレイを製造するには、赤色および緑色のサブピクセルをディスプレイに統合する必要がある。
フルカラーディスプレイを形成するための１つの方法は、各々が例えば赤色、緑色および青色光の１つを出力するように構成された複数の異なるＬＥＤを備えるＬＥＤアレイを提供することである。蛍光体または量子ドットなどの色変換材料を使用するのではなく、エレクトロルミネッセンスによって完全な色スペクトルが直接生成される場合、そのようなＬＥＤアレイは一般に「ネイティブ」ＬＥＤアレイとして知られている。
ネイティブ多色ＬＥＤアレイは、複数の選択的領域成長（ＳＡＧ）堆積ステップによって形成することができる。この方法は、ＳＡＧステップで形成されるサブピクセルの成長条件が局所的な環境によって深刻な影響を受ける（すなわち、堆積パラメータは高度に幾何学的形状に依存する）ため、困難である。したがって、ＳＡＧによって複数のネイティブＬＥＤを形成するための成長パラメータは、特定のマスクレイアウトに合わせて調整する必要がある。したがって、ディスプレイ／ＬＥＤの幾何学的形状のわずかな変化では、すべてのＳＡＧを再較正する必要があり得る。例えば、図１ａに示すように、青色光活性領域を有する第１のＬＥＤがＧａＮ基板の第１の領域上に選択的に形成されるＳＡＧプロセスが、英国特許第１８１１１０９．６号明細書に開示されている。次いで、青色光活性領域を有する第１のＬＥＤは、ＳｉＯ２マスク層でコーティングされる。続いて、図１ｂに示すように、緑色光活性領域を有する第２のＬＥＤが、後続のＳＡＧ堆積ステップによってＧａＮ基板の第２の領域上に選択的に形成される。
ＬＥＤのＳＡＧ製造は、中程度から大きなピクセル寸法について、単一のサブピクセルにわたって不均一な組成をもたらす可能性がある。これにより、発光波長が広くなり、ディスプレイの色純度が低下する。さらに、ＳＡＧプロセスで使用されるマスク材料は、例えば、米国特許出願公開第２００４／０１２９９２９Ａ１号明細書に記載されているように、望ましくない不純物で活性領域が汚染される可能性がある。したがって、図１のＳｉＯ２マスク層は、第２のＬＥＤの汚染につながる可能性がある。
最後に、ＬＥＤアレイのマスクされた領域内のｐ型ＧａＮ表面は、後続のＬＥＤ接合のその後の高温堆積中に分解し、それによって、前のステップで堆積された接合部へのアノードコンタクトを損なう可能性があることが観察された。これは、以下のＬＥＤ接合の堆積のためのプロセスウィンドウを制限する。
本発明の目的は、従来技術の方法に関連する問題の少なくとも１つに対処する、または少なくとも、それに対する商業的に有用な代替物を提供する、ＬＥＤアレイを形成する改善された方法を提供することである。
発明の概要
本発明者らは、ＬＥＤアレイを形成するときに、幾何学的形状に依存しない堆積プロセスを使用することが望ましいことを認識した。例えば、層が基板にわたって堆積され、続いてパターニング（例えば、ビアエッチング）される堆積プロセスは、幾何学的形状に依存していないと見なされ得る。しかしながら、本発明者らは、ＩＩＩ族窒化物ＬＥＤアレイをパターニングすることに関連する１つの問題が、例えば「Ｊｏｕｒｎａｌ ｏｆ Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ、１５０（９）Ｇ５１３－Ｇ５１９（２００３）」に記載されているように、ｐ型半導体ＩＩＩ族窒化物上でエッチングプロセスを終了するとｐ型材料の導電性が損なわれることであることに気付いた。
したがって、本開示の第１の態様によれば、ＬＥＤアレイを形成する方法が提供される。本方法は、
（ａ）基板の基板表面上に第１のＬＥＤスタックを形成するステップであって、第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された第１の半導体接合を画定する複数の第１のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、基板表面に向けて配向される、ステップと、
（ｂ）第１のＬＥＤスタック上にｐ＋＋層を形成するステップであって、ｐ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｃ）ｐ＋＋層を覆うように基板の上にｎ＋＋層を形成するステップであって、ｎ＋＋層とｐ＋＋層との間の界面にトンネル接合が形成され、ｎ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｄ）ｎ＋＋層上に第２のＬＥＤスタックを形成するステップであって、第２のＬＥＤスタックは、第１の波長とは異なる第２の波長を有する光を出力するように構成された第２の半導体接合を画定する複数の第２のＩＩＩ族窒化物層を備え、第２の半導体接合のｎ型側は、ｎ＋＋層の最も近くに設けられる、ステップと、を含み、
本方法は、
基板表面上の第１のＬＥＤスタックの部分および第２のＬＥＤスタックの部分を選択的に除去して、
第２のＬＥＤスタックが選択的に除去されたＬＥＤアレイの第１の部分であって、
第１のＬＥＤスタックの第１の部分と、
ｐ＋＋層の第１の部分と、
第１のＬＥＤスタックの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層の第１の部分と、を備える、ＬＥＤアレイの第１の部分と、
ＬＥＤアレイの第２の部分であって、
ｎ＋＋層の第２の部分と、
ｎ＋＋層の第２の部分上に設けられた第２のＬＥＤスタックの第１の部分と、を備える、ＬＥＤアレイの第２の部分と、を画定するステップをさらに含む。
第１の態様による方法は、基板上に２つの異なるネイティブＬＥＤを形成する方法を提供する。従来技術の方法とは対照的に、第１の態様の方法は、基板にわたる第１のＬＥＤスタックおよび第２のＬＥＤスタックの各々の形成と、それに続く選択的除去ステップとを可能にする。したがって、第１のＬＥＤスタックおよび第２のＬＥＤスタックは、形成されるＬＥＤの幾何学的形状に依存せずに基板上に成長させることができる。したがって、第１の態様による方法は、デバイス形状が変更されたときに第１のＬＥＤスタックおよび第２のＬＥＤスタックを形成するための処理方法を較正する必要なしに、様々な異なるデバイス形状に使用することができる。
上述したように、ＬＥＤスタックの部分を選択的に除去することに伴う１つの問題は、選択的除去プロセスがｐ型半導体層上で終端され得ないことである。第１の態様の方法では、第１のＬＥＤスタックがｐ型半導体ＩＩＩ族窒化物で終端されないように、第１のＬＥＤスタックの上部にトンネル接合が設けられる。したがって、第１のＬＥＤスタック上の第２のＬＥＤスタックのその後の堆積および除去は、第１のＬＥＤスタックの第１のｐ型層の導電性を損なうことはない。したがって、第１の態様による方法は、幾何学的形状に依存しないプロセスを使用して同じ基板上に異なるネイティブＬＥＤ（第１のＬＥＤスタックおよび第２のＬＥＤスタック）をモノリシックに形成することを可能にする。
重要なことに、第１の態様による方法は、マスク層上に第１のＬＥＤスタックおよび第２のＬＥＤスタックの層のいずれも形成することを含まない。したがって、第１の態様による方法は、マスク層汚染（例えば、ＬＥＤスタック層のＳｉまたはＯ汚染）に関連する問題を低減または排除する。
したがって、第１の態様による方法は、
（ａ）基板の基板表面上に第１のＬＥＤスタックを形成するステップであって、第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された第１の半導体接合を画定する複数の第１のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、基板表面に向けて配向される、ステップと、
（ｂ）第１のＬＥＤスタック上にｐ＋＋層を形成するステップであって、ｐ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｃ）ｐ＋＋層を覆うように基板の上にｎ＋＋層を形成するステップであって、ｎ＋＋層とｐ＋＋層との間の界面にトンネル接合が形成され、ｎ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｄ）ｎ＋＋層上に第２のＬＥＤスタックを形成するステップであって、第２のＬＥＤスタックは、第１の波長とは異なる第２の波長を有する光を出力するように構成された第２の半導体接合を画定する複数の第２のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、ｎ＋＋層の最も近くに設けられる、ステップと、
（ｅ）基板表面上の第２のＬＥＤスタックの部分を選択的に除去するステップと、を含み、
本方法は、
ｎ＋＋層の形成前、または第２のＬＥＤスタックの形成後に、第１のＬＥＤスタックの部分を選択的に除去して、
第２のＬＥＤスタックが選択的に除去されたＬＥＤアレイの第１の部分であって、
第１のＬＥＤスタックの第１の部分と、
ｐ＋＋層の第１の部分と、
第１のＬＥＤスタックの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層の第１の部分と、を備える、ＬＥＤアレイの第１の部分と、
ＬＥＤアレイの第２の部分であって、
ｎ＋＋層の第２の部分と、
ｎ＋＋層の第２の部分上に設けられた第２のＬＥＤスタックの第１の部分と、を備える、ＬＥＤアレイの第２の部分と、を画定するステップをさらに含む。
いくつかの実施形態では、ｐ＋＋層は、ｎ＋＋層の形成前に１つまたは複数の表面処理プロセスに供されてもよい。例えば、ｐ＋＋層は、ｎ＋＋層の形成前にアニーリングステップに供されてもよい。アニーリングステップは、ｐ＋＋層中のアクセプタイオン（例えばＭｇイオン）の活性化を高めるために設けられてもよい。ｐ＋＋層は、ｐ＋＋層をＢＨＦに曝露する表面処理プロセスに供されてもよい。ＢＨＦ処理は、ｎ＋＋層が形成されることになるｐ＋＋層の表面付近に形成されるアクセプタイオンの濃度を打ち消すことができる。ｐ＋＋層に１つまたは複数の表面処理プロセスを適用することによって、ｎ＋＋層とｐ＋＋層との間に形成されるトンネル接合の抵抗を低減することができる。このように、ｐ＋＋層およびｎ＋＋層の堆積は、エクスサイチュ表面処理ステップによって分離された２つの異なる堆積ステップで行われてもよい。このような方法は、アクセプタイオン（例えば、Ｍｇ）のｐ＋＋層からｎ＋＋層への拡散を低減または防止することができる。
いくつかの実施形態では、第１のＬＥＤスタックは、基板表面上に設けられた第１のｎ型層と、第１のｎ型層上に設けられた、第１の波長を有する光を生成するように構成された第１の活性層と、第１の活性層上に設けられた第１のｐ型層とを備える。第１のＬＥＤスタックの各層は、ＩＩＩ族窒化物を含んでもよい。各層は、実質的に連続した層として形成されてもよい。
いくつかの実施形態では、第２のＬＥＤスタックは、ｎ＋＋層上に設けられた第２のｎ型層と、第２のｎ型層上に設けられた、第２の波長を有する光を生成するように構成された第２の活性層であって、第２の波長は第１の波長とは異なる、第２の活性層と、第２の活性層上に設けられた第２のｐ型層とを備える。第２のＬＥＤスタックの各層は、ＩＩＩ族窒化物を含んでもよい。第２のＬＥＤスタックの各層は、実質的に連続した層として形成されてもよい。
いくつかの実施形態では、第１のＬＥＤスタックの第１の活性層は、第１の波長の光を出力するように構成された第１の多重量子井戸積層体を備え、第２のＬＥＤスタックの第２の活性層は、第２の波長の光を出力するように構成された第２の多重量子井戸積層体を備える。したがって、ＬＥＤアレイの第１および第２の活性層は、それぞれ第１および第２の波長を有する光を出力する２つの異なるネイティブＬＥＤを提供するように構成することができる。同じ概念は、第３の発光波長を有する第３の活性領域をさらに含むように拡張することができる。
いくつかの実施形態では、第１のＬＥＤスタックは、第１のｎ型層と第１の活性層との間に設けられた第１の歪み緩和積層体を含む。いくつかの実施形態では、第２のＬＥＤスタックは、第２のｎ型層と第２の活性層との間に設けられた第２の歪み緩和積層体を備える。第１および第２の歪み緩和積層体は、基板の格子定数と第１または第２の活性層の格子定数との格子定数の差に対応するために設けられてもよい。
いくつかの実施形態では、第１の多重量子井戸積層体は、ＧａＮとＩｎＸＧａ１－ＸＮとの交互層を備え、０＜Ｘ≦１である。いくつかの実施形態では、第２の多重量子井戸積層体は、ＧａＮとＩｎＹＧａ１－ＹＮとの交互層を備え、０＜Ｙ≦１である。いくつかの実施形態では、第１および第２の歪み緩和積層体はそれぞれ、ＧａＮおよびＩｎＺＧａ１－ＺＮの交互層を備え、０＜Ｚ≦１である。すなわち、いくつかの実施形態では、第１または第２の歪み緩和積層体のみが提供されてもよい。いくつかの実施形態では、第１および第２の歪み緩和積層体の両方が提供されてもよく、第１および第２の歪み緩和積層体は同じであってもよく、または異なっていてもよい。
いくつかの実施形態では、第１のＬＥＤスタックは、第１の活性層と第１のｐ型層との間に第１の電子ブロッキング層を備える。いくつかの実施形態では、第２のＬＥＤスタックは、第２の活性層と第２のｐ型層との間に第２の電子ブロッキング層を備える。第１および第２の電子ブロッキング層は、ＩＩＩ族窒化物、例えばＡｌＧａＮを備えてもよい。第１および第２の電子ブロッキング層は、それぞれの第１または第２の活性領域内の電荷キャリア閉じ込めを高めるように構成されてもよい。
いくつかの実施形態では、ｎ＋＋層はエッチング停止サブ層を備えてもよい。エッチング停止サブ層は、Ａｌを含むＩＩＩ族窒化物を含む。このように、エッチング停止サブ層は、ｎ＋＋層４０の他の材料よりもエッチングに対して耐性があるｎ＋＋層のサブ層を提供するように構成されてもよい。したがって、エッチング停止層は、選択的除去プロセスを終端することができる表面を提供することができる。
いくつかの実施形態では、第１の波長は、少なくとも３８０ｎｍおよび４８０ｎｍ以下であり得る。いくつかの実施形態では、第２の波長は、少なくとも５００ｎｍおよび５８０ｎｍ以下であり得る。したがって、ＬＥＤアレイは、実質的に青色の可視光および実質的に緑色の可視光を出力するように構成されたネイティブＬＥＤを提供することができる。
いくつかの実施形態では、ＬＥＤアレイの各部分は、１００μｍ×１００μｍ未満の表面寸法を基板上に有する。したがって、第１の態様による方法は、マイクロＬＥＤを提供してもよい。マイクロＬＥＤアレイは、マイクロＬＥＤのアレイである。
いくつかの実施形態では、ｎ＋＋層は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有する。いくつかの実施形態では、ｐ＋＋層は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有する。例えば、いくつかの実施形態では、ｎ＋＋層は、少なくとも１０１９ｃｍ－３のドナー密度（ＮＤ）を有するドナーを備えてもよい。いくつかの実施形態では、ｐ＋＋層は、少なくとも１０２０ｃｍ－３のアクセプタ密度（ＮＡ）を有するアクセプタを備えてもよい。
いくつかの実施形態では、方法は、第１のＬＥＤスタックを覆う第２のｎ型層上に第１のコンタクト層を形成するステップ、および／または第２のＬＥＤスタックの第２のｐ型層上に第２のコンタクト層を形成するステップをさらに含んでもよい。例えば、いくつかの実施形態では、第１のコンタクト層は、ｎ型半導体（例えば、ｎ型ＧａＮ）へのオーミックコンタクトを形成するのに適した１つまたは複数の金属層を備える。したがって、第１のコンタクト層は、Ｔｉ、Ａｌ、またはＭｏ（例えば、ＴｉまたはＭｏベースのスタック）を含んでもよい。いくつかの実施形態では、第２のコンタクト層は、ｐ型半導体（例えば、ｐ型ＧａＮ）へのオーミックコンタクトを形成するのに適した１つまたは複数の金属層を備える。したがって、第２のコンタクト層は、Ｎｉ、Ｐｄ、またはＰｔ（例えば、ＮｉベースまたはＰｔベースまたはＰｄベースのスタック）を含んでもよい。
第１の態様のいくつかの実施形態では、第１または第２のＬＥＤスタックの少なくとも一方の部分を選択的に除去するステップは、基板表面の第１または第２の部分を覆う第１または第２のＬＥＤスタックの部分上にマスク層を選択的に堆積するステップと、第１または第２のＬＥＤスタックの露出部分をエッチングして下の層を露出させるステップとを含む。有利には、第１の態様によるエッチングステップは、ｐ型半導体層上で終端されない。
本開示のいくつかの実施形態によれば、方法は、第２のＬＥＤスタックの形成前に第１のＬＥＤスタックの部分を選択的に除去するステップを実行するステップを含む。
したがって、いくつかの実施形態では、ｎ＋＋層を形成する前に、第１のＬＥＤスタックの第２の部分を選択的に除去して基板表面の第２の部分を露出させることができ、ｎ＋＋層は、ｎ＋＋層が第１のＬＥＤスタックの第１の部分および基板表面の第２の部分を覆うように基板表面の上に形成され、その結果、第２のＬＥＤスタックの第２の部分が基板表面の第２の部分上に設けられる。
いくつかの実施形態では、ｐ＋＋層の第２の部分は、基板表面の第２の部分を露出させるために第１のＬＥＤスタックの第２の部分と共に選択的に除去される。すなわち、第１のＬＥＤスタックの第２の部分およびｐ＋＋層の第２の部分は、ｎ＋＋層の形成前（すなわち、ｐ＋＋層の形成とｎ＋＋層の形成との間）に選択的に除去される。
すなわち、第１の態様のいくつかの実施形態によれば、方法は、
（ａ）基板の基板表面上に第１のＬＥＤスタックを形成するステップであって、第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された半導体接合を画定する複数のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、基板表面に向けて配向される、ステップと、
（ｂ）第１のＬＥＤスタック上にｐ＋＋層を形成するステップであって、ｐ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｃ）第１のＬＥＤスタックの第１の部分およびｐ＋＋層の第１の部分が設けられたＬＥＤアレイの第１の部分と、第１のＬＥＤスタックおよびｐ＋＋層が選択的に除去されたＬＥＤアレイの第２の部分とを画定するために、第１のＬＥＤスタックの部分およびｐ＋＋層を選択的に除去するステップと、
（ｄ）ｐ＋＋層を覆うようにＬＥＤアレイの第１の部分および第２の部分の上にｎ＋＋層を形成するステップであって、ｎ＋＋層とｐ＋＋層との間の界面にトンネル接合が形成され、ｎ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｅ）ｎ＋＋層上に第２のＬＥＤスタックを形成するステップであって、第２のＬＥＤスタックは、第１の波長とは異なる第２の波長を有する光を出力するように構成された半導体接合を画定する複数のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、ｎ＋＋層の最も近くに設けられる、ステップと、
（ｆ）ＬＥＤアレイの第１の部分から第２のＬＥＤスタックの部分を選択的に除去して、
第２のＬＥＤスタックが選択的に除去されたＬＥＤアレイの第１の部分であって、
第１のＬＥＤスタックの第１の部分と、
ｐ＋＋層の第１の部分と、
第１のＬＥＤスタックの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層の第１の部分と、を備える、ＬＥＤアレイの第１の部分と、
ＬＥＤアレイの第２の部分であって、
ｎ＋＋層の第２の部分と、
ｎ＋＋層の第２の部分上に設けられた第２のＬＥＤ構造の第１の部分と、を備える、ＬＥＤアレイの第２の部分と、を画定するステップと、を含む。
いくつかの実施形態では、方法は、ＬＥＤアレイの第１の部分と第２の部分との間のＬＥＤアレイの領域内の第１のＬＥＤスタックおよび第２のＬＥＤスタックの部分を選択的に除去するステップをさらに含むことができる。例えば、方法は、
（ｆ）ＬＥＤアレイの第１の部分とＬＥＤアレイの第２の部分との間にトレンチを画定するために、第１のＬＥＤスタックおよび第２のＬＥＤスタックの部分を選択的に除去して、第１のＬＥＤスタックおよび第２のＬＥＤスタックの側壁表面を露出させるステップと、
（ｇ）第１のＬＥＤスタックおよび第２のＬＥＤスタックの側壁表面を覆うようにトレンチ内にパッシベーション層を堆積するステップと、を含むことができる。
したがって、本開示の実施形態は、異なるネイティブＬＥＤを有するＬＥＤアレイを形成するための方法を提供することができる。
いくつかの実施形態では、複数の第１のＬＥＤスタックが、基板のそれぞれの第１の部分の基板表面（すなわち、第２のＬＥＤスタックが選択的に除去されたＬＥＤアレイの複数の第１の部分）上に形成される。いくつかの実施形態では、基板表面の複数の第２の部分を覆う第１のＬＥＤスタックと第２のＬＥＤスタックとの間に複数のトレンチが形成される。すなわち、いくつかの実施形態では、第１の態様による方法は、第１の波長を有する光を出力するように構成された複数のＬＥＤと、第２の波長を有する光を出力するように構成された複数のＬＥＤとを備えるＬＥＤアレイを提供することができる。
いくつかの実施形態では、第１のＬＥＤスタックは、第１の温度におけるプロセスによって形成され、第２のＬＥＤスタックは、第１の温度よりも低い第２の温度におけるプロセスによって形成される。したがって、第１の態様による方法は、第１のＬＥＤスタックおよび第２のＬＥＤスタックを形成するための処理温度の差を考慮してもよい。したがって、一旦形成された第１のＬＥＤスタックは、第２のＬＥＤスタックを形成するためのより低い処理温度に供され、それによって処理温度に関連する熱誘起効果を低減または排除する。例えば、第１のＬＥＤスタックを形成するステップは、量子井戸層を形成する（活性層の一部を形成する）１つまたは複数のステップを含むことができる。したがって、第１のＬＥＤスタックを形成するための第１の温度は、活性層（または活性層の量子井戸層）を形成するために使用される第１の温度であってもよい。第２のＬＥＤスタックを形成するための第２の温度は、第２の活性層、または第２の活性層の量子井戸層を形成するための第２の温度であってもよい。第２の温度は、第１の温度よりも低い温度になる。
いくつかの実施形態では、第２の波長は第１の波長よりも長い。すなわち、本開示による方法は、まず短波長ＬＥＤを形成し、続いて長波長ＬＥＤを形成することができる。短波長ＬＥＤは、長波長ＬＥＤよりも高い処理温度を有することができる（すなわち、第１のＬＥＤスタックの処理温度は、第２のＬＥＤスタックの処理温度よりも高くてもよい）。
本開示のいくつかの実施形態によれば、方法は、任意の選択的除去ステップを実行する前に、第１のＬＥＤスタックおよび第２のＬＥＤスタックを形成するステップを含む。重要なことには、第１のＬＥＤスタックおよび第２のＬＥＤスタックは、任意のパターニング（選択的除去）ステップの前に基板上に連続層として形成されてもよい。したがって、第１のＬＥＤスタックおよび第２のＬＥＤスタックの形成は、ＬＥＤアレイの幾何学的形状に依存しなくてもよい。
したがって、第１の態様のいくつかの実施形態では、ＬＥＤアレイの第２の部分は、ｎ＋＋層の第２の部分が設けられたｐ＋＋層の第２の部分と、ｐ＋＋層の第２の部分が設けられた第１のＬＥＤスタックの第２の部分と、をさらに備える。
したがって、第１のＬＥＤスタックの一部および第２のＬＥＤスタックの一部を選択的に除去するステップは、第１の選択的除去ステップであって、
第２のＬＥＤスタックの第２の部分を選択的にマスキングするステップと、
第２のＬＥＤスタックのマスクされていない部分を選択的に除去するステップと、を含み、選択的除去ステップは、ｎ＋＋層で終端する、第１の選択的除去ステップと、
第２の選択的除去ステップであって、
ＬＥＤアレイの第１の部分および第２の部分を選択的にマスキングするステップと、
ＬＥＤアレイのマスクされていない部分を選択的に除去するステップと、を含む、第２の部分を選択的にマスキングするステップと、を含む。
例えば、第１の態様による方法は、
（ａ）基板の基板表面上に第１のＬＥＤスタックを形成するステップであって、第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された半導体接合を画定する複数のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、基板表面に向けて配向される、ステップと、
（ｂ）第１のＬＥＤスタック上にｐ＋＋層を形成するステップであって、ｐ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｃ）ｐ＋＋層を覆うように基板の上にｎ＋＋層を形成するステップであって、ｎ＋＋層とｐ＋＋層との間の界面にトンネル接合が形成され、ｎ＋＋層はＩＩＩ族窒化物を含む、ステップと、
（ｄ）ｎ＋＋層上に第２のＬＥＤスタックを形成するステップであって、第２のＬＥＤスタックは、第１の波長とは異なる第２の波長を有する光を出力するように構成された半導体接合を画定する複数のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、ｎ＋＋層の最も近くに設けられる、ステップと、
（ｅ）基板表面上の第１のＬＥＤスタックの部分および第２のＬＥＤスタックの部分を選択的に除去して、
第２のＬＥＤスタックが選択的に除去されたＬＥＤアレイの第１の部分であって、
第１のＬＥＤスタックの第１の部分と、
ｐ＋＋層の第１の部分と、
第１のＬＥＤスタックの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層の第１の部分と、を備える、ＬＥＤアレイの第１の部分と、
ＬＥＤアレイの第２の部分であって、
第１のＬＥＤスタックの第２の部分と、
ｐ＋＋層の第２の部分と、
ｎ＋＋層の第２の部分と、
ｎ＋＋層の第２の部分上に設けられた第２のＬＥＤ構造の第１の部分と、を備える、ＬＥＤアレイの第２の部分と、を画定するステップと、を含む。
いくつかの実施形態では、ＬＥＤアレイの第１の部分および第２の部分は、ＬＥＤアレイの第１の部分および第２の部分を取り囲む第２のＬＥＤスタック、ｐ＋＋層、ｎ＋＋層、および第１のＬＥＤスタックの部分を選択的に除去することによって互いに分離されてもよい。
本開示の第２の態様によれば、発光ダイオード（ＬＥＤ）アレイ前駆体が提供される。ＬＥＤアレイ前駆体は、基板と、第１のＬＥＤスタックと、ｐ＋＋層と、ｎ＋＋層と、第２のＬＥＤスタックとを備える。基板は、基板表面を有する。第１のＬＥＤスタックは、基板表面の第１の部分に設けられ、第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された第１の半導体接合を画定する複数の第１のＩＩＩ族窒化物層を備え、第１の半導体接合のｎ型側は、基板表面に向けて配向される。ｐ＋＋層は第１のＬＥＤスタック上に設けられ、ｐ＋＋層はＩＩＩ族窒化物を含む。ｎ＋＋層は、第１のＬＥＤスタックのｐ＋＋層を覆う第１の部分（例えば、第１のＬＥＤスタックのｐ＋＋層の第１の部分）と、基板表面の第２の部分を覆う第２の部分とを有し、トンネル接合がｎ＋＋層とｐ＋＋層との間の界面に形成され、ｎ＋＋層はＩＩＩ族窒化物を含む。第２のＬＥＤスタックは、基板表面の第２の部分を覆うｎ＋＋層の第２の部分上に設けられ、第２のＬＥＤスタックは、第１の波長とは異なる第２の波長を有する光を出力するように構成された第２の半導体接合を画定する複数の第２のＩＩＩ族窒化物層を備え、半導体接合のｎ型側は、ｎ＋＋層に向かって設けられる。
いくつかの実施形態では、ｎ＋＋層の第２の部分はｐ＋＋層の第２の部分上に設けられ、ｐ＋＋層の第２の部分は第１のＬＥＤスタックの第２の部分上に設けられ、第１のＬＥＤスタックは基板表面上に設けられる。前記第１のＬＥＤスタックを覆う前記ｎ＋＋層の前記第１の部分上に設けられた第１のコンタクト層、および／または前記第２のＬＥＤスタック上に設けられた第２のコンタクト層をさらに備える。前記第１のＬＥＤスタックを覆う前記第２のｎ型層と前記第１のコンタクト層との間に第１の接着層が設けられ、および／または、設けられた前記第２のコンタクト層と前記第２のＬＥＤスタックの前記第２のｐ型層との間に第２の接着層が設けられる。
第２の態様のＬＥＤアレイ前駆体は、本開示の第１の態様による方法によって提供されてもよいことが理解されよう。したがって、第１の態様について説明した任意選択の特徴は、第２の態様のＬＥＤアレイ前駆体にも適用することができる。
ＬＥＤアレイ前駆体における「前駆体」という用語は、記載されたＬＥＤアレイ前駆体が、光の放射を可能にするような各ＬＥＤ用の電気的コンタクトも、関連する回路も必ずしも含まないことに留意されたい。もちろん、第１の態様および第２の態様のＬＥＤアレイ前駆体およびその形成方法は、さらなる電気的コンタクトおよび関連する回路の追加を排除しない。したがって、本開示における前駆体という用語の使用は、最終製品（すなわち、ＬＥＤアレイなどである）を含むことを意図している。
図面の簡単な説明
本開示は、以下の非限定的な図に関連して説明される。本開示のさらなる利点は、図面と併せて考慮するとき、詳細な説明を参照することによって明らかである。
従来技術で知られているＳＡＧによってＬＥＤアレイ前駆体を形成する方法の図を示す。 従来技術で知られているＳＡＧによってＬＥＤアレイ前駆体を形成する方法の図を示す。 本開示の第１の実施形態による方法の中間ステップの図を示す。 トンネル接合における本開示の第１の実施形態による方法の中間ステップの図を示しており、第２のＬＥＤスタックが図２の中間構造の上に形成されている。 本開示の一実施形態によるＬＥＤアレイ前駆体の図を示す。 本開示の一実施形態によるＬＥＤアレイの図を示す。 本開示の第２の実施形態による方法の中間ステップの図を示す。 第１のＬＥＤスタック、トンネル接合、および第２のＬＥＤスタックが基板上に形成される、第２の実施形態による方法の中間ステップの図を示す。 第２のＬＥＤスタックがパターニングされている、第２の実施形態による方法の中間ステップの図を示す。 本開示の一実施形態によるＬＥＤアレイ前駆体の図を示す。 パッシベーション層を含むＬＥＤアレイ前駆体の図を示す。 パッシベーション層および複数のコンタクトビアを含むＬＥＤアレイ前駆体の図を示す。 ギャップ充填コンタクトを含むＬＥＤアレイ前駆体の図を示す。 ギャップ充填コンタクトおよび絶縁スペーサを含むＬＥＤアレイ前駆体の図を示す。 本開示の一実施形態によるＬＥＤアレイの図を示す。 歪み緩和層が設けられる方法の中間ステップの図を示す。 歪み緩和層が設けられる方法のさらなる中間ステップの図を示す。
発明を実施するための形態
本開示の第１の実施形態によれば、ＬＥＤアレイ前駆体を形成する方法が提供される。第１の実施形態の方法を、図２～図４を参照して以下に説明する。
図２に示すように、基板１０が設けられる。基板１０は、ＩＩＩ族窒化物を含む。例えば、図１の実施形態では、基板１０はＧａＮ層を備える。基板１０は、ｎ型ドープＩＩＩ族窒化物であってもよい。図１の実施形態では、基板１０はｎ型ドープＧａＮを備える。ｎ型ドーパントは、ＩＩＩ族窒化物、例えばＳｉまたはＧｅのための任意の適切なｎ型ドーパントであってもよい。基板１０は、約１０１７～１０１９ｃｍ－３のドナー密度でｎ型ドープされてもよい。
いくつかの実施形態では、基板１０はＧａＮの単一層であってもよい。他の実施形態では、基板１０は、支持ウェハ上に設けられたＩＩＩ族窒化物を含む層を備えてもよい。例えば、いくつかの実施形態では、基板１０は、Ｓｉ、ＳｉＣ、またはサファイアウェハ上に設けられた１つまたは複数のＩＩＩ族窒化物層を備えてもよい。
次に、基板１０の表面上に第１のＬＥＤスタック２０が形成される。第１のＬＥＤスタック２０は、基板表面１１のかなりの部分（例えば、表面全体）にわたって形成されてもよい。第１のＬＥＤスタック２０は複数の層を備える。第１のＬＥＤスタック２０の各層は、実質的に連続した層として形成されてもよい。したがって、第１のＬＥＤスタック２０は、基板表面１１上に実質的に連続したスタックとして形成されてもよい。
第１のＬＥＤスタック２０は、第１のＬＥＤスタックが第１の波長を有する光を出力するように構成された半導体接合を形成するように、複数のＩＩＩ族窒化物層を備える。当該技術分野で知られているように、半導体接合は、ｐ型側およびｎ型側を有するダイオードであってもよい。したがって、第１のＬＥＤスタックの複数の層は、半導体接合を画定するように互いに重なって配置される。
図２の実施形態では、第１のＬＥＤスタック２０は、第１の活性層２１と、第１のｐ型半導体層２２とを備える。
いくつかの実施形態では、第１のＬＥＤスタックはまた、第１のｎ型半導体層２３および第１の電子ブロッキング層２４のうちの１つまたは複数を備えてもよい。
図２に示すように、第１の活性層２１は、基板表面１１上に形成されてもよい。第１の活性層２１は、第１のＬＥＤスタックの一部として第１の波長の光を発生するように構成される。
図２の実施形態では、第１の活性層２１は、１つまたは複数の量子井戸層（図示せず）を備えることができる。したがって、第１の活性層２１は多重量子井戸層であってもよい。第１の活性層２１内の量子井戸層は、ＩＩＩ族窒化物半導体、好ましくはＩｎを含むＩＩＩ族窒化物合金を備えてもよい。例えば、図１の実施形態では、第１の活性層２１は、ＧａＮとＩｎＸＧａ１－ＸＮとの交互層を備えてもよく、０＜Ｘ≦１である。特に、いくつかの実施形態では、第１の活性層２１は、ＩｎＸＧａ１－ＸＮ層を含んでもよく、０＜Ｘ≦０．２である。したがって、いくつかの実施形態におけるＬＥＤの第１の活性層２１は、少なくとも３８０ｎｍおよび４９０ｎｍ以下の波長を有する光を出力するように構成されてもよい。量子井戸層の厚さおよびＩｎ含有量（Ｘ）は、第１の活性層２１によって生成される光の波長を制御するために制御されてもよい。第１の活性層２１は、基板表面１１の大部分（例えば、すべて）を覆う連続層として形成されてもよい。第１の活性層２１は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、または分子ビームエピタキシ（ＭＢＥ）を使用して堆積されてもよい。
いくつかの実施形態では、第１のＬＥＤスタック２０は、第１の活性層２１と基板１０との間に設けられた第１の歪み緩和層２５を備えてもよい。歪み緩和層については、図１５および１６を参照して以下でより詳細に説明する。
いくつかの実施形態では、第１の活性層２１の形成前に、第１のｎ型半導体層２３が基板表面１１上に堆積されてもよい。第１のｎ型半導体層２３は、ＩＩＩ族窒化物を含んでもよい。第１のｎ型半導体層２３は、適切なドナー、例えばＳｉまたはＧｅでドープされてもよい。第１のｎ型半導体層２３は、基板表面１１の大部分（例えば、すべて）を覆う連続層として形成されてもよい。第１のｎ型半導体層２３は、第１のＬＥＤの第１の活性層２１への電荷キャリア注入を改善することができる。
次いで、第１のＬＥＤスタック２０のさらなる層を、第１の活性層２１のうち基板表面１１とは反対側に堆積することができる。
いくつかの実施形態では、第１の電子ブロッキング層２４が活性層２１上に設けられる。第１の電子ブロッキング層２４は、第１の活性層２１のうち基板１０が設けられたのとは反対の側に設けられる。第１の電子ブロッキング層２４は、ＩＩＩ族窒化物を含む。第１の電子ブロッキング層２４は、活性層２１の露出表面の大部分（例えば、すべて）を覆う連続層として形成されてもよい。第１の電子ブロッキング層２４は、第１の活性層２１から第１のＬＥＤスタックの第１のｐ型半導体層２２への電子の流れを減少させるように構成される。例えば、いくつかの実施形態では、第１の電子ブロッキング層２４は、ＡｌｘＧａ１－ｘＮを含んでもよい。適切な電子ブロッキング層のさらなる詳細は、少なくともＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ １０３、０６１１０４（２０１３）に見出すことができる。
図２に示すように、第１のｐ型半導体層２２が第１の活性層２１の上に設けられる。第１のｐ型半導体層２２は、第１の活性層２１のうち基板１０が設けられたのとは反対の側に設けられる。第１のｐ型半導体層２２は、ＩＩＩ族窒化物を含む。第１のｐ型半導体層２２は、適切なアクセプタ、例えばＭｇでドープされる。第１のｐ型半導体層２２は、約１０１９－１０２１ｃｍ－３のアクセプタ密度（ＮＡ）を有してもよい。第１のｐ型半導体層２２は、第１の活性層２２（または存在する場合には第１の電子ブロッキング層２４）の露出表面の大部分（例えば、すべて）を覆う連続層として形成されてもよい。
いくつかの実施形態では、第１のＬＥＤスタック２０の各層は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、または分子ビームエピタキシ（ＭＢＥ）を使用して堆積されてもよい。
基板１０上に第１のＬＥＤスタック２０を形成することにより、第１のＬＥＤが形成されるＬＥＤアレイ（Ａ）の第１の部分が設けられる。第１のＬＥＤは、第１の波長を有する光を出力することができる。
第１のＬＥＤスタック２０の形成に続いて、第１のＬＥＤスタック２０上にｐ＋＋層３０が形成される。ｐ＋＋層３０は、ＩＩＩ族窒化物を含む。ｐ＋＋層３０は、いくつかの実施形態では実質的に縮退したｐ型半導体であり得るＩＩＩ族窒化物層である。例えば、ｐ＋＋層３０は、少なくとも１０２０ｃｍ－３のアクセプタ密度ＮＡを有する任意の適切なアクセプタでドープされてもよい。例えば、図２の実施形態では、ｐ＋＋層は、約３×１０２０ｃｍ－３のアクセプタ密度を有するＭｇでドープされたＧａＮを含む。したがって、ｐ＋＋層３０は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有してもよい。ｐ＋＋層３０は、トンネル接合の一部を形成するために設けられる。第１のＬＥＤスタックの上にトンネル接合を形成することによって、Ｍｇドープ層（すなわち、ｐ型半導体層２２およびｐ＋＋層３０）は、Ｍｇドープ層の導電性に影響を及ぼし得るエッチャントに実質的にさらされない可能性がある。
図２に示すように、ｐ＋＋層３０の形成に続いて、ｐ＋＋層および第１のＬＥＤスタック２０の部分が選択的に除去される。
例えば、図２では、選択的除去ステップはエッチングプロセスによって提供される。エッチングプロセスにおいて、第１のマスク層（図示せず）がｐ＋＋層３０の露出表面上に堆積されてもよい。第１のマスク層は、ＬＥＤアレイ前駆体（Ａ）の第１の部分を形成するように意図された第１のＬＥＤスタック２０およびｐ＋＋層の部分をマスクするように構成される。第１のマスク層は、ＬＥＤアレイ（Ｂ）の少なくとも第２の部分を画定するように意図された１つまたは複数の開口部を画定することができる。次いで、マスク層の開口部によって露出された第１のＬＥＤスタック２０およびｐ＋＋層３０の部分を、エッチャントを使用して選択的に除去することができる。図２に示すように、エッチャントは、ｐ＋＋層３０および第１のＬＥＤスタック２０の部分を基板１０までエッチング除去することができる。図１に示すように、エッチャントは、第１のＬＥＤスタック２０の層が確実に除去されるように、基板１０の厚さに部分的にエッチングすることができる。次いで、第１のマスク層をｐ＋＋層３０から除去することができる。
マスク層は、当技術分野における任意の既知の方法を使用して設けることができる。例えば、マスク層はリソグラフィ法を使用して設けることができる。
図２に示すように、選択的除去ステップは、ＬＥＤアレイＢの第２の部分で基板１０を露出させることができる。ＬＥＤアレイの第２の部分Ｂの基板１０の露出表面は、基板１１の表面、および第１のＬＥＤスタック２０の各層と実質的に平行であってもよい。
選択的除去ステップは、第２のＬＥＤ Ｂ１が設けられるＬＥＤアレイＢの第２の部分を形成するために設けられる。第２のＬＥＤ Ｂ１は、第２のＬＥＤスタック５０から形成される。第２のＬＥＤ Ｂ１は、第１のＬＥＤスタック２０とは異なる（第２の）波長の出力光を有してもよい。
図２では、第１のＬＥＤスタック２０およびｐ＋＋層３０の一部分のみが除去されるように示されているが、他の実施形態では、複数の部分が選択的に除去されてもよいことが理解されよう。したがって、ＬＥＤアレイ前駆体は、第２のＬＥＤが設けられる複数の第２の部分Ｂを備えることができる。
選択的除去ステップに続いて、ＬＥＤアレイＡ、Ｂの第１の部分および第２の部分の上に複数の層が形成される。図３は、図２の構造の上に前記複数の層を形成した後に形成された中間構造の一例を示す。
したがって、図３に示すように、ｎ＋＋層４０および第２のＬＥＤスタック５０が、図２の中間構造の上に形成される。
まず、ｐ＋＋層３０の表面にｎ＋＋層４０を形成する。ｎ＋＋層４０は、ＩＩＩ族窒化物を含む。例えば、ｎ＋＋層は、少なくとも１０１９ｃｍ－３のドナー密度ＮＤを有する任意の適切なドナーでドープされてもよい。例えば、図３の実施形態では、ｎ＋＋４０層は、約３×１０１９ｃｍ－３のドナー密度を有するＳｉでドープされたＧａＮを含む。したがって、ｎ＋＋層４０は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有することができる。ｎ＋＋層４０は、それが設けられたｐ＋＋層３０と組み合わせてトンネル接合を形成するために設けられる。第１のＬＥＤスタックの上にトンネル接合を形成することによって、Ｍｇドープ層（すなわち、ｐ型半導体層２２およびｐ＋＋層３０）は、その後のエッチングステップから保護される。トンネル接合を形成することによって、トンネル接合を介して第１のＬＥＤスタック２０の活性層２１に電気的に接触することが依然として可能である。したがって、第１のＬＥＤスタック２０上にトンネル接合を設けることにより、第１のＬＥＤスタック２０の電気的特性を損なうことなく、さらなるＬＥＤスタック（すなわち、第２のＬＥＤスタック５０）を基板１０上に形成およびパターニングすることが可能になる。
図３に示すように、トンネル接合は、ＬＥＤアレイＡの第１の部分の上に形成される。以前の選択的除去ステップのためにｐ＋＋層３０が存在しないため、ＬＥＤアレイＢの第２の部分にはトンネル接合は形成されない。
図３に示すように、ｎ＋＋層４０は、基板表面１１にわたって実質的に連続した層として形成される。ＬＥＤアレイＡ、Ｂの第１の部分と第２の部分との間の移行部分Ｃにおいて、ｎ＋＋層４０は、表面に対して傾斜していてもよい。ＬＥＤアレイのこれらの移行部分Ｃは、後続の処理ステップで除去することができる。
いくつかの実施形態では、ｎ＋＋層４０はエッチング停止サブ層（図示せず）を備えてもよい。エッチング停止サブ層は、ＩＩＩ族窒化物を含む。エッチストップサブ層は、ｎ＋＋層４０の他の材料よりもエッチングに対して耐性があるｎ＋＋層４０のサブ層を提供するように構成されてもよい。したがって、エッチング停止層は、選択的除去プロセスを終端することができる表面を提供することができる。いくつかの実施形態では、エッチング停止サブ層は、ＡｌＺＧａ１－ＺＮを含んでもよく、０＜Ｚ≦１である。適切なエッチング停止サブ層のさらなる詳細は、少なくともＪｐｎ Ｊ．Ａｐｐｌ．Ｐｈｙｓ．第４２巻（２００３年）Ｌ１１３９－Ｌ１１４１ページに見出すことができる。
例えば、いくつかの実施形態では、ｎ＋＋層４０は、ｎ＋＋サブ層の間に設けられたエッチング停止サブ層を備えてもよい。ｎ＋＋サブ層は、上述のｎ＋＋層４０と実質的に同じ組成を有してもよい。
いくつかの実施形態では、ｐ＋＋層は、ｎ＋＋層の形成前に１つまたは複数の表面処理プロセスに供されてもよい。例えば、ｐ＋＋層は、ｎ＋＋層の形成前にアニーリングステップに供されてもよい。アニーリングステップは、ｐ＋＋層中のアクセプタイオン（例えばＭｇイオン）の活性化を高めるために設けられてもよい。ｐ＋＋層は、ｐ＋＋層をＢＨＦに曝露する表面処理プロセスに供されてもよい。ＢＨＦ処理は、ｎ＋＋層が形成されることになるｐ＋＋層の表面付近に形成されるアクセプタイオンの濃度を打ち消すことができる。ｐ＋＋層に１つまたは複数の表面処理プロセスを適用することによって、ｎ＋＋層とｐ＋＋層との間に形成されるトンネル接合の抵抗を低減することができる。このように、ｐ＋＋層およびｎ＋＋層の堆積は、エクスサイチュ表面処理ステップによって分離された２つの異なる堆積ステップで行われてもよい。このような方法は、アクセプタイオン（例えば、Ｍｇ）のｐ＋＋層からｎ＋＋層への拡散を低減または防止することができる。適切な表面処理プロセスのさらなる詳細は、少なくともＳｅｕｎｇＧｅｕｎ Ｌｅｅらによる２０１８年の Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ１１ ０６２７０３に見いだすことができる。
ｎ＋＋層４０の形成に続いて、第２のＬＥＤスタック５０をｎ＋＋層４０上に設けることができる。図３において、第２のＬＥＤスタック５０は、ｎ＋＋層４０のうちｐ＋＋層３０が設けられた側とは反対側に設けられる。第２のＬＥＤスタック５０は、ｎ＋＋層４０のかなりの部分（例えば、ｎ＋＋層４０の全体）にわたって形成されてもよい。第２のＬＥＤスタック５０は、複数の層を備える。第２のＬＥＤスタック５０の各層は、実質的に連続した層として形成されてもよい。したがって、第２のＬＥＤスタック５０は、実質的に連続したスタックとして形成されてもよい。
第２のＬＥＤスタック５０は、第２のＬＥＤスタック５０が第２の波長を有する光を出力するように構成された半導体接合を形成するように、複数のＩＩＩ族窒化物層を備える。当該技術分野で知られているように、半導体接合は、ｐ型側およびｎ型側を有するダイオードであってもよい。したがって、第２のＬＥＤスタック５０の複数の層は、半導体接合を画定するように互いに重なって配置される。第２のＬＥＤスタック５０のｎ型側は基板１０に向かって設けられ、第２のＬＥＤスタック５０のｐ型側は反対側にある。したがって、第２のＬＥＤスタックは、第１のＬＥＤスタック２０の半導体接合と同じ向きの半導体接合を画定する。
図３の実施形態では、第２のＬＥＤスタック５０は、第２の活性層５１と、第２のｐ型半導体層５２とを備える。
いくつかの実施形態では、第２のＬＥＤスタック５０はまた、第２のｎ型半導体層５３および第２の電子ブロッキング層５４のうちの１つまたは複数を備えてもよい。このように、第２のＬＥＤスタックは、第１のＬＥＤスタック２０と同様の構造を有してもよい。
図３に示すように、第２の活性層５１は、ｎ＋＋層４０の露出表面上に形成されてもよい。第２の活性層５１は、第２のＬＥＤスタックの一部として第２の波長の光を発生するように構成される。
図３の実施形態では、第２の活性層５１は、１つまたは複数の量子井戸層（図示せず）を備えることができる。したがって、第２の活性層５１は多重量子井戸層であってもよい。第２の活性層５１内の量子井戸層は、ＩＩＩ族窒化物半導体、好ましくはＩｎを含むＩＩＩ族窒化物合金を備えてもよい。このように、第２の活性層５１は、第１のＬＥＤスタック２０の第１の活性層２１と同様の全体構造を有してもよい。例えば、図３の実施形態では、第２の活性層５１は、ＧａＮとＩｎＸ２Ｇａ１－Ｘ２Ｎとの交互層を備えてもよく、０＜Ｘ２≦１である。特に、いくつかの実施形態では、第２の活性層は、第２の波長が第１の波長よりも長くなるように設けられてもよい。したがって、いくつかの実施形態では、第２の活性層は、前記層のＩｎ含有量（Ｘ２）が第１の活性層２１のそれぞれの層のＩｎ含有量（Ｘ１）よりも大きいＩｎＸ２Ｇａ１－Ｘ２Ｎ層を備えてもよい。例えば、いくつかの実施形態では、第２の活性層は、０＜Ｘ２≦０．５、または０．２≦Ｘ２≦０．５であるＩｎＸ２Ｇａ１－Ｘ２Ｎ層を備えてもよい。
したがって、第２の活性層５１は、少なくとも４９０ｎｍの波長を有する光を出力するように構成されてもよい。いくつかの実施形態では、第２の活性層５１は、５１０ｎｍ～５８０ｎｍの範囲の波長を有する実質的に緑色の光を出力するように構成されてもよい。量子井戸層の厚さおよびＩｎ含有量（Ｘ２）は、第２の活性層５１によって生成される光の波長を制御するために制御されてもよい。第２の活性層５１は、ｎ＋＋層４０の大部分（例えば、すべて）を覆う連続層として形成されてもよい。第２の活性層５１は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、または分子ビームエピタキシ（ＭＢＥ）を使用して堆積されてもよい。
いくつかの実施形態では、第２のＬＥＤスタック５０は、第２の歪み緩和層５５を備えてもよい。第１の歪み緩和層２５および第２の歪み緩和層５５のさらなる説明は、図１５および図１６を参照して以下に提供される。
いくつかの実施形態では、第２の活性層５１を形成する前に、第２のｎ型半導体層５３がｎ＋＋層４０上に堆積されてもよい。第２のｎ型半導体層５３は、ＩＩＩ族窒化物を含んでもよい。第２のｎ型半導体層５３は、適切なドナー、例えばＳｉまたはＧｅでドープされてもよい。第２のｎ型半導体層５３は、ｎ＋＋層４０の大部分（例えば、すべて）を覆う連続層として形成されてもよい。第２のｎ型半導体層５３は、ＬＥＤ前駆体の第２の活性層５１への電荷キャリア注入を改善することができる。
次いで、第２のＬＥＤスタック５０のさらなる層を、第２の活性層５１のうちｎ＋＋層４０とは反対側に堆積することができる。
第１のＬＥＤスタックと同様に、いくつかの実施形態では、第２の電子ブロッキング層５４が第２の活性層５１上に設けられてもよい。電子ブロッキング層５４は、第２の活性層５１のうちｎ＋＋層４０が設けられたのとは反対の側に設けられてもよい。第２の電子ブロッキング層５４は、第１の電子ブロッキング層２４と同様に設けられてもよい。
図３に示すように、第２のｐ型半導体層５２が第２の活性層５１の上に設けられる。第２のｐ型半導体層５１は、第２の活性層５１のうちｎ＋＋層４０が設けられたのとは反対の側に設けられる。第２のｐ型半導体層５２は、上述した第１のｐ型半導体層２２と同様に設けられてもよい。
いくつかの実施形態では、第２のＬＥＤスタック５０の各層は、ＩＩＩ族窒化物薄膜を製造するための任意の適切なプロセス、例えば、有機金属化学気相成長（ＭＯＣＶＤ）、または分子ビームエピタキシ（ＭＢＥ）を使用して堆積されてもよい。
第２のＬＥＤスタック５０の形成に続いて、ＬＥＤアレイＡ、Ｂの第１の部分および第２の部分を画定するために、第２のＬＥＤスタック５０をパターニングすることができる。
本開示の第１の実施形態によれば、ＬＥＤアレイＡの第１の部分上に形成された第２のＬＥＤスタック５０の第１の部分を選択的に除去することができ、ＬＥＤアレイＢの第２の部分上に形成された第２のＬＥＤスタック５０の第２の部分は保持される（すなわち、選択的に除去されない）。第２のＬＥＤスタック５０の第１の部分は、第１のＬＥＤスタック２０をパターニングするための上述のプロセスと同様のエッチングプロセスによって選択的に除去されてもよい。重要なことには、第２のＬＥＤスタックを選択的に除去するプロセスは、第２のＬＥＤスタックの下に設けられたｎ＋＋層４０上で終端することができる。したがって、例えばエッチングによって第２のＬＥＤスタック５０を選択的に除去するステップは、第１のＬＥＤスタック２０、特に第１のＬＥＤスタック２０内のＭｇドープ（すなわちｐ型）層の電気的特性を損なうことなく実行することができる。
図４は、上記方法により形成されたＬＥＤアレイ前駆体の一例を示す。図４に示すように、ＬＥＤアレイ前駆体は、第２のＬＥＤスタック５０が選択的に除去されたＬＥＤアレイＡの第１の部分を備える。ＬＥＤアレイＡの第１の部分は、第１のＬＥＤスタック２０ａの第１の部分と、ｐ＋＋層３０ａの第１の部分と、
第１のＬＥＤスタックの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層４０ａの第１の部分と、を備える。ＬＥＤアレイ前駆体はまた、ｎ＋＋層４０ｂの第２の部分を備える第２の部分Ｂと、ｎ＋＋層４０ｂの第２の部分上に設けられた第２のＬＥＤスタック５０ｂの第１の部分とを備える。
したがって、ＬＥＤアレイ前駆体を形成する方法は、異なる波長を有するＬＥＤを形成するための別個の領域を有するアレイを提供することができる。したがって、第１の実施形態の方法によって形成されたＬＥＤアレイ前駆体は、第１の波長（例えば、青色光）の１つ以上のＬＥＤが形成され得る第１の部分を有する。ＬＥＤアレイ前駆体はまた、第２の波長（例えば、緑色または赤色）のＬＥＤが形成され得る１つまたは複数の第２の部分を有する。
図４に示すように、ＬＥＤアレイ前駆体をさらに処理して、第１および第２のＬＥＤアレイ部分を互いに分離してもよい。したがって、本方法は、第１のＬＥＤスタックおよび第２のＬＥＤスタックの層を選択的に除去して第１のＬＥＤスタックおよび第２のＬＥＤスタックの側壁表面を露出させることによって、ＬＥＤアレイの第１の部分とＬＥＤアレイの第２の部分との間にトレンチを形成するステップをさらに含むことができる。したがって、ＬＥＤアレイの第１の部分Ａと第２の部分Ｂとの間の移行部分Ｃは、選択的除去プロセス、例えばエッチングプロセスによって除去することができる。
ＬＥＤアレイ１は、ＬＥＤアレイを提供するためにさらなる処理ステップに供されてもよい。図４のＬＥＤ前駆体から形成されたＬＥＤアレイの一例を図５に示す。
図５の実施形態では、ＬＥＤアレイ前駆体Ａの第１の部分は、第１のＬＥＤ Ａ１を提供するように処理されており、ＬＥＤアレイ前駆体の第２の部分は、第２のＬＥＤ Ｂ１を提供するように処理されている。
図５の第１のＬＥＤおよび第２のＬＥＤは、ＬＥＤアレイの第１の部分および第２の部分Ａ、Ｂの上にパッシベーション層６０を堆積することによって形成されている。パッシベーション層６０は、電気絶縁体であってもよい。パッシベーション層６０は、例えば、ＳｉＯ２を含んでもよい。
金属を含むコンタクトビア７１、７２、７３、７４、７５、７６がパッシベーション層６０を貫通して形成され、各ＬＥＤのそれぞれのｐ側およびｎ側に適切な電気的コンタクトを提供している。第１のコンタクトビア７１、７２、７３、７４の各々は、半導体接合のｎ型側に接触するように構成されてもよい。例えば、第１のコンタクトビア７１、７２、７３、７４の各々はカソードコンタクトであり、Ｔｉ、Ａｌ、またはＴｉおよびＡｌ金属スタックＴｉ／Ａｌを含むことができる。第２のコンタクトビア７５は、第１のＬＥＤ Ａ１のｐ側に電気的に接触するように設けられている。第１のＬＥＤ Ａ１にトンネル接合が存在するため、第２のコンタクトビアはｎ＋＋層４０と直接電気的に接触し、ＬＥＤ Ａ１のアノードコンタクトである。したがって、第２のコンタクトビア７５は、Ｔｉ、Ａｌ、またはＴｉおよびＡｌ金属スタックを含むことができる。いくつかの実施形態では、第２のコンタクトビア７５は、第１のコンタクトビア７１、７２、７３、７４と同じ堆積ステップで形成されてもよい。第３のコンタクトビア７６は、第２のＬＥＤ Ｂ１のｐ側に電気的に接触するように設けられている。第２のＬＥＤ Ｂ１にはトンネル接合が存在しないので、第３のコンタクトビア７６は第２のｐ型半導体層５２と直接電気的に接触している。したがって、第３のコンタクトビアは、Ｎｉ／Ａｇなどのｐ型ＧａＮへのオーミックコンタクトを形成するのに適した金属を含むことができる。
図５に示すように、続いて、図４のＬＥＤアレイ前駆体をバックプレーン電子機器基板１００に接合することができる。バックプレーン電子機器基板１００は、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１に電力を供給するように構成された接触表面および制御電子機器を備えることができる。コンタクトビア７１、７２、７３、７４、７５、７６とバックプレーン電子機器基板１００との間に電気的コンタクトを提供するために、ギャップ充填コンタクト層１１０をＬＥＤアレイ前駆体の上に堆積することができる。
図５に示すように、基板１０はまた、基板１０の発光表面１２ａ、１２ｂをパターニングするために、さらなる選択的除去ステップに供されてもよい。発光表面１２ａ、１２ｂは、基板１０の、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１のそれぞれの活性層２１、５１とは反対の側に設けられてもよい。基板の発光表面１２ａ、１２ｂは、選択的除去によってその中に形成された１つまたは複数の凸レンズ構造１３ａ、１３ｂを有することができる。図５に示すように、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１には、それぞれ３つの凸レンズ構造１３ａ、１３ｂが形成されている。凸レンズ構造は、ＬＥＤの光取り出し効率を高めることができる。他の実施形態では、発光表面は、光子が発光表面１２ａ、１２ｂから放出される方向のランダム性が高まるように成形されてもよい。例えば、いくつかの実施形態では、発光表面の表面粗さを高めることができる。
したがって、上記の開示によってＬＥＤアレイを設けることができる。
次に、本開示の第２の実施形態によるＬＥＤアレイ前駆体１の形成方法について説明する。第２の実施形態の方法を、図６～図９を参照して説明する。
図６に示すように、第１のＬＥＤスタック２０が基板１０の基板表面に形成されている。基板１０および第１のＬＥＤスタック２０は、第１の実施形態の方法に従って実質的に上記のように形成されてもよい。
次に、第１のＬＥＤスタック上にｐ＋＋層３０が形成される。ｐ＋＋層は、第１のＬＥＤスタック２０のうち基板１０が設けられるのとは反対の側に形成されている。ｐ＋＋層３０は、第１の実施形態の方法に従って実質的に上記のように形成されてもよい。したがって、第２の実施形態による方法は、図６に示すような中間構造を形成してもよい。図６では、基板１０、第１のＬＥＤスタック２０、およびｐ＋＋層３０の各々は、互いにモノリシックに形成された連続層として提供される。
次に、図７に示すように、ｎ＋＋層４０がｐ＋＋層３０上に形成される。ｎ＋＋層４０は、ｐ＋＋層３０上に、２つの層の界面にトンネル接合が形成されるように形成される。ｎ＋＋層４０は、第１の実施形態のｎ＋＋層４０と同様であってもよい。第１の実施形態の方法とは対照的に、第２の実施形態の方法では、選択的除去ステップの前に、ｎ＋＋層４０がｐ＋＋層３０上に形成される。すなわち、ｎ＋＋層４０は、ｐ＋＋層３０のほぼ全体にわたって形成され、ｐ＋＋層の第１の部分３０ａおよびｐ＋＋層の第２の部分３０ｂを含み、ＬＥＤアレイＡ、Ｂのそれぞれの第１の部分および第２の部分を形成する。
次に、図７に示すように、第２のＬＥＤスタック５０がｎ＋＋層４０上に形成される。第２のＬＥＤスタック５０は、第１の実施形態の第２のＬＥＤスタック５０と同様に形成されてもよい。第１の実施形態の方法とは対照的に、第２の実施形態の方法では、選択的除去ステップの前に、第２のＬＥＤスタック５０がｎ＋＋層４０上に形成される。したがって、図７の中間構造を形成することができる。図７に示すように、中間構造を構成する各層は、互いにモノリシックに形成された連続層として提供される。
第２の実施形態の方法によれば、第１のＬＥＤスタック２０および第２のＬＥＤスタック５０のすべての層は、介在するパターニングステップなしに基板１０上に形成されてもよい。したがって、第２の実施形態の方法は、第１のＬＥＤスタック２０および第２のＬＥＤスタック５０の層をＬＥＤアレイの幾何学的形状またはレイアウトに依存せずに形成することを可能にする。重要なことには、第２のＬＥＤスタック５０の層は、選択的除去ステップ（例えばエッチング）に供されていない可能性がある表面上に形成されてもよい。そのような選択的除去ステップは、第２のＬＥＤスタックが形成された表面に表面損傷を導入する可能性があり、これは第２のＬＥＤスタック５０の電気的および／または機械的特性に影響を及ぼす可能性がある。したがって、第２の実施形態における第２のＬＥＤスタック５０の結果として生じる層は、第２のＬＥＤスタック５０の形成前に選択的除去ステップが実施されるプロセスと比較して、改善された電気的特性で形成され得る。
次に、選択的除去プロセスを使用して図７の中間構造がパターニングされる。本方法の第２の実施形態では、選択的除去プロセスは、最初に、第２のＬＥＤスタックの第１の部分を含む第２のＬＥＤスタック５０の部分を除去するが、第２のＬＥＤスタック５０ｂの第２の部分は選択的に除去されない。選択的除去ステップは、上述のようにエッチングプロセスを使用して実行することができる。図８に示すように、エッチングプロセスは、トンネル接合のｎ＋＋層４０上で終端することができる。したがって、トンネル接合を提供することにより、Ｍｇドーピングを備える層（例えば、ｐ＋＋層３０）上で終端することなくエッチングプロセスを実行することが可能になる一方で、トンネル接合を介して第１のＬＥＤスタックに電気的に接触することが可能になる。ｎ＋＋層４０の選択的除去プロセスを終端することにより、第２のＬＥＤスタック５０ｂの第２の部分のｎ側に電気的接触を行うことも可能になる。
選択的除去ステップは、第２のＬＥＤスタック５０ｂの第２の部分がトンネル接合（ｎ＋＋層４０およびｐ＋＋層３０）、第１のＬＥＤスタック２０および基板１０上に設けられる、ＬＥＤアレイＢの第２の部分を提供する。第２のＬＥＤスタック５０ｂの第２の部分は、第２のＬＥＤスタック５０ｂを取り囲むトンネル接合表面に対してメサ構造を形成する。すなわち、第２のＬＥＤスタック５０ｂの第２の部分は、ｎ＋＋層４０によって形成された表面から延在している。
図９は、第２の実施形態の方法によって形成されたＬＥＤアレイ前駆体を示す。図８の中間構造の形成に続いて、構造は、ＬＥＤアレイ前駆体の第１のＬＥＤ Ａおよび第２のＬＥＤ Ｂを画定するためのさらなる選択的除去ステップを受ける。
図９に示すように、第１のＬＥＤスタック２０およびトンネル接合部（ｎ＋＋層４０およびｐ＋＋層３０）の部分が選択的に除去されるさらなる選択的除去ステップが実行される。例えば、図９に示すように、第１のＬＥＤスタック２０およびトンネル接合部（ｎ＋＋層４０およびｐ＋＋層３０）の部分は、第１のＬＥＤスタック２０およびトンネル接合部の第１の部分の周りで選択的に除去されて、第１のＬＥＤ Ａを形成する。したがって、第２の実施形態による方法は、第１のＬＥＤスタック２０ａの第１の部分と、ｐ＋＋層３０ａの第１の部分とを備える第２のＬＥＤスタックが選択的に除去される、ＬＥＤアレイＡの第１の部分と、第１のＬＥＤスタック２０ａの第１の部分上にトンネル接合が設けられるように、ｎ＋＋層４０ａの第１の部分とを提供する。
第１のＬＥＤスタック２０およびトンネル接合部の部分もまた、第２のＬＥＤスタック５０ｂの第２の部分の周りで選択的に除去されて、第２のＬＥＤ Ｂを形成する。したがって、第２の実施形態の方法は、ｎ＋＋層の第２の部分４０ｂと、ｎ＋＋層の第２の部分４０ｂ上に設けられた第２のＬＥＤスタック５０ｂの第２の部分とを備える、ＬＥＤアレイＢの第２の部分を提供する。図９に示すように、ｎ＋＋層の第２の部分４０ｂおよび第２のＬＥＤスタック５０ｂの第２の部分は、ｐ＋＋層の第２の部分３０ｂと、ｐ＋＋層の第２の部分３０ｂが設けられた第１のＬＥＤスタック２０ｂの第２の部分とに設けられる。
図９に示すように、選択的除去プロセスは、トンネル接合の接触部分３０ｃ、４０ｃと、ＬＥＤアレイ（第２のＬＥＤ）Ｂの第２の部分に隣接する第１のＬＥＤスタックの接触部分２０ｃとを保持することができる。ｎ＋＋層、ｐ＋＋層および第１のＬＥＤスタックの接触部分２０ｃ、３０ｃ、４０ｃは、ＬＥＤアレイＢの第２の部分を取り囲んでもよい。接触部分２０ｃ、３０ｃ、４０ｃは、ｎ＋＋層の第２の部分４０ｂと直接電気的に接触するｎ＋＋層４０ｂの表面を提供する。したがって、ｎ＋＋層４０ｂ、４０ｃは、第２のＬＥＤスタック５０ｂの半導体接合のｎ側に電気的に接触することを可能にする。第２のｐ型半導体層の第２の部分は、第２のＬＥＤスタック５０ｂの半導体接合のｐ側に電気的に接触するために使用されてもよい。
図１０および図１１は、アレイのＬＥＤ Ａ、Ｂに対して１つまたは複数のコンタクトビアを形成するために本開示のいくつかの実施形態において実行され得る、ＬＥＤアレイ前駆体１のさらなる処理ステップを示す。
図５のＬＥＤと同様に、図１０のＬＥＤアレイ前駆体は、ＬＥＤアレイの第１の部分Ａおよび第２の部分Ｂの上にパッシベーション層６０を形成することによってさらに処理される。図１０に示すように、パッシベーション層６０は、ＬＥＤアレイの接触部分Ｃも覆っている。パッシベーション層６０は、電気絶縁体であってもよい。パッシベーション層６０は、例えば、ＳｉＯ２を含んでもよい。
金属を含むコンタクトビア７１、７２、７３、７４、７５、７６がパッシベーション層６０を貫通して形成され、各ＬＥＤのそれぞれのｐ側およびｎ側に適切な電気的コンタクトを提供している。例えば、図１０に示すように、第１のコンタクトビア７３、７４は、基板１０を介して第１のＬＥＤ Ａ１のｎ側に接触するように設けられている。第１のコンタクトビア７３、７４の各々は、半導体接合のｎ型側に接触するように構成されてもよい。例えば、第１のコンタクトビア７３、７４の各々は、アルミニウム（Ａｌ）か、またはＴｉおよびＡｌの層を備える二層電気コンタクトを備えることができる。第２のコンタクトビア７５は、第１のＬＥＤ Ａ１のｐ側に電気的に接触するように設けられている。第１のＬＥＤ Ａ１にトンネル接合が存在するため、第２のコンタクトビア７５はｎ＋＋層４０と直接電気的に接触している。したがって、第２のコンタクトビアは、ｎ＋＋層４０へのオーミック接触を形成するように構成された適切な金属、例えば、Ｔｉおよび／またはＡｌの層を備える第２のコンタクトビア７５を備えてもよい。第３のコンタクトビア７６は、第２のＬＥＤ Ｂ１のｐ側に電気的に接触するように設けられている。第２のＬＥＤ Ｂ１にはトンネル接合が存在しないので、第３のコンタクトビア７６は第２のｐ型半導体層５２と直接電気的に接触している。したがって、第３のコンタクトビア７６は、ｐ型層へのオーミックコンタクトを形成するように構成されてもよい。例えば、第３のコンタクトビア７６は、Ｎｉの層およびＡｕの層と、Ｎｉの層およびＡｇの層とを備える二層電気コンタクトであってもよい。いくつかの実施形態では、第３のコンタクト７６は、酸化インジウムスズ層を備えてもよい。第４のコンタクトビア７１、７２は、トンネル接合のｎ＋＋層４０を介して第２のＬＥＤ Ｂ１のｎ側に接触するように設けられている。したがって、第４のコンタクトビア７１、７２の各々は、半導体接合のｎ型側に接触するように構成されてもよい。例えば、第１のコンタクトビア７１、７２の各々は、Ａｌか、またはＴｉおよびＡｌの層を備える二層電気コンタクトを備えることができる。
いくつかの実施形態では、コンタクトビアの形成に続いて、ＬＥＤアレイ前駆体をバックプレーン電子機器基板１００に接合することができる。図１２～図１４は、バックプレーン電子機器基板１００を組み込んだＬＥＤアレイの形成の図を示す。
図１２では、ギャップ充填コンタクト層１１０がＬＥＤアレイ前駆体の上に形成されている。例えば、図１２では、図１１のコンタクトビアを含むＬＥＤアレイ前駆体の上にギャップ充填コンタクト層が設けられている。ギャップ充填コンタクト層は、Ａｌ、Ｃｕ、またはＡｕを含む。ギャップ充填コンタクト層は、熱蒸着または電子ビーム蒸着によって堆積されてもよい。その後、上面は、化学機械研磨プロセスによって平坦化（平坦化）されてもよい。あるいは、Ｃｕギャップ充填コンタクトは、ピラー形態で直接電気めっきされてもよい。
図１３では、ギャップ充填コンタクト層の部分が選択的に除去され、絶縁スペーサ１２０に置き換えられている。絶縁スペーサ１２０は、各ＬＥＤ Ａ１、Ｂ１に対するｐ側およびｎ側電気的コンタクトを互いに電気的に絶縁するように構成されている。このように、絶縁スペーサは、各ＬＥＤのｐ側コンタクト（すなわち、第２および第３のコンタクトビア７５、７６）を取り囲むように設けられてもよい。ｎ側コンタクト（すなわち、第１および第４のコンタクトビア７１、７２、７３、７４）には、共通コンタクト（共通カソードコンタクト）が設けられてもよい。絶縁スペーサは、電気絶縁材料を含んでもよい。例えば、絶縁スペーサは、パッシベーション層６０と同じ材料を含んでもよい。図１３の実施形態では、絶縁スペーサはＳｉＯ２を含む。
図１４では、図１３のＬＥＤアレイは、バックプレーン電子機器基板１００に接合されている。バックプレーン電子機器基板１００は、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１に電力を供給するように構成された接触表面および制御電子機器を備えることができる。ギャップ充填コンタクト層１１０は、コンタクトビア７１、７２、７３、７４、７５、７６とバックプレーン電子機器基板１００との間の電気的接触を提供する。
図１４に示すように、基板１０はまた、基板１０の発光表面１２ａ、１２ｂをパターニングするために、さらなる選択的除去ステップに供されてもよい。発光表面１２ａ、１２ｂは、基板１０の、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１のそれぞれの活性層２１、５１とは反対の側に設けられてもよい。基板の発光表面１２ａ、１２ｂは、選択的除去によってその中に形成された１つまたは複数の凸レンズ構造１３ａ、１３ｂを有することができる。図１４に示すように、第１のＬＥＤ Ａ１および第２のＬＥＤ Ｂ１には、それぞれ３つの凸レンズ構造１３ａ、１３ｂが形成されている。凸レンズ構造は、ＬＥＤの光取り出し効率を高めることができる。
図１４の実施形態では、基板１０はまた、基板１０ａの第１のＬＥＤ Ａ１が設けられた部分を基板１０ｂの第２のＬＥＤ Ｂ１が設けられた部分から分離するための選択的除去ステップに供されてもよい。
本開示のいくつかの実施形態では、第１の活性層２２および／または第２の活性層５２は、それぞれの第１の歪み緩和層２５または第２の歪み緩和層５５上に形成されてもよい。したがって、第１の歪み緩和層は、第１の活性層２２と基板１０との間に設けられてもよい。第２の歪み緩和層５５は、第２の活性層５２とｎ＋＋層４０との間に設けられてもよい。第１の歪み緩和層２５は、第１のＬＥＤスタック２０の一部として形成されてもよい。第２の歪み緩和層は、第２のＬＥＤスタック５０の一部として形成されてもよい。活性層２２、５２の面内格子定数と、それぞれのＬＥＤスタック２０、５０が形成される構造の面内格子定数との間の格子不整合を低減するために、歪み緩和層２５、５５が設けられてもよい。特に、活性層が比較的長い波長（例えば、４９０ｎｍを超える波長）の光を生成するように構成されている場合、歪み緩和層２５、５５を設けることができる。
図１５に示すように、第１の歪み緩和層２５は、基板１１の表面に形成されてもよい。第１の歪み緩和層２５は、ＩＩＩ族窒化物を含む。第１の歪み緩和層２５は、第１の歪み緩和層２５のうち基板１０とは反対の側に第１の歪み緩和表面２６を含む。
したがって、上述の実施形態によるＬＥＤアレイ前駆体が設けられてもよい。ＬＥＤアレイ前駆体は、基板上にモノリシックに形成された複数のネイティブＬＥＤを提供する。したがって、本開示の方法は、複数の異なる色のネイティブＬＥＤを基板１０上にモノリシックに形成する方法を提供する。

Claims (27)

  1. ＬＥＤアレイ前駆体を形成する方法であって、
    基板の基板表面上に第１のＬＥＤスタックを形成するステップであって、前記第１のＬＥＤスタックは、第１の波長を有する光を出力するように構成された第１の半導体接合を画定する複数の第１のＩＩＩ族窒化物層を備え、前記半導体接合のｎ型側は、前記基板表面に向けて配向される、ステップと、
    前記第１のＬＥＤスタック上にｐ＋＋層を形成するステップであって、前記ｐ＋＋層はＩＩＩ族窒化物を含む、ステップと、
    選択的に前記第１のＬＥＤスタックの部分を除去する、ステップと、
    前記ｐ＋＋層を覆うように前記基板の上にｎ＋＋層を形成するステップであって、前記ｎ＋＋層と前記ｐ＋＋層との間の界面にトンネル接合が形成され、前記ｎ＋＋層はＩＩＩ族窒化物を含む、ステップと、を含み、
    前記ｎ＋＋層の第１の部分は前記基板表面の第１の部分に設けられた前記第１のＬＥＤスタックの第１の部分を覆い前記ｎ＋＋層の第２の部分は前記第１のＬＥＤスタックが選択的に除去された前記基板の第２の部分を覆うように前記ｎ＋＋層は前記基板表面の上に形成され、
    前記ｎ＋＋層上に第２のＬＥＤスタックを形成するステップであって、前記第２のＬＥＤスタックは、前記第１の波長とは異なる第２の波長を有する光を出力するように構成された第２の半導体接合を画定する複数の第２のＩＩＩ族窒化物層を備え、前記半導体接合のｎ型側は、前記ｎ＋＋層の最も近くに設けられる、ステップと、を含み、
    前記方法は、
    前記基板表面上の前記第２のＬＥＤスタックの部分を選択的に除去して、
    前記第２のＬＥＤスタックが選択的に除去された前記ＬＥＤアレイの第１の部分であって、
    前記第１のＬＥＤスタックの前記第１の部分と、
    前記ｐ＋＋層の第１の部分と、
    前記第１のＬＥＤスタックの前記第１の部分上にトンネル接合が設けられるように、前記ｎ＋＋層の前記第１の部分と、を備える、前記ＬＥＤアレイの第１の部分と、
    前記ＬＥＤアレイの第２の部分であって、
    前記ｎ＋＋層の前記第２の部分と、
    前記ｎ＋＋層の前記第２の部分上に設けられた前記第２のＬＥＤスタックの第１の部分と、を備える、前記ＬＥＤアレイの第２の部分と、を画定するステップをさらに含む、方法。
  2. 前記第１のＬＥＤスタックの前記複数の第１のＩＩＩ族窒化物層は、
    前記基板表面上に設けられた第１のｎ型層と、
    前記第１のｎ型層上に設けられた、前記第１の波長を有する光を生成するように構成された第１の活性層と、
    前記第１の活性層上に設けられた第１のｐ型層と、を備える、および／または
    前記第２のＬＥＤスタックの前記複数のＩＩＩ族窒化物層は、
    前記ｎ＋＋層上に設けられた第２のｎ型層と、
    前記第２のｎ型層上に設けられた、第２の波長を有する光を生成するように構成された第２の活性層であって、前記第２の波長は前記第１の波長とは異なる、第２の活性層と、 前記第２の活性層上に設けられた第２のｐ型層と、を備える、請求項１に記載の方法。
  3. 前記第１のＬＥＤスタックの前記第１の活性層は、前記第１の波長の光を出力するように構成された第１の多重量子井戸積層体を備え、
    前記第２のＬＥＤスタックの前記第２の活性層は、前記第２の波長の光を出力するように構成された第２の多重量子井戸積層体を備える、請求項２に記載の方法。
  4. 前記第１の多重量子井戸積層体は、ＧａＮとＩｎＸＧａ１－ＸＮとの交互層を備え、０＜Ｘ≦１であり、
    前記第２の多重量子井戸積層体は、ＧａＮとＩｎＹＧａ１－ＹＮとの交互層を備え、０＜Ｙ≦１である、請求項３に記載の方法。
  5. 前記第１のＬＥＤスタックは、前記第１の活性層と前記第１のｐ型層との間に第１の電子ブロッキング層を備える、および／または
    前記第２のＬＥＤスタックは、前記第２の活性層と前記第２のｐ型層との間に第２の電子ブロッキング層を備える、請求項２から４のいずれか１項に記載の方法。
  6. 前記ＬＥＤアレイの前記第１の部分と前記ＬＥＤアレイの前記第２の部分との間にトレンチを画定するために、前記第１のＬＥＤスタックおよび前記第２のＬＥＤスタックの部分を選択的に除去して、前記第１のＬＥＤスタックおよび前記第２のＬＥＤスタックの側壁表面を露出させるステップと、
    前記第１のＬＥＤスタックおよび第２のＬＥＤスタックの前記側壁表面を覆うように前記トレンチ内にパッシベーション層を堆積するステップと、をさらに含む、請求項１から５のいずれか１項に記載の方法。
  7. 前記第１のＬＥＤスタックは、第１の温度におけるプロセスによって形成され、
    前記第２のＬＥＤスタックは、前記第１の温度よりも低い第２の温度におけるプロセスによって形成される、請求項１から６のいずれか１項に記載の方法。
  8. 前記第２の波長は前記第１の波長よりも長い、請求項１から７のいずれか１項に記載の方法。
  9. 前記第１のＬＥＤスタックを選択的に除去する前記ステップは、
    前記基板表面の第１の部分または第２の部分を覆う前記第１のＬＥＤスタックの部分上にマスク層を選択的に堆積するステップと、
    前記第１のＬＥＤスタックの露出部分をエッチングして前記下の層を露出させるステップと、を含む、請求項１から８のいずれか１項に記載の方法。
  10. 前記第１の波長は、少なくとも３８０ｎｍおよび４８０ｎｍ以下である、および／または
    前記第２の波長は、少なくとも５００ｎｍおよび５８０ｎｍ以下である、請求項１から９のいずれか１項に記載の方法。
  11. 前記ＬＥＤアレイの各部分は、１００μｍ×１００μｍ未満の表面寸法を前記基板上に有する、請求項１から１０のいずれか１項に記載の方法。
  12. 前記ｎ＋＋層は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有する、および／または
    前記ｐ＋＋層は、少なくとも１０１９ｃｍ－３の電荷キャリア密度を有する、請求項１から１１のいずれか１項に記載の方法。
  13. 前記ｐ＋＋層を覆うように前記基板の上に前記ｎ＋＋層を形成するステップは、
    前記ｎ＋＋層内にエッチング停止サブ層を形成するステップであって、前記エッチング停止サブ層はＡｌを含むＩＩＩ族窒化物を含む、ステップを含む、請求項１から１２のいずれか１項に記載の方法。
  14. （ｉ）前記第１のＬＥＤスタックを覆う前記ｎ＋＋層の前記第１の部分上に前記ＬＥＤアレイの前記第１の部分のための第１のコンタクト層を形成するステップ、および／または前記第２のＬＥＤスタックの前記第１の部分上に前記ＬＥＤアレイの前記第２の部分のための第２のコンタクト層を形成するステップと、をさらに含む、請求項１から１３のいずれか１項に記載の方法。
  15. 前記第１のコンタクト層は、Ｔｉ、Ａｌ、およびＭｏのうちの１つまたは複数を含み、 前記第２のコンタクト層は、Ｎｉ、Ｐｔ、Ａｕ、および酸化インジウムスズ（ＩＴＯ）のうちの１つまたは複数を含む、請求項１４に記載の方法。
  16. 前記ｐ＋＋層の部分は、前記基板表面の部分を露出させるために前記第１のＬＥＤスタックの前記部分と共に選択的に除去される、請求項１から１５のいずれか１項に記載の方法。
  17. 前記第１のＬＥＤスタックの前記第２の部分は、前記ｐ＋＋層を形成する前に前記基板表面の第２の部分を露出させるために選択的に除去される、請求項１から１５のいずれか１項に記載の方法。
  18. 前記ＬＥＤアレイの前記第２の部分は、
    前記ｎ＋＋層の前記第２の部分が設けられた前記ｐ＋＋層の第２の部分と、
    前記ｐ＋＋層の前記第２の部分が設けられた前記第１のＬＥＤスタックの第２の部分と、をさらに備える、請求項１から１５のいずれか１項に記載の方法。
  19. 前記第１のＬＥＤスタックの部分および前記第２のＬＥＤスタックの部分を選択的に除去するステップは、
    第１の選択的除去ステップであって、
    前記第２のＬＥＤスタックの前記第２の部分を選択的にマスキングするステップと、
    前記第２のＬＥＤスタックのマスクされていない部分を選択的に除去するステップと、
    を含み、前記第１の選択的除去ステップは前記ｎ＋＋層上で終端する、第１の選択的除去ステップと、
    第２の選択的除去ステップであって、
    前記ＬＥＤアレイの前記第１の部分および前記第２の部分を選択的にマスキングするステップと、
    前記ＬＥＤアレイのマスクされていない部分を選択的に除去するステップと、を含む、
    第２の選択的除去ステップと、を含む、請求項１８に記載の方法。
  20. 発光ダイオード（ＬＥＤ）アレイであって、
    基板表面を有する基板と、
    前記基板表面の第１の部分上に設けられた第１のＬＥＤスタックであって、第１の波長を有する光を出力するように構成された第１の半導体接合を画定する複数の第１のＩＩＩ族窒化物層を備え、前記第１の半導体接合のｎ型側は、前記基板表面に向けて配向される、第１のＬＥＤスタックと、
    前記第１のＬＥＤスタック上に設けられたｐ＋＋層であって、ＩＩＩ族窒化物を含む、ｐ＋＋層と、
    前記第１のＬＥＤスタックの前記ｐ＋＋層を覆う第１の部分と、前記基板表面の第２の部分を覆う第２の部分とを有するｎ＋＋層であって、前記ｎ＋＋層と前記ｐ＋＋層との間の界面にトンネル接合が形成され、ＩＩＩ族窒化物を含む、ｎ＋＋層と、
    前記基板表面の前記第２の部分を覆う前記ｎ＋＋層の前記第２の部分上に設けられた第２のＬＥＤスタックであって、前記第１の波長とは異なる第２の波長を有する光を出力するように構成された第２の半導体接合を画定する複数の第２のＩＩＩ族窒化物層を備え、前記第２の半導体接合のｎ型側は前記ｎ＋＋層に向かって設けられる、第２のＬＥＤスタックと、を備え、
    前記ｎ＋＋層の前記第１の部分は前記基板の第１の表面に設けられ、前記ｎ＋＋層の第２の部分は前記基板の第２の表面に直接設けられる、ＬＥＤアレイ。
  21. 前記第１のＬＥＤスタックの前記複数の第１のＩＩＩ族窒化物層は、
    前記基板表面に設けられた第１のｎ型層と、
    前記第１のｎ型層上に設けられた、第１の波長を有する光を生成するように構成された第１の活性層と、
    前記第１の活性層上に設けられた第１のｐ型層と、
    前記ｎ＋＋層上に設けられた第２のｎ型層と、を備え、
    前記第２のＬＥＤスタックの前記複数の第２のＩＩＩ族窒化物層は、
    前記ｎ＋＋層上に設けられた第２のｎ型層と、
    前記第２のｎ型層上に設けられた、前記第２の波長を有する光を生成するように構成された第２の活性層と、
    前記第２の活性層上に設けられた第２のｐ型層と、を備える、請求項２０に記載のＬＥＤアレイ。
  22. 前記基板表面の前記第１の部分を覆う前記第１のＬＥＤスタックと前記基板の前記第２の部分を覆う前記第２のＬＥＤスタックとの間にトレンチが設けられ、前記トレンチは、前記第１のＬＥＤスタックおよび前記第２のＬＥＤスタックの側壁表面によって画定され、
    前記第１のＬＥＤスタックおよび前記第２のＬＥＤスタックの前記側壁表面を覆うように前記トレンチ内にパッシベーション層が設けられる、請求項２０または２１に記載のＬＥＤアレイ。
  23. 前記第１のＬＥＤスタックを覆う前記ｎ＋＋層の前記第１の部分上に設けられた第１のコンタクト層、および／または前記第２のＬＥＤスタック上に設けられた第２のコンタクト層をさらに備える、請求項２０から２２のいずれか１項に記載のＬＥＤアレイ。
  24. 前記第１のコンタクト層は、Ｔｉ、Ａｌ、およびＭｏのうちの１つまたは複数を含み、 前記第２のコンタクト層は、Ｎｉ、Ｐｔ、Ａｕ、および酸化インジウムスズ（ＩＴＯ）のうちの１つまたは複数を含む、請求項２３に記載のＬＥＤアレイ。
  25. 前記第１のＬＥＤスタックを覆う前記第２のｎ型層と前記第１のコンタクト層との間に第１の接着層が設けられ、および／または、設けられた前記第２のコンタクト層と前記第２のＬＥＤスタックの前記第２のｐ型層との間に第２の接着層が設けられる、請求項２３または２４に記載のＬＥＤアレイ。
  26. 前記ｎ＋＋層の第２の部分は前記ｐ＋＋層の第２の部分の上に設けられ、
    前記ｐ＋＋層の第２の部分は前記第１のＬＥＤスタックの第２の部分上に設けられ、前記第１のＬＥＤスタックは前記基板表面上に設けられる、請求項２０から２５のいずれか１項に記載のＬＥＤアレイ。
  27. 前記ｎ＋＋層は、前記ｎ＋＋層内にエッチング停止サブ層を備え、前記エッチング停止サブ層は、Ａｌを含むＩＩＩ族窒化物を含む、請求項２０から２６のいずれか１項に記載のＬＥＤアレイ。
JP2022507460A 2019-08-06 2020-07-24 Ｌｅｄアレイおよびｌｅｄアレイを形成する方法 Active JP7387871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1911246.5 2019-08-06
GB1911246.5A GB2586580B (en) 2019-08-06 2019-08-06 LED array and method of forming a LED array
PCT/EP2020/071024 WO2021023532A1 (en) 2019-08-06 2020-07-24 Led array and method of forming a led array

Publications (2)

Publication Number Publication Date
JP2022543821A JP2022543821A (ja) 2022-10-14
JP7387871B2 true JP7387871B2 (ja) 2023-11-28

Family

ID=67990859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022507460A Active JP7387871B2 (ja) 2019-08-06 2020-07-24 Ｌｅｄアレイおよびｌｅｄアレイを形成する方法

Country Status (8)

Country Link
US (1) US20220293673A1 (ja)
EP (1) EP4010934A1 (ja)
JP (1) JP7387871B2 (ja)
KR (1) KR20220038430A (ja)
CN (1) CN114556577A (ja)
GB (1) GB2586580B (ja)
TW (1) TWI755009B (ja)
WO (1) WO2021023532A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067627A1 (en) 2003-09-17 2005-03-31 Guangdi Shen High efficiency multi-active layer tunnel regenerated white light emitting diode
JP2011523212A5 (ja) 2009-04-23 2012-06-14
JP2012514335A (ja) 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 両方の側の波長変換器及びそれを使用する光生成デバイスの作製方法
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法
JP2017028287A (ja) 2015-07-24 2017-02-02 晶元光電股▲ふん▼有限公司 発光装置及びその製造方法
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
US20180269352A1 (en) 2017-03-15 2018-09-20 Boe Technology Group Co., Ltd. Manufacturing Method of Light Emitting Diode Device and Light Emitting Diode Device
JP2019516251A (ja) 2016-05-04 2019-06-13 グロ アーベーＧｌｏ Ａｂ 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法
WO2019126728A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength light emitting diodes
WO2019129945A1 (fr) 2017-12-27 2019-07-04 Aledia Pseudo-substrat pour dispositif optoélectronique et son procédé de fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386428A (en) * 1993-11-02 1995-01-31 Xerox Corporation Stacked active region laser array for multicolor emissions
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
JP3620877B2 (ja) * 1994-09-16 2005-02-16 豊田合成株式会社 ３族窒化物半導体平面発光素子
JP3341492B2 (ja) * 1994-09-16 2002-11-05 豊田合成株式会社 ３族窒化物半導体発光素子
US5963568A (en) * 1996-07-01 1999-10-05 Xerox Corporation Multiple wavelength, surface emitting laser with broad bandwidth distributed Bragg reflectors
JPH1174566A (ja) * 1997-08-29 1999-03-16 Mitsubishi Materials Corp 多色発光素子
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR20110019390A (ko) 2008-06-05 2011-02-25 쓰리엠 이노베이티브 프로퍼티즈 컴파니 접합형 반도체 파장 변환기를 갖는 발광 다이오드
WO2010074987A2 (en) 2008-12-24 2010-07-01 3M Innovative Properties Company Light generating device having double-sided wavelength converter
US20130270514A1 (en) * 2012-04-16 2013-10-17 Adam William Saxler Low resistance bidirectional junctions in wide bandgap semiconductor materials
KR102559993B1 (ko) * 2016-05-16 2023-07-26 엘지이노텍 주식회사 반도체 소자
KR101931798B1 (ko) * 2017-09-19 2018-12-21 주식회사 썬다이오드코리아 다중 터널 정션 구조를 가지는 발광 다이오드

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050067627A1 (en) 2003-09-17 2005-03-31 Guangdi Shen High efficiency multi-active layer tunnel regenerated white light emitting diode
JP2012514335A (ja) 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 両方の側の波長変換器及びそれを使用する光生成デバイスの作製方法
JP2011523212A5 (ja) 2009-04-23 2012-06-14
JP2012514329A5 (ja) 2009-12-10 2013-01-31
JP2012195529A (ja) 2011-03-18 2012-10-11 Yamaguchi Univ 多波長発光素子及びその製造方法
JP2017513225A (ja) 2014-04-01 2017-05-25 サントル ナショナル ドゥ ラ ルシェルシュ シアンティフィク 半導体画素、このような画素のマトリクス、このような画素を製造するための半導体構造、およびそれらの製作方法
JP2017028287A (ja) 2015-07-24 2017-02-02 晶元光電股▲ふん▼有限公司 発光装置及びその製造方法
JP2019516251A (ja) 2016-05-04 2019-06-13 グロ アーベーＧｌｏ Ａｂ 異なる色のｌｅｄを含むモノリシックマルチカラー直視型ディスプレイおよびそれを製造する方法
US20180269352A1 (en) 2017-03-15 2018-09-20 Boe Technology Group Co., Ltd. Manufacturing Method of Light Emitting Diode Device and Light Emitting Diode Device
WO2019126728A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Iii-nitride multi-wavelength light emitting diodes
WO2019129945A1 (fr) 2017-12-27 2019-07-04 Aledia Pseudo-substrat pour dispositif optoélectronique et son procédé de fabrication

Also Published As

Publication number Publication date
WO2021023532A1 (en) 2021-02-11
GB201911246D0 (en) 2019-09-18
TW202121676A (zh) 2021-06-01
GB2586580A (en) 2021-03-03
GB2586580B (en) 2022-01-12
TWI755009B (zh) 2022-02-11
US20220293673A1 (en) 2022-09-15
CN114556577A (zh) 2022-05-27
KR20220038430A (ko) 2022-03-28
EP4010934A1 (en) 2022-06-15
JP2022543821A (ja) 2022-10-14

Similar Documents

Publication Publication Date Title
EP1810351B1 (en) Gan compound semiconductor light emitting element
KR102501822B1 (ko) 발광다이오드를 구비한 광전자장치
USRE45217E1 (en) Semiconductor light emitting device with transparent electrode having holes
KR20220140749A (ko) 적색 led 및 제작 방법
EP3926697B1 (en) Nanorod light-emitting device and manufacturing method thereof
KR20230058638A (ko) Led 디바이스 및 led 디바이스를 제조하는 방법
CN114521296A (zh) 发光二极管阵列
US20230290806A1 (en) Led device and method of manufacture
KR20210036199A (ko) 반도체 장치, 그 제조 방법, 및 이를 포함하는 디스플레이 장치
US20230048093A1 (en) Micro-led and method of manufacture
US20210104622A1 (en) Semiconductor device, method of fabricating the same, and display device including the same
US20230299231A1 (en) Led structures and methods of manufacturing led structure
JP7387871B2 (ja) Ｌｅｄアレイおよびｌｅｄアレイを形成する方法
KR100593543B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
US20210359186A1 (en) Subpixel light emitting diodes for direct view display and methods of making the same
TWI740418B (zh) 發光元件及其製造方法
FR3096834A1 (fr) Dispositif optoelectronique comportant une diode electroluminescente ayant une couche limitant les courants de fuite
JP2008010546A (ja) 半導体発光素子及びその製造方法
JP2006108633A (ja) 発光ダイオードアレイの製造方法
JP2017050333A (ja) 透明電極構造、化合物半導体発光ダイオード、及び透明電極成膜方法
JPH10163520A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231115

R150 Certificate of patent or registration of utility model

Ref document number: 7387871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150