KR102559993B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102559993B1
KR102559993B1 KR1020160059816A KR20160059816A KR102559993B1 KR 102559993 B1 KR102559993 B1 KR 102559993B1 KR 1020160059816 A KR1020160059816 A KR 1020160059816A KR 20160059816 A KR20160059816 A KR 20160059816A KR 102559993 B1 KR102559993 B1 KR 102559993B1
Authority
KR
South Korea
Prior art keywords
light emitting
type semiconductor
semiconductor layer
region
emitting structure
Prior art date
Application number
KR1020160059816A
Other languages
English (en)
Other versions
KR20170129009A (ko
Inventor
강대성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160059816A priority Critical patent/KR102559993B1/ko
Publication of KR20170129009A publication Critical patent/KR20170129009A/ko
Application granted granted Critical
Publication of KR102559993B1 publication Critical patent/KR102559993B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제조 비용을 절감하고 공정이 단순화된 반도체 소자에 대한 것으로, 실시 예의 반도체 소자는 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판; 상기 기판의 제 1 영역, 제 2 영역 및 제 3 영역마다 형성된 제 1 발광 구조물; 상기 제 1 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되며, 상기 제 1 발광 구조물과 상이한 파장의 광을 방출하는 제 2 발광 구조물; 상기 제 2 영역 및 제 3 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되는 배치된 반도체 구조물; 및 상기 제 2 영역의 상기 제 1 발광 구조물 및 상기 반도체 구조물과 수직 방향으로 중첩되는 파장 변환 부재를 포함하며, 상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 서로 다른 광을 방출한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명 실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
최근, 휘도 문제가 크게 개선된 발광 다이오드는 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
특히, 발광 다이오드를 마이크로(Micro) 크기로 매우 작게 형성하여 표시 장치의 데이터 라인과 게이트 라인이 교차하여 정의된 픽셀마다 배치할 수도 있다.
그런데, 적색(red) 광을 방출하는 발광 다이오드를 형성하기 위한 기판과 녹색(green) 또는 청색(blue) 광을 방출하는 발광 다이오드를 형성하기 위한 기판이 서로 상이하다. 예를 들어, 적색(red) 광을 방출하는 발광 다이오드를 형성하기 위한 기판은 갈륨 비소(GaAs)이며, 녹색(green) 또는 청색(blue) 광을 방출하는 발광 다이오드를 형성하기 위한 기판은 사파이어(Al2O3)이다.
따라서, 녹색(green) 또는 청색(blue) 광을 방출하는 발광 다이오드와 적색(red) 광을 방출하는 발광 다이오드를 물질이 상이한 기판 상에서 형성해야 한다. 특히, 상술한 바와 같이 발광 다이오드를 마이크로(Micro) 크기로 매우 작게 형성하는 경우, 적색(red) 광을 방출하는 발광 다이오드, 청색(blue) 및 녹색(green) 광을 방출하는 발광 다이오드를 개별적으로 형성 및 분리하는데 많은 제약이 있다.
또한, 적색(red) 광을 방출하는 발광 다이오드의 활성층, 제 1, 제 2 반도체층의 물질 역시 녹색(green) 또는 청색(blue) 광을 방출하는 발광 다이오드와 상이하므로 발광 특성이 서로 상이하다. 더욱이, 각 발광 다이오드의 구동 전압, 전류 조건 등이 상이하므로 서로 다른 광을 방출하는 발광 소자의 신뢰성이 서로 달라, 이를 표시 장치에 적용하는데 제약이 있다.
본 발명 실시 예는 공정이 단순화된 반도체 소자를 제공한다.
실시 예의 반도체 소자는 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판; 상기 기판의 제 1 영역, 제 2 영역 및 제 3 영역마다 형성된 제 1 발광 구조물; 상기 제 1 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되며, 상기 제 1 발광 구조물과 상이한 파장의 광을 방출하는 제 2 발광 구조물; 상기 제 2 영역 및 제 3 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되는 배치된 반도체 구조물; 및 상기 제 2 영역의 상기 제 1 발광 구조물 및 상기 반도체 구조물과 수직 방향으로 중첩되는 파장 변환 부재를 포함하며, 상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 서로 다른 광을 방출한다.
실시 예의 반도체 소자는 적색, 녹색 및 청색 광을 방출하는 발광 소자를 동일한 기판에서 형성함으로써, 제조 비용을 절감하고 공정을 단순화할 수 있다. 이 때, 적색, 녹색 및 청색 광을 방출하는 발광 다이오드가 동일한 제 1 발광 구조물을 포함하여 이루어져, 적색, 녹색 및 청색 광을 방출하는 발광 다이오드의 구동 전압, 전류 조건 등이 유사하여 이를 표시 장치에 용이하게 적용할 수 있다.
도 1a는 실시 예의 반도체 소자의 단면도이다.
도 1b는 도 1a의 제 1 p형 반도체층과 제 2 n형 반도체층의 단면도이다.
도 2a는 다른 실시 예의 반도체 소자의 단면도이다.
도 2b는 도 2a의 제 1 p형 반도체층과 제 2 n형 반도체층의 단면도이다.
도 3a 및 도 3b는 또 다른 실시 예의 반도체 소자의 단면도이다.
도 4a 내지 도 4f는 실시 예의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 5a 내지 도 5f는 다른 실시 예의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 6a는 제 1 활성층과 제 2 활성층의 우물층의 개수에 따른 제 1 발광 소자에서 방출되는 광을 도시한 그래프이다.
도 6b는 도 6a의 제 1, 제 2 광의 색 좌표를 도시한 그래프이다.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
반도체 소자는 발광 소자, 수광 소자 등 각종 전자 소자를 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
본 실시 예에 따른 반도체 소자는 발광 소자일 수 있다.
발광 소자는 전자와 정공이 재결합함으로써 빛을 방출하게 되고, 이 빛의 파장은 물질 고유의 에너지 밴드갭에 의해서 결정된다. 따라서, 방출되는 빛은 상기 물질의 조성에 따라 다를 수 있다.
이하에서는 실시 예의 반도체 소자를 발광 소자로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예의 반도체 소자를 상세히 설명하면 다음과 같다.
도 1a는 실시 예의 반도체 소자의 단면도이며, 도 1b는 도 1a의 제 1 p형 반도체층과 제 2 n형 반도체층의 단면도이다.
도 1a와 같이, 실시 예의 반도체 소자(1000)는 제 1 영역(100a,), 제 2 영역(100b) 및 제 3 영역(100c)을 포함하는 제 1 기판(100), 제 1 기판(100)의 제 1 영역(100a)에 배치되어 녹색 광을 방출하는 제 1 발광 소자(200a), 제 1 기판(100)의 제 2 영역(100b)에 배치되어 적색 광을 방출하는 제 2 발광 소자(200b) 및 제 1 기판(100)의 제 3 영역(100c)에 배치되어 청색 광을 방출하는 제 3 발광 소자(200c)를 포함한다. 제 1 발광 소자(200a), 제 2 발광 소자(200b) 및 제 3 발광 소자(200c)는 동일한 구조의 제 1 발광 구조물(105)을 포함할 수 있다.
제 1 발광 소자(200a)는 제 1 발광 구조물(105) 및 제 1 발광 구조물(105) 상에 배치되어 제 1 발광 구조물(105)과 상이한 파장대의 광을 방출하는 제 2 발광 구조물(110)을 포함한다. 제 2 발광 소자(200b)는 제 1 발광 구조물(105) 상에 배치된 파장 변환 부재(130)를 포함한다. 제 1 발광 구조물(105)은 청색 파장대의 광을 방출하고, 제 2 발광 구조물(110)은 녹색 파장대의 광을 방출할 수 있다.
제 1 기판(100)은 사파이어(Al2O3), SiC, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제 1 기판(100)의 상부면은 제 1 영역(100a,), 제 2 영역(100b) 및 제 3 영역(100c)의 경계면에 대응되는 영역에서 오목하게 형성된 홈(100h)을 포함할 수 있다. 홈(100h)은 제 1 발광 소자(200a), 제 2 발광 소자(200b) 및 제 3 발광 소자(200c)를 완벽하게 분리하기 위한 것일 수 있다.
제 1 기판(100)의 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)에 각각 배치된 제 1 발광 구조물(105)은 차례로 형성된 제 1 n형 반도체층(105a), 제 1 활성층(105b) 및 제 1 p형 반도체층(105c)을 포함할 수 있다.
제 1 발광 구조물(105)은 메사 식각되어 제 1 n형 반도체층(105a)의 상부면을 노출시킬 수 있다. 노출된 제 1 n형 반도체층(105a)의 상부면에 제 1 발광 구조물(105)에 외부 전원을 공급할 전극 패드(미도시)가 배치될 수 있다. 예를 들어, 전극 패드(미도시)는 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a)에 전원을 공급하는 제 1 전극 패드일 수 있다.
제 1 발광 소자(200a)는 제 1 발광 구조물(105) 상에 제 2 n형 반도체층(110a), 제 2 활성층(110b) 및 제 2 p형 반도체층(110c)이 차례로 적층된 제 2 발광 구조물(110)을 포함할 수 있다.
제 2 발광 소자(200b) 및 제 3 발광 소자(200c)는 제 1 발광 구조물(105) 상에 배치된 제 2 n형 반도체층(110a)을 포함할 수 있다. 제 2 n형 반도체층(110a)은 제 1 발광 소자(200a)의 제 2 n형 반도체층(110a)과 동일한 물질을 포함할 수 있다. 이 때, 제 2 발광 소자(200b) 및 제 3 발광 소자(200c)의 제 2 n형 반도체층(110a)의 두께는 제 1 발광 소자(200a)의 제 2 n형 반도체층(110a)의 두께보다 얇다.
제 1 n형 반도체층(105a) 및 제 2 n형 반도체층(110a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, n형 도펀트가 도핑될 수 있다. 제 1 n형 반도체층(105a) 및 제 2 n형 반도체층(110a)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. n형 도펀트는 Si, Ge, Sn, Se, Te 등에서 선택될 수 있으며, 이에 한정하지 않는다. 제 2 n형 반도체층(110a)은 제 1 발광 구조물(105)의 제 2 p형 반도체층(110c)과 직접 접촉될 수 있다.
제 2 및 제 3 발광 소자(200b, 200c)는 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a) 상에 제 1 전극 패드(미도시)가 배치되며, 제 1 발광 구조물(105) 상에 형성되는 반도체 구조물인 제 2 n형 반도체층(110a)에 제 2 전극 패드(미도시)가 배치될 수 있다. 따라서, 외부 전원은 제 2 n형 반도체층(110a)을 통해 제 2 및 제 3 발광 소자(200b, 200c)의 제 1 p형 반도체층(105c)으로 전달될 수 있다.
그리고, 제 1 발광 소자(200a)는 제 2 발광 구조물(110)의 제 2 p형 반도체층(110c) 상에 제 1 전극 패드(미도시)가 배치될 수 있다. 외부 전원은 제 2 p형 반도체층(110c)으로부터 제 2 n형 반도체층(110a)에 전달되고, 제 2 n형 반도체층(110a)을 통해 제 1 발광 소자(200a)의 제 1 p형 반도체층(105c)으로 전달될 수 있다.
그런데, 제 2 n형 반도체층(110a)과 제 1 p형 반도체층(105c)의 계면의 정류성에 의해 외부 전원이 제 1 p형 반도체층(105c)으로 전달되지 않을 수 있다. 이에 따라, 제 2 n형 반도체층(110a)의 도핑 농도는 제 1 n형 반도체층(105a)의 도핑 농도보다 높을 수 있다. 예를 들어, 제 1 n형 반도체층(105a)의 도펀트의 도핑 농도가 1×1018인 경우, 제 2 n형 반도체층(110a)의 도펀트의 도핑 농도는 5×1022이상일 수 있다.
제 1, 제 2 및 제 3 영역(100a, 100b, 100c)의 제 2 n형 반도체층(110a)은 제 1 n형 반도체층(105a)보다 도펀트의 도핑 농도가 높은 단일층으로 형성되거나, 도 1b와 같이 적어도 두 개의 서브 n형 반도체층(110a-1, 110a-2)을 포함할 수 있다.
적어도 두 개의 서브 n형 반도체층(110a-1a. 110a-2)은 도펀트의 도핑 농도가 상이하며, 제 1 p형 반도체층(105c)과 접하는 제 1 서브 n형 반도체층(110a-1)의 도펀트의 도핑 농도가 나머지 제 2 서브 n형 반도체층(110a-2)보다 높을 수 있다. 예를 들어, 제 1 서브 n형 반도체층(110a-1)의 도펀트의 도핑 농도가 제 1 n형 반도체층(105a) 및 제 2 서브 n형 반도체층(110a-2)의 도펀트의 도핑 농도보다 높을 수 있다. 이에 따라, 제 1 서브 n형 반도체층(110a-1)과 제 1 p형 반도체층(105c)의 계면에서 외부 전원을 통해 공급된 캐리어(carrier)들이 원활하게 이동할 수 있다.
제 1 서브 n형 반도체층(110a-1)의 두께가 너무 얇은 경우, 제 2 영역(100b) 및 제 3 영역(100c)에서 제 2 발광 구조물(110)을 부분적으로 제거할 때, 제 1 서브 n형 반도체층(110a-1)까지 제거될 수 있다. 따라서, 제 1 서브 n형 반도체층(110a-1)의 두께는 5㎚이상일 수 있으며, 이에 한정하지 않는다.
제 1 활성층(105b) 및 제 2 활성층(110b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조, 양자선 구조 등에서 선택된 어느 하나의 구조를 가질 수 있다.
예를 들어, 제 1 발광 소자(200a)의 제 2 활성층(110b)과 제 1 활성층(105b)이 교번하는 우물층과 장벽층을 포함하는 다중 양자 우물 구조를 포함하는 경우, 제 1 발광 소자(200a)의 제 2 발광 구조물(110)의 제 2 활성층(110b)의 우물층의 개수가 제 1 발광 구조물(105)의 제 1 활성층(105b)의 우물층의 개수보다 많을 수 있으며, 이에 한정하지 않는다. 이는, 제 1 활성층(105b)과 제 2 활성층(110b)을 모두 포함하는 제 1 발광 소자(200a)에서 방출되는 녹색 광의 순도를 향상시키기 위함이다.
제 1 p형 반도체층(105c) 및 제 2 p형 반도체층(110c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, p형 도펀트가 도핑될 수 있다. 제 1 p형 반도체층(105c) 및 제 2 p형 반도체층(110c)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. P형 도펀트는 Mg, Zn, Ca, Sr, Ba 등에서 선택될 수 있으며, 이에 한정하지 않는다.
제 1 p형 반도체층(105c)은 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)을 포함할 수 있다. 이 때, 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)은 도펀트의 도핑 농도가 상이하다. 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2) 중 활성층(105b)과 상대적으로 더 이격된 제 2 서브 p형 반도체층(105c-2)의 도핑 농도가 나머지 제 1 서브 p형 반도체층(105c-1)보다 높다.
예를 들어, 제 1 서브 p형 반도체층(105c-1)의 도펀트의 도핑 농도가 1×1018인 경우, 제 2 서브 p형 반도체층(105c-2)의 도펀트의 도핑 농도는 1×1022이상일 수 있다. 이는, 상술한 바와 같이 제 1 발광 구조물(105) 상에 형성되어 제 2 서브 p형 반도체층(105c-2)과 직접 접촉되는 제 2 n형 반도체층(110a)과 제 2 서브 p형 반도체층(105c-2)의 계면의 정류성을 제거하기 위함이다.
구체적으로, 제 2 및 제 3 발광 소자(200b, 200c)는 제 1 발광 구조물(105) 상에 배치된 반도체 구조물인 제 2 n형 반도체층(110a)을 통해 외부 전원을 제 1 p형 반도체층(105c)으로 전달할 수 있다. 그러나, 제 2 n형 반도체층(110a)과 제 2 서브 p형 반도체층(105c-2)의 계면의 정류성에 의해 외부 전원이 제 1 p형 반도체층(105c)으로 전달되지 않을 수 있다.
이에 따라, 실시 예의 반도체 소자(1000)는 제 2 n형 반도체층(110a)과 직접 접촉하는 제 2 서브 p형 반도체층(105c-2)의 도핑 농도를 증가시켜 제 2 n형 반도체층(110a)과 제 2 서브 p형 반도체층(105c-2)의 계면의 정류성을 제거할 수 있다.
제 1 p형 반도체층(105c)은 제 1 활성층(105b) 상에 형성되므로, 제 1 p형 반도체층(105c)을 고온에서 형성하는 경우 제 1 활성층(105b)이 손상될 수 있다. 따라서, 제 1 p형 반도체층(105c)은 900℃ 이하에서 형성할 수 있다. 그런데, 낮은 온도에서 제 1 p형 반도체층(105c)을 두껍게 형성하는 경우 제 1 p형 반도체층(105c)의 결정성이 저하될 수 있다. 따라서, 제 1 p형 반도체층(105c)의 두께는 제 1 n형 반도체층(105a)의 두께보다 얇을 수 있다.
도펀트의 도핑 농도가 높은 제 2 서브 p형 반도체층(105c-2)을 900℃ 이하에서 형성하는 경우 제 1 서브 p형 반도체층(105c-1)보다 결정성이 저하될 수 있다. 따라서, 제 2 서브 p형 반도체층(105c-2)의 두께를 20㎚ 이하로 형성하여 제 2 서브 p형 반도체층(105c-2)의 결정성이 저하되는 것을 방지하고, 동시에 제 2 서브 p형 반도체층(105c-2)에 높은 농도로 도펀트를 도핑할 수 있다.
제 2 발광 소자(200b)는 제 1 발광 구조물(105) 상에 배치된 파장 변환 부재(130)를 포함한다. 파장 변환 부재(130)는 적색 광을 방출하는 파장 변환 입자를 포함할 수 있다. 파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있으며, 파장 변환 입자는 적색 형광체인 K2SiF6 형광체일 수 있으며 이에 한정하지 않는다.
파장 변환 부재(130)는 제 2 n형 반도체층(110a)을 사이에 두고 제 1 활성층(105b)과 수직 방향으로 중첩될 수 있다. 따라서, 제 2 발광 소자(200b)는 제 1 발광 구조물(105)에서 발생하는 청색 파장대의 광이 파장 변환 부재(120)에 의해 적색 파장대의 광으로 변환되어 적색 광을 방출시킨다. 제 3 발광 소자(200c)는 제 1 발광 구조물(105)에서 발생하는 청색 광을 그대로 방출시킬 수 있다.
파장 변환 부재(130)는 제 2 n형 반도체층(110a)의 일부를 노출시키도록 배치되어, 노출된 제 2 n형 반도체층(110a)의 상부면에 제 1 발광 구조물(105)에 외부 전원을 공급할 전극 패드(미도시)가 배치될 수 있다.
제 3 발광 소자(200c)는 제 2 n형 반도체층(110a) 상에 배치된 전극 패드(미도시)를 더 포함할 수 있으며, 전극 패드(미도시)는 제 1 발광 구조물(105)의 제 1 p형 반도체층(105c)에 전원을 공급하는 제 2 전극 패드일 수 있다. 상기와 같은 제 3 발광 소자(200c)는 제 1 발광 구조물(105)에서 발생하는 청색 광을 그대로 방출시킬 수 있다.
상기와 같은 제 2 및 제 3 발광 소자(200b, 200c)는 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a) 상에 제 1 전극 패드(미도시)가 배치되며, 제 2 n형 반도체층(110a) 상에 제 2 전극 패드(미도시)가 배치되는 수평형 구조의 발광 소자일 수 있다. 그리고, 제 1 발광 소자(200a)는 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a) 상에 제 1 전극 패드(미도시)가 배치되며, 제 2 발광 구조물(110)의 제 2 p형 반도체층(110c) 상에 제 2 전극 패드(미도시)가 배치되는 수평형 구조의 발광 소자일 수 있다.
실시 예의 반도체 소자(1000)는 녹색 광을 방출하는 제 1 발광 소자(200a), 적색 광을 방출하는 제 2 발광 소자(200b) 및 청색 광을 방출하는 제 3 발광 소자(200c)를 모두 동일한 제 1 기판(100) 상에서 형성할 수 있다. 따라서, 제조 비용을 절감하고 공정을 단순화할 수 있다.
또한, 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)가 모두 동일한 제 1 발광 구조물(105)을 포함하여 이루어져, 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)의 구동 전압, 전류 조건 등이 유사하여 이를 표시 장치에 용이하게 적용할 수 있다.
한편, 제 1 발광 소자(200a)는 제 1 발광 구조물(105)에서 발생하는 청색 파장대의 광이 제 2 발광 구조물(110)에 흡수되고, 제 2 발광 구조물(110)은 흡수된 청색 파장대의 광을 녹색 파장대의 광으로 발생시킬 수 있다. 따라서, 제 1 발광 소자(200a)는 녹색 광만을 방출시킬 수 있다. 따라서, 실시 예의 제 1 활성층(105b)과 제 2 활성층(110b)은 단일 양자 우물 구조로 형성될 수 있으며, 상술한 바와 같이 제 2 활성층(110b)의 우물층의 개수가 제 1 활성층(105b)의 우물층의 개수보다 많은 다중 양자 우물 구조로 형성할 수도 있다.
도 2a는 다른 실시 예의 반도체 소자의 단면도이며, 도 2b는 도 2a의 제 1 p형 반도체층과 제 2 n형 반도체층의 단면도이다.
도 2a와 같이, 다른 실시 예의 반도체 소자(1000)는 제 2 기판(300)에 배치되며 녹색 광을 방출하는 제 1 발광 소자(200a), 적색 광을 방출하는 제 2 발광 소자(200b) 및 청색 광을 방출하는 제 3 발광 소자(200c)를 포함한다.
제 1 발광 소자(200a), 제 2 발광 소자(200b) 및 제 3 발광 소자(200c)의 제 1 발광 구조물(105)의 상부면의 높이가 동일하도록 제 2 기판(300)의 상부면이 단차를 가질 수 있다. 예를 들어, 제 2 기판(300)은 제 1 발광 소자(200a)가 배치된 제 1 영역(300a)의 두께가 나머지 영역의 두께보다 얇을 수 있다. 그리고, 제 2 기판(300)의 상부면은 제 1 영역, 제 2 영역 및 제 3 영역(300a, 300b, 300c)의 경계면에 대응되는 영역에서 오목하게 형성된 홈(300h)을 포함할 수 있다.
제 2 기판(300)은 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)에 외부 전원을 공급할 전극 패드로 기능할 수 있다. 이를 위해, 제 2 기판(300)은 전도성을 갖는 물질을 포함할 수 있다. 예를 들어, 제 2 기판(300)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.
제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)의 제 1 발광 구조물(105)은 제 1 발광 구조물(105)과 제 1 p형 반도체층(105c), 제 1 활성층(105b) 및 제 1 n형 반도체층(105a)을 포함하며, 제 1 발광 구조물(105)과 제 1 p형 반도체층(105c), 제 1 활성층(105b) 및 제 1 n형 반도체층(105a)의 적층 순서는 도 1에서 개시하는 제 1 발광 구조물(105)과 상이하다.
구체적으로, 제 1 발광 구조물(105)의 제 1 발광 소자(200a), 제 2 발광 소자(200b) 및 제 3 발광 소자(200c)의 제 1 발광 구조물(105)은 제 2 기판(300) 상에 차례로 형성된 제 1 p형 반도체층(105c), 제 1 활성층(105b) 및 제 1 n형 반도체층(105a)을 포함할 수 있다. 그리고, 제 1 발광 소자(200a)의 제 2 발광 구조물(110) 역시 도 1a의 제 2 발광 구조물(110)과 적층 순서만 상이할 뿐, 구성은 동일할 수 있다.
도 2b와 같이, 제 2 n형 반도체층(110a)은 도펀트의 도핑 농도가 상이한 적어도 두 개의 서브 n형 반도체층(110a-1, 110a-2)을 포함할 수 있으며, 제 1 p형 반도체층(105c)과 접하는 제 1 서브 n형 반도체층(110a-1)의 도펀트의 도핑 농도가 나머지 제 2 서브 n형 반도체층(110a-2)보다 높을 수 있다.
제 1 발광 소자(200a)는 제 2 기판(300) 상에 차례로 배치된 제 2 발광 구조물(110)과 제 2 발광 구조물(105)을 포함할 수 있다. 제 1 발광 소자(200a)는 제 1 발광 구조물(105)에서 청색 파장대의 광이 발생되고 제 2 발광 구조물(110)에서 녹색 파장대의 광이 발생된다. 제 2 발광 구조물(110)에서 발생하는 녹색 광은 제 1 발광 구조물(105)을 통과하여 외부로 방출될 수 있으며, 제 2 발광 구조물(110)의 제 2 활성층(110b)을 다중 양자 구조로 형성하여, 제 2 발광 구조물(110)에서 방출되는 녹색 광의 세기를 증가시킬 수 있다.
제 2 발광 소자(200b)는 제 1 발광 구조물(105) 및 제 1 발광 구조물(105) 상에 배치된 파장 변환 부재(130) 및 제 1 발광 구조물(105)과 제 2 기판(300) 사이에 배치된 제 2 n형 반도체층(110a)을 포함할 수 있다. 파장 변환 부재(130)는 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a) 상에 배치될 수 있다. 그리고, 제 3 발광 소자(200c)는 제 1 발광 구조물(105) 및 제 1 발광 구조물(105)과 제 2 기판(300) 사이에 배치된 제 2 n형 반도체층(110a)을 포함할 수 있다.
상기와 같은 반도체 소자(1000)는 전도성을 갖는 제 2 기판(300) 상에 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)가 배치되어, 제 2 기판(300)이 전극 패드로 기능할 수 있다.
도 3a 및 도 3b는 또 다른 실시 예의 반도체 소자의 단면도이다.
도 3a 및 도 3b와 같이, 또 다른 실시 예의 반도체 소자(1000)는 제 2 발광 소자(200b)가 제 1 발광 구조물(105)뿐만 아니라 제 2 발광 구조물(110)을 포함할 수 있다. 이 때, 제 2 발광 구조물(110)은 제 1 발광 소자(200a)에 포함된 제 2 발광 구조물(110)과 구조가 동일할 수 있다.
이하, 본 발명 실시 예의 반도체 소자의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 4a 내지 도 4f는 실시 예의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 4a와 같이, 제 1 기판(100) 상에 제 1 발광 구조물(105)을 형성한다. 제 1 기판(100)은 사파이어(Al2O3), SiC, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제 1 기판(100)은 제 1 발광 소자가 형성될 제 1 영역(100a), 제 2 발광 소자가 형성될 제 2 영역(100b) 및 제 3 발광 소자가 형성될 제 3 영역(100c)을 포함할 수 있다.
제 1 발광 구조물(105)은 기판 전면에 형성되며, 복수 개의 화합물 반도체층을 포함할 수 있다. 제 1 발광 구조물(105)은 분자선 증착법(molecular beam epitaxy; MBE), 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 플라즈마 레이저 증착(plasma laser deposition; PLD), 스퍼터링(sputtering), 금속 유기물 화학적 기상 증착(metal organic chemical vapor deposition) 등의 방법을 통해 형성할 수 있다.
구체적으로, 제 1 발광 구조물(105)은 제 1 기판(100) 상에 제 1 n형 반도체층(105a), 제 1 활성층(105b) 및 제 1 p형 반도체층(105c)을 차례로 성장시켜 형성할 수 있다.
제 1 p형 반도체층(105c)은 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)을 포함할 수 있으며, 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)은 도펀트의 도핑 농도가 상이하다. 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2) 중 활성층(105b)과 상대적으로 더 이격된 제 2 서브 p형 반도체층(105c-2)의 도핑 농도가 나머지 제 1 서브 p형 반도체층(105c-1)보다 높다.
상기와 같은 제 1 발광 구조물(105)은 청색 파장대의 광을 방출할 수 있으며, 제 1 활성층(105b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조, 양자선 구조 등에서 선택된 어느 하나의 구조를 가질 수 있다.
도 4b와 같이, 제 1 발광 구조물(105) 상에 제 2 발광 구조물(110)을 형성한다. 제 2 발광 구조물(110)은 복수 개의 화합물 반도체층을 포함할 수 있으며, 제 2 발광 구조물(110)은 제 1 기판(100) 상에 제 2 n형 반도체층(110a), 제 2 활성층(110b) 및 제 2 p형 반도체층(110c)을 차례로 성장시켜 형성할 수 있다.
제 2 n형 반도체층(110a)은 제 1 발광 구조물(105)의 제 1 서브 p형 반도체층(105c-2)과 직접 접촉될 수 있다. 이 때, 실시 예와 같이 제 2 n형 반도체층(110a)을 단일층으로 형성하거나, 도핑 농도가 상이한 적어도 두 개의 서브 n형 반도체층(도 1b의 110a-1, 도 1b의 110a-2)이 차례로 적층된 구조로 형성할 수도 있다.
제 2 발광 구조물(110)은 녹색 파장대의 광을 방출할 수 있으며, 제 2 활성층(110b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조, 양자선 구조 등에서 선택된 어느 하나의 구조를 가질 수 있다.
도 4c와 같이, 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 대응되는 제 2 발광 구조물(110)을 제거한다. 이는 제 2 영역(100b) 및 제 3 영역(100c)에서 녹색 파장대의 광이 발생하는 것을 방지하기 위한 것이다.
제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에는 제 2 발광 구조물(110)의 제 2 n형 반도체층(110a)의 일부가 남는다. 상기와 같이 제 2 n형 반도체층(110a)의 일부가 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 남는 것은, 제 1 발광 구조물(105)의 제 1 p형 반도체층(105c)이 제 2 n형 반도체층(110a)보다 상대적으로 두께가 얇아, 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 대응되는 제 2 발광 구조물(110)만을 완전히 제거하기 위해 식각을 진행할 때, 제 1 발광 구조물(105)의 제 1 p형 반도체층(105c)까지 제거될 수 있기 때문이다.
도 4d와 같이, 제 1 기판(100)의 제 1 영역(100a), 제 2 영역(100b) 및 제 3 영역(100c)에 배치된 제 1 발광 구조물(105)의 제 1 n형 반도체층(105a)을 노출시키기 위한 메사(mesa) 식각 공정을 실시한다. 후에 노출된 제 1 n형 반도체층(105a)의 상부면에 제 1 기판(100)의 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)에 각각 형성될 제 1, 제 2 및 제 3 발광 소자에 외부 전원을 연결할 전극 패드를 형성할 수 있다.
그리고, 도 4e와 같이, 제 1 기판(100)의 제 1 영역(100a), 제 2 영역(100b) 및 제 3 영역(100c)에 배치된 제 1 발광 구조물(105) 및 제 2 n형 반도체층(110a)에 아이솔레이션(isolation) 공정을 실시하여, 제 1 영역(100a), 제 2 영역(100b) 및 제 3 영역(100c)의 제 1 발광 구조물(105)과 제 2 n형 반도체층(110a)을 서로 분리한다. 아이솔레이션(isolation) 공정은 실시 예와 같이 제 1 기판(100)의 일부까지 제거되어 제 1 영역(100a), 제 2 영역(100b) 및 제 3 영역(100c)의 경계면에서 제 1 기판(100)에 홈(100h)이 형성될 수 있으며, 이에 한정하지 않는다.
도 4f와 같이, 제 1 기판(100)의 제 2 영역(100b)에 배치된 제 2 발광 구조물(110)의 제 2 n형 반도체층(110a) 상에 파장 변환 부재(130)를 배치한다. 이 때, 파장 변환 부재(130)는 필름 형태로 부착되거나 스프레이 방법으로 코팅될 수 있으며, 이에 한정하지 않는다. 파장 변환 부재(130)는 적색 광을 방출하는 파장 변환 입자를 포함할 수 있다. 파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있으며, 파장 변환 입자는 적색 형광체인 K2SiF6 형광체일 수 있으며 이에 한정하지 않는다.
파장 변환 부재(130)는 제 2 n형 반도체층(110a)의 일부를 노출시키도록 배치되어, 노출된 제 2 n형 반도체층(110a)의 상부면에 제 1 발광 구조물(105)에 외부 전원을 공급할 전극 패드(미도시)가 배치될 수 있다.
따라서, 제 1 기판(100)의 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)에 배치된 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)를 포함하는 반도체 소자(1000)를 형성할 수 있다.
제 1 발광 소자(200a)는 제 1 발광 구조물(105)에서 청색 파장대의 광이 발생되고 제 2 발광 구조물(110)에서 녹색의 광이 발생된다. 이 때, 제 1 발광 구조물(105)에서 발생하는 청색 파장대의 광은 제 2 발광 구조물(110)을 통과하여 외부로 방출될 수 있다. 그런데, 청색 파장대의 광은 제 2 발광 구조물(110)에 흡수되고, 제 2 발광 구조물(110)은 흡수된 청색 파장대의 광을 녹색 파장대의 광으로 발생시킬 수 있다. 따라서, 제 1 발광 소자(200a)는 녹색 광만을 방출시킬 수 있다.
그리고, 제 2 발광 소자(200b)는 제 1 발광 구조물(105)에서 발생하는 청색 파장대의 광이 파장 변환 부재(120)에 의해 적색 파장대의 광으로 변환되어 적색 광을 방출시킨다. 제 3 발광 소자(200c)는 제 1 발광 구조물(105)에서 발생하는 청색 광을 그대로 방출시킬 수 있다.
따라서, 상기와 같은 실시 예의 반도체 소자는 하나의 제 1 기판(100)에 녹색, 적색 및 청색 광을 방출시키는 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)를 형성함으로써, 공정이 간소화되어 제조 비용을 절감할 수 있다.
종래는 적색 광을 방출하는 발광 소자를 갈륨 비소(GaAs)를 포함하는 기판에서 형성하므로, 발광 소자에서 갈륨 비소(GaAs)를 포함하는 불투명한 기판을 분리하기 위한 별도의 기술이 요구된다. 그러나, 제 1 기판(100)이 사파이어를 포함하는 경우, 실시 예는 레이저 리프트 오프(laser lift off; LLO) 방법을 이용하여 제 1 기판(100)을 용이하게 분리할 수 있다. 따라서, 본 발명의 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)는 모두 레이저 리프트 오프(laser lift off; LLO) 방법으로 제 1 기판(100) 상에서 용이하게 분리될 수 있다.
도 5a 내지 도 5f는 다른 실시 예의 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 5a와 같이, 제 1 기판(100) 상에 제 1 발광 구조물(105)을 형성한다. 제 1 기판(100)은 사파이어(Al2O3), SiC, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제 1 기판(100)은 제 1 발광 소자가 형성될 제 1 영역(100a), 제 2 발광 소자가 형성될 제 2 영역(100b) 및 제 3 발광 소자가 형성될 제 3 영역(100c)을 포함할 수 있다.
제 1 발광 구조물(105)은 기판 전면에 형성되며, 복수 개의 화합물 반도체층을 포함할 수 있다. 제 1 발광 구조물(105)은 분자선 증착법(molecular beam epitaxy; MBE), 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 플라즈마 레이저 증착(plasma laser deposition; PLD), 스퍼터링(sputtering), 금속 유기물 화학적 기상 증착(metal organic chemical vapor deposition) 등의 방법을 통해 형성할 수 있다.
제 1 발광 구조물(105)은 제 1 기판(100) 상에 제 1 n형 반도체층(105a), 제 1 활성층(105b) 및 제 1 p형 반도체층(105c)을 차례로 성장시켜 형성할 수 있다.
제 1 p형 반도체층(105c)은 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)을 포함할 수 있으며, 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2)은 도펀트의 도핑 농도가 상이하다. 적어도 두 개의 서브 p형 반도체층(105c-1, 105c-2) 중 활성층(105b)과 상대적으로 더 이격된 제 2 서브 p형 반도체층(105c-2)의 도핑 농도가 나머지 제 1 서브 p형 반도체층(105c-1)보다 높다.
상기와 같은 제 1 발광 구조물(105)은 청색 파장대의 광을 방출할 수 있으며, 제 1 활성층(105b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조, 양자선 구조 등에서 선택된 어느 하나의 구조를 가질 수 있다.
도 5b와 같이, 제 1 발광 구조물(105) 상에 제 2 발광 구조물(110)을 형성한다. 제 2 발광 구조물(110)은 복수 개의 화합물 반도체층을 포함할 수 있으며, 제 2 발광 구조물(110)은 제 1 기판(100) 상에 제 2 n형 반도체층(110a), 제 2 활성층(110b) 및 제 2 p형 반도체층(110c)을 차례로 성장시켜 형성할 수 있다.
제 2 n형 반도체층(110a)은 제 1 발광 구조물(105)의 제 1 서브 p형 반도체층(105c-2)과 접한다. 실시 예와 같이 제 2 n형 반도체층(110a)을 단일층으로 형성하거나, 도핑 농도가 상이한 적어도 두 개의 서브 n형 반도체층(도 2b의 110a-1, 도 2b의 110a-2)이 차례로 적층된 구조로 형성할 수도 있다.
제 2 발광 구조물(110)은 녹색 파장대의 광을 방출할 수 있으며, 제 2 활성층(110b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조, 양자선 구조 등에서 선택된 어느 하나의 구조를 가질 수 있다.
도 5c와 같이, 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 대응되는 제 2 발광 구조물(110)을 제거한다. 이 때, 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에는 제 2 발광 구조물(110)의 제 2 n형 반도체층(110a)의 일부가 남는다. 상기와 같이 제 2 n형 반도체층(110a)의 일부가 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 남는 것은, 제 1 발광 구조물(105)의 제 1 p형 반도체층(105c)의 두께가 얇아, 제 1 기판(100)의 제 2 영역(100b) 및 제 3 영역(100c)에 대응되는 제 2 발광 구조물(110)만을 완전히 제거하기 위해 식각을 진행할 때, 제 1 발광 구조물(105)의 제 1 p형 반도체층(105c)까지 제거될 수 있기 때문이다.
도 5d와 같이, 제 1 기판(100) 전면에 제 2 기판(300)을 형성한다. 제 2 기판(300)은 제 1 기판(100)의 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)의 상부면의 단차를 보상하도록 형성될 수 있다. 제 2 기판(300)은 제 1 기판(100)의 제 1, 제 2 및 제 3 영역(100a, 100b, 100c)에 형성될 제 1, 제 2 및 제 3 발광 소자(200a, 200b, 200c)에 외부 전원을 공급할 전극 패드로 기능할 수 있다.
이를 위해, 제 2 기판(300)은 전도성을 갖는 물질을 포함할 수 있다. 예를 들어, 제 2 기판(300)은 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru) 및 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다.
그리고, 제 1 발광 구조물(105)로부터 제 1 기판(100)을 분리한다. 예를 들어, 제 1 기판(100)이 사파이어(Al2O3)를 포함하는 경우, 제 1 기판(100)은 투광성을 가져 레이저 리프트 오프(laser lift off; LLO) 방법을 통해 용이하게 분리될 수 있다.
도 5e와 같이, 아이솔레이션(isolation) 공정을 실시하여, 제 2 기판(300a)의 제 1, 제 2 및 제 3 영역(300a, 300b, 300c) 별로 제 1, 제 2 발광 구조물(105, 110)을 서로 분리한다. 이 때, 제 2 기판(300)의 상부면에도 제 1 영역, 제 2 영역 및 제 3 영역(300a, 300b, 300c)의 경계면에 대응되는 영역에서 오목하게 형성된 홈(300h)을 형성할 수 있다.
도 5f와 같이, 제 2 활성층(110b)과 수직 방향으로 중첩되지 않는 두 개의 제 1 발광 구조물 중 하나의 제 1 발광 구조물 상에 파장 변환 부재(130)를 배치한다. 실시 예에서는 제 2 영역(300b)에 대응되는 제 1 발광 구조물 상에 파장 변환 부재(130)를 배치한 것을 도시하였다.
파장 변환 부재(130)는 필름 형태로 부착되거나 스프레이 방법으로 코팅될 수 있으며, 이에 한정하지 않는다. 파장 변환 부재(130)는 적색 광을 방출하는 파장 변환 입자를 포함할 수 있다. 파장 변환 입자는 형광체, QD(Quantum Dot) 중 어느 하나 이상을 포함할 수 있으며, 파장 변환 입자는 적색 형광체인 K2SiF6 형광체일 수 있으며 이에 한정하지 않는다.
즉, 제 2 기판(300)에는 제 2 발광 구조물(110) 상에 제 1 발광 구조물(105)이 적층된 구조의 제 1 발광 소자(120a), 차례로 적층된 제 2 발광 구조물(110)의 제 2 n형 반도체층(110a), 제 1 발광 구조물(105) 및 파장 변환 부재(130)를 포함하는 제 2 발광 소자 및 제 2 발광 구조물(110)의 제 2 n형 반도체층(110a) 상에 제 1 발광 구조물(105)이 적층된 제 3 발광 소자(200c)가 배치될 수 있다.
제 1 발광 소자(200a)는 제 1 발광 구조물(105)에서 청색 파장대의 광이 발생되고 제 2 발광 구조물(110)에서 녹색 파장대의 광이 발생된다. 이 때, 제 2 발광 구조물(110)에서 발생하는 녹색 광은 제 1 발광 구조물(105)을 통과하여 외부로 방출될 수 있다. 따라서, 제 2 발광 구조물(110)의 제 2 활성층(110b)을 다중 양자 우물 구조로 형성하여, 제 2 발광 구조물(110)에서 방출되는 녹색 광의 세기를 증가시킬 수 있다.
도 6a는 제 1 활성층과 제 2 활성층의 우물층의 개수에 따른 제 1 발광 소자에서 방출되는 광을 도시한 그래프이며, 도 6b는 도 6a의 제 1, 제 2 광의 색 좌표를 도시한 그래프이다.
도 6a 및 도 6b와 같이, 우물층의 개수가 2개인 제 1 활성층과 우물층의 개수가 8개인 제 2 활성층을 포함하는 제 1 발광 소자(200a)는 청색 파장대의 광보다 녹색 파장대의 광의 세기가 센 제 1 광을 방출할 수 있다. 따라서, 제 1 발광 소자(200a)는 순도가 높은 녹색 광을 구현할 수 있다. 반대로, 우물층의 개수가 4개인 제 1 활성층과 우물층의 개수가 2개인 제 2 활성층을 포함하는 제 1 발광 소자(200a)는 녹색보다 청색에 가까운 제 2 광이 방출된다.
따라서, 도 5f를 참조하면, 제 1 발광 소자(200a)의 제 2 발광 구조물(110)의 제 2 활성층(110b)의 우물층의 개수가 제 1 발광 구조물(105)의 제 1 활성층(105b)의 우물층의 개수보다 많아 색 순도가 높은 녹색 광을 구현할 수 있다. 그리고, 제 2 발광 소자(200b)는 제 1 발광 구조물(105)에서 발생하는 청색 파장대의 광이 파장 변환 부재(120)에 의해 적색 파장대의 광으로 변환되어 적색 광을 방출시킨다. 제 3 발광 소자(200c)는 제 1 발광 구조물(105)에서 발생하는 청색 광을 그대로 방출시킨다.
상술한 발광 소자는 발광 소자 패키지로 구성되어 조명 시스템의 광원으로 사용될 수 있으며, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광 소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제 1 도전형 반도체와 n-형의 제 2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제 1 도전형 반도체층과 활성층 및 제 2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 제 1 기판 100a, 300a: 제 1 영역
100b, 300b: 제 2 영역 100c, 300c: 제 3 영역
100h, 300h: 홈 105: 제 1 발광 구조물
105a: 제 1 n형 반도체층 105b: 제 1 활성층
105c: 제 1 p형 반도체층 105c-1, 105c-2: 서브 p형 반도체층
110: 제 2 발광 구조물 110a: 제 2 n형 반도체층
110a-1, 110a-2: 서브 n형 반도체층 110b: 제 2 활성층
110c: 제 2 p형 반도체층 130: 파장 변환 부재
200a: 제 1 발광 소자 200b: 제 2 발광 소자
200c: 제 3 발광 소자 300: 제 2 기판
1000: 반도체 소자

Claims (13)

  1. 제 1 영역, 제 2 영역 및 제 3 영역을 포함하는 기판;
    상기 기판의 제 1 영역, 제 2 영역 및 제 3 영역마다 형성된 제 1 발광 구조물;
    상기 제 1 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되며, 상기 제 1 발광 구조물과 상이한 파장의 광을 방출하는 제 2 발광 구조물;
    상기 제 2 영역 및 제 3 영역의 상기 제 1 발광 구조물과 수직 방향으로 중첩되는 반도체 구조물; 및
    상기 제 2 영역의 상기 제 1 발광 구조물 및 상기 반도체 구조물과 수직 방향으로 중첩되는 파장 변환 부재를 포함하며,
    상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 서로 다른 광을 방출하고,
    상기 제 2 발광 구조물 및 상기 반도체 구조물은 상기 제 1 발광 구조물과 상기 기판 사이에 배치되며, 상기 반도체 구조물의 두께는 상기 제 2 발광 구조물의 두께 보다 얇은 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1 발광 구조물은 청색 광을 방출하며,
    상기 제 2 발광 구조물은 녹색 광을 방출하는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 제 1 영역, 제 2 영역 및 제 3 영역의 상기 제 1 발광 구조물은 제 1 n형 반도체층 및 제 1 p형 반도체층 및 상기 제 1 n형 반도체층과 상기 제 1 p형 반도체층 사이에 배치된 제 1 활성층을 포함하며,
    상기 제 1 영역의 상기 제 2 발광 구조물은 제 2 n형 반도체층, 제 2 p형 반도체층 및 상기 제 2 n형 반도체층과 상기 제 2 p형 반도체층 사이에 배치된 제 2 활성층을 포함하는 반도체 소자.
  4. 제 3 항에 있어서,
    상기 제 1 p형 반도체층은 도핑 농도가 상이한 적어도 두 개의 서브 p형 반도체층을 포함하며,
    상기 적어도 두 개의 서브 p형 반도체층 중 상기 제 2 n형 반도체층과 직접 접촉하는 서브 p형 반도체층이 나머지 서브 p형 반도체층보다 도핑 농도가 높은 반도체 소자.
  5. 제 3 항에 있어서,
    상기 반도체 구조물은 상기 제 2 n형 반도체층과 동일한 물질을 포함하는 반도체 소자.
  6. 제 5 항에 있어서,
    상기 제 1 p형 반도체층은 도핑 농도가 상이한 적어도 두 개의 서브 p형 반도체층을 포함하며,
    상기 적어도 두 개의 서브 p형 반도체층 중 상기 반도체 구조물과 직접 접촉하는 서브 p형 반도체층이 나머지 서브 p형 반도체층보다 도핑 농도가 높은 반도체 소자.
  7. 제 3 항에 있어서,
    상기 제 2 n형 반도체층은 상기 제 1 n형 반도체층보다 도펀트의 도핑 농도가 높은 반도체 소자.
  8. 제 3 항에 있어서,
    상기 제 2 n형 반도체층은 도핑 농도가 상이한 적어도 두 개의 서브 n형 반도체층을 포함하며,
    상기 제 1 p형 반도체층과 직접 접촉하는 서브 n형 반도체층이 나머지 서브 n형 반도체층보다 도핑 농도가 높은 반도체 소자.
  9. 제 3 항에 있어서,
    상기 반도체 구조물은 상기 제 1 n형 반도체층보다 도펀트의 도핑 농도가 높은 반도체 소자.
  10. 제 3 항에 있어서,
    상기 반도체 구조물은 도핑 농도가 상이한 적어도 두 개의 서브 반도체 구조물을 포함하며,
    상기 제 1 p형 반도체층과 직접 접촉하는 서브 반도체 구조물이 나머지 서브 반도체 구조물보다 도핑 농도가 높은 반도체 소자.
  11. 제 3 항에 있어서,
    상기 제 1 활성층과 상기 제 2 활성층이 교번하는 우물층과 장벽층을 포함하는 경우,
    상기 제 2 활성층에 포함된 상기 우물층의 개수가 상기 제 1 활성층에 포함된 상기 우물층의 개수보다 많은 반도체 소자.
  12. 제 2 항에 있어서,
    상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 각각 녹색, 적색 및 청색 광을 방출하는 반도체 소자.
  13. 제 1 항에 있어서,
    상기 기판은 전도성 물질을 포함하는 반도체 소자.
KR1020160059816A 2016-05-16 2016-05-16 반도체 소자 KR102559993B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160059816A KR102559993B1 (ko) 2016-05-16 2016-05-16 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160059816A KR102559993B1 (ko) 2016-05-16 2016-05-16 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170129009A KR20170129009A (ko) 2017-11-24
KR102559993B1 true KR102559993B1 (ko) 2023-07-26

Family

ID=60810509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160059816A KR102559993B1 (ko) 2016-05-16 2016-05-16 반도체 소자

Country Status (1)

Country Link
KR (1) KR102559993B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
GB2586580B (en) * 2019-08-06 2022-01-12 Plessey Semiconductors Ltd LED array and method of forming a LED array
KR102648703B1 (ko) * 2019-09-26 2024-03-19 한국전력공사 듀얼 포토다이오드 및 이의 제조 방법
US11211527B2 (en) 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
JP2023513562A (ja) 2020-02-10 2023-03-31 グーグル エルエルシー ディスプレイデバイスおよび関連付けられた方法
US11600656B2 (en) * 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
TWI778790B (zh) * 2021-09-15 2022-09-21 友達光電股份有限公司 畫素結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286509A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2009295870A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 発光素子及び該発光素子を用いたバックライト装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341492B2 (ja) * 1994-09-16 2002-11-05 豊田合成株式会社 3族窒化物半導体発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286509A (ja) * 1998-11-17 2000-10-13 Nichia Chem Ind Ltd 窒化物半導体素子
JP2009295870A (ja) * 2008-06-06 2009-12-17 Panasonic Corp 発光素子及び該発光素子を用いたバックライト装置

Also Published As

Publication number Publication date
KR20170129009A (ko) 2017-11-24

Similar Documents

Publication Publication Date Title
KR102559993B1 (ko) 반도체 소자
KR102573587B1 (ko) 반도체 소자 및 이를 포함하는 표시 장치
KR102434368B1 (ko) 반도체 소자
KR102657311B1 (ko) 반도체 소자
KR102403821B1 (ko) 반도체 소자
KR102623610B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
US10971655B2 (en) Semiconductor device
KR102606859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102569563B1 (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20190098625A (ko) 반도체 소자
KR20190109848A (ko) 반도체 소자
KR102385938B1 (ko) 반도체 소자 패키지
KR20180074263A (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
KR20180082887A (ko) 반도체 소자 및 조명장치
KR102413442B1 (ko) 반도체 소자 패키지
KR102468809B1 (ko) 반도체 소자
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법
KR20180009266A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180016906A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20180009220A (ko) 반도체 소자
KR102648675B1 (ko) 반도체 소자 및 이를 갖는 반도체 소자 패키지
US20210288219A1 (en) Semiconductor device
KR20190095750A (ko) 반도체 소자
KR20180082758A (ko) 반도체 소자
KR20180031416A (ko) 반도체 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right