KR20180082758A

KR20180082758A - 반도체 소자

Info

Publication number: KR20180082758A
Application number: KR1020170004015A
Authority: KR
Inventors: 최병연
Original assignee: 엘지이노텍 주식회사
Priority date: 2017-01-11
Filing date: 2017-01-11
Publication date: 2018-07-19

Abstract

실시예는 반도체 소자에 관한 것으로서, 기판; 상기 기판 상에 배치되는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물; 상기 제2 반도체층 상에 배치되는 컨택층; 상기 컨택층 상에 배치되는 투광성 도전층; 상기 제1 반도체층에 전기적으로 연결되는 제1 전극; 상기 제2 반도체층에 전기적으로 연결되는 제2 전극; 상기 제2 전극과 마주보고 상기 제2 반도체층 상에 배치되는 전류 차단층; 및 상기 제1 및 제2 전극이 노출되도록 상기 발광 구조물과 상기 투광성 도전층을 덮는 패시베이션층을 포함하고, 상기 컨택층의 상부면의 전 영역 상에 상기 투광성 도전층이 배치되고, 상기 컨택층의 너비는 상기 제2 반도체층의 너비보다 작게 형성된다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}

실시예는 반도체 소자에 관한 것이다.

GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서, 발광 소자, 수광 소자 등 다양하게 사용되고 있다.

발광 소자로서, Ⅲ-Ⅳ족 또는 Ⅱ-Ⅴ족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode) 등이 있다. 이러한 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. 따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.

수광 소자로서, 예를 들어, 광 검출기(photodetector)는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서이다. 반도체를 이용한 수광 소자는 반도체에서 발생하는 광전 효과를 통해 전자기적 에너지를 전기적인 에너지로 변환한다. 이러한 수광 소자는 다양한 형태로 구현될 수 있다.

발광 소자의 경우, 제2 전극을 통해 발광 구조물에 전류를 공급해 주기 위해 제2 반도체층의 컨택층이 제2 전극과 전기적으로 연결될 수 있으나 컨택층에 의해 발광 구조물에서 발광되는 광이 흡수되어 발광 소자의 광효율이 저하되는 문제점이 있다.

실시예는 광효율을 높일 수 있는 반도체 소자를 제공하고자 한다.

실시예에 의한 반도체 소자는 기판; 상기 기판 상에 배치되는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물; 상기 제2 반도체층 상에 배치되는 컨택층; 상기 컨택층 상에 배치되는 투광성 도전층; 상기 제1 반도체층에 전기적으로 연결되는 제1 전극; 상기 제2 반도체층에 전기적으로 연결되는 제2 전극; 상기 제2 전극과 마주보고 상기 제2 반도체층 상에 배치되는 전류 차단층; 및 상기 제1 및 제2 전극이 노출되도록 상기 발광 구조물과 상기 투광성 도전층을 덮는 패시베이션층을 포함하고, 상기 컨택층의 상부면의 전 영역 상에 상기 투광성 도전층이 배치되고, 상기 컨택층의 너비는 상기 제2 반도체층의 너비보다 작게 형성될 수 있다.

상기 투광성 도전층은 ITO(Indium Tin Oxide)일 수 있다.

상기 투광성 도전층은 상기 컨택층의 상부면과 마주보는 제1 부분과 상기 제1 부분의 가장자리에서 연장되어 배치되는 제2 부분을 포함할 수 있다.

상기 제1 부분은 상기 컨택층의 상부면 접촉할 수 있다.

상기 제2 부분은 상기 투광성 도전층의 측면 및 상기 제2 반도체층과 직접 접촉할 수 있다.

상기 투광성 도전층의 제1 부분과 제2 부분은 단차를 이루며 배치되고, 상기 제2 부분의 상부면의 높이가 상기 제1 부분의 상부면의 높이보다 낮을 수 있다.

상기 컨택층의 너비는 상기 투광성 도전층 하부의 너비와 동일할 수 있다.

상기 컨택층의 가장자리는 상기 제2 반도체층의 가장자리와 3 ㎛ 내지 10 ㎛ 이격될 수 있다.

상기 컨택층은 u-GaN, n-GaN, AlGaN 또는 InGaN 중 하나 또는 이들의 조합으로 이루어질 수 있다.

상기 컨택층은 상기 제2 전극과 마주보는 영역에 오픈 영역이 배치되고, 상기 오픈 영역 전체에 상기 전류 차단층이 배치될 수 있다.

상기 전류 차단층의 단면적은 상기 오픈 영역의 단면적보다 작을 수 있다.

상기 전류 차단층과 상기 컨택층이 서로 이격되고, 상기 이격된 영역에서 상기 제2 반도체층이 상기 투광성 도전층과 직접 접촉할 수 있다.

상기 전류 차단층은 상기 오픈 영역 주변의 상기 컨택층의 상부면에 연장되어 배치될 수 있다.

상기 전류 차단층의 너비는 상기 제2 전극의 너비보다 크게 형성될 수 있다.

실시예에 따른 반도체 소자는 제2 반도체층의 컨택층이 제2 전극과 제2 반도체층을 전기적으로 연결하여 오믹특성이 향상되어 전류 공급이 원활하고, 컨택층의 가장 자리 영역에서 광의 불필요한 흡수를 줄일 수 있다.

도 1은 일 실시예에 따른 반도체 소자를 나타내는 도면이다.
도 2 내지 도 4는 도 1의 A 부분의 실시예들을 상세히 나타내는 도면이다.
도 5 내지 도 7은 도 1의 B 부분의 실시예들을 상세히 나타내는 도면이다.
도 8은 다른 실시예에 따른 반도체 소자를 나타내는 도면이다.

이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.

본 발명에 따른 실시예의 설명에 있어서, 각 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly) 접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

또한, 이하에서 이용되는 "제1" 및 "제2," "상/상부/위" 및 "하/하부/아래" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서 이용될 수도 있다.

반도체 소자는 발광 소자나 수광 소자 등을 포함할 수 있으며, 발광 소자와 수광 소자는 모두 제1 반도체층과 활성층 및 제2 반도체층을 포함할 수 있다.

먼저, 발광 소자는 상술한 바와 같이 제1 반도체층을 통해서 주입되는 전자와 제2 반도체층을 통해서 주입되는 정공이 활성층에서 서로 만나서 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출한다. 이때, 방출되는 빛은 물질의 조성에 따라 다를 수 있다.

발광 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상 표시 장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.

영상 표시 장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.

발광 소자는 발광 다이오드 외에 레이저 다이오드가 있다. 발광소자에서 방출되는 광은 여러 파장 영역의 광이 혼합되어 있으며 발광소자를 중심으로 방사상으로 광이 방출될 수 있다. 레이저 다이오드는, 상술한 구조의 제1 반도체층, 활성층 및 제2 반도체층을 포함할 수 있다. 그리고, p-형의 제1 반도체와 n-형의 제2 반도체를 접합시킨 뒤 전류를 흘러주었을 때 활성층에서 빛이 방출되는 전계 발광(electro-luminescence) 현상을 이용하나, 방출되는 광의 방향성과 파장 대역의 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신에 사용될 수 있다.

수광 소자는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 의미할 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배(multiplication)관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시예는 이에 국한되지 않는다.

또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다. 이들 중 pin형 광검출기와 쇼트키형 광검출기는 질화물 반도체 물질을 이용하여 구현될 수 있다.

포토 다이오드(Photodiode) 같은 수광 소자는 발광 소자와 동일하게, 제1 반도체층과 활성층 및 제2 반도체층을 포함할 수 있고, p-n 접합 또는 pin 구조로 이루어진다. 포토 다이오드에 역방향 바이어스 전압을 인가하면 저항이 매우 높아져서 미세한 전류가 흐르나, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐르며, 이때 전압의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례한다.

광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광전 효과를 이용하여 광을 전류로 변환할 수 있다. 태양 전지는, 발광 소자와 동일하게, 상술한 구조의 제1 반도체층, 활성층 및 제2 반도체층을 포함할 수 있다. 외부에서 태양광 등이 입사되면 n형의 제1 반도체층, p형의 제2 반도체층에서 전자(electron)와 홀(hole)이 각각 생성되고, 생성된 전자와 홀이 n형 전극과 p형 전극으로 각각 이동하며, n형 전극과 p형 전극을 서로 연결하면 전자가 n형 전극으로부터 p형 전극으로 이동하여 전류가 흐르게 된다.

태양 전지는 결정형 태양 전지와 박막형 태양 전지로 나뉠 수 있고, 박막형 태양 전지는 무기 박막계 태양 전지와 유기 박막계 태양 전지로 나뉠 수 있다.

또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형 도펀트나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.

이하, 전술한 발광 소자에 해당하는 기능을 수행하는 실시예에 의한 반도체 소자를 설명한다.

도 1은 일 실시예에 따른 반도체 소자를 나타내는 도면이다.

도 1을 참조하면, 실시예에 따른 반도체 소자(100)는 수평형 발광 소자일 수 있으며, 기판(110), 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)을 포함하는 발광 구조물(S), 컨택층(141), 투광성 도전층(150), 제1 전극(120a) 및 제2 전극(140a)을 포함할 수 있다.

기판(110)은 사파이어 기판 등이 사용될 수 있고, 투광성을 가지는 전도성 기판 또는 절연성 기판을 포함하는데 이에 대해 한정하지는 않는다.

그리고, 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있고, 사파이어(Al₂O₃) 외에 SiO₂, SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, Ga₂0₃ 중 적어도 하나를 사용할 수 있다.

기판(110) 상에는 발광 구조물(S)이 배치될 수 있는데, 기판(110)의 일면에 복수의 반도체 화합물이 적층된 발광 구조물(S)이 배치될 수 있다.

발광 구조물(S)은 제1 반도체층(120), 활성층(130) 및 제2 반도체층(140)을 포함할 수 있고, 발광구조물(S)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.

기판(110)과 제1 반도체층(120) 사이에는 버퍼층(미도시)이 배치될 수 있다.

버퍼층은 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것으로, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.

제1 반도체층(120)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 반도체층(120)이 n형 반도체층인 경우, 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.

그리고, 제1 반도체층(120)은 Al_xIn_yGa_(1-x-y)N (0≤≤x≤1, 0≤≤y≤≤1, 0≤≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 반도체층(120)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.

활성층(130)은 제1 반도체층(120)을 통해서 주입되는 전자와 이후 형성되는 제2 반도체층(140)을 통해서 주입되는 정공이 서로 만나서 활성층(130)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.

또한, 활성층(130)은 이중 접합 구조(Double Hetero Junction Structure), 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 활성층(130)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH₃), 질소 가스(N₂), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.

활성층(130)의 우물층/장벽층은 예를 들어, InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, InAlGaN/InAlGaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 여기서, 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.

그리고, 활성층(130)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(130)의 장벽층이나 밴드갭보다 더 넓은 밴드갭을 가지는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.

제2 반도체층(140)은 반도체 화합물로 형성될 수 있다. 보다 상세히 설명하면, 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, In_xAl_yGa₁ _-x- _yN (0≤≤x≤≤1, 0≤≤y≤≤1, 0≤x+y≤≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 그리고, 제2 반도체층(140)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.

제2 반도체층(140)과 활성층(130) 및 제1 반도체층(120)의 일부까지 메사 식각하여, 제1 반도체층(120)을 노출시켜서 제1 전극(120a)이 형성될 영역을 확보할 수 있다.

제1 전극(120a)은 제1 반도체층(120) 상에 배치되어 제1 반도체층(120)에 전기적으로 연결될 수 있고, 제2 전극(140a)은 제2 반도체층(140) 상에 배치되어 제2 반도체층(140)에 전기적으로 연결될 수 있다.

제1 전극(120a)과 제2 전극(140a)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다. 도 1에서 제1 전극(120a)과 제2 전극(140a)은 상부의 폭과 하부의 폭이 동일하게 도시되나, 제1 전극(120a)과 제2 전극(140a) 각각은 상부의 폭이 하부의 폭보다 작게 형성될 수 있으며, 예를 들어, 제1 전극(120a)과 제2 전극(140a)의 측단면이 사다리꼴로 형성될 수 있다.

제2 반도체층(140) 상에는 컨택층(141)이 배치될 수 있으며, 컨택층(141)은 u-GaN, n-GaN, AlGaN 또는 InGaN 중 하나 또는 이들의 조합으로 이루어질 수 있다.

컨택층(141)은 제2 반도체층(140)에 포함되어 제2 반도체층(140) 상단에 배치되는 층일 수 있으며, 도 1에서는 제2 반도체층(140)에 포함되는 컨택층(141)을 점선으로 도시하였다.

컨택층(141) 상에는 투광성 도전층(150)이 배치될 수 있는데, 제2 전극(140a)과 제2 반도체층(140) 사이에서의 도전성을 높이기 위해 컨택층(141)과 제2 전극(140a) 사이에는 투광성 도전층(150)이 배치될 수 있다.

투광성 도전층(150)이 컨택층(141)과 제2 전극(140a) 사이에 배치되어 제2 전극(140a)으로부터 제2 반도체층(140)으로의 전류 스프레딩(spreading) 효과를 향상시킬 수 있다.

투광성 도전층(150)은 ITO(Indium Tin Oxide)일 수 있다.

실시예에서, 투광성 도전층(150)은 컨택층(141) 상부면의 전 영역 상에 배치될 수 있다.

실시예에 따른 반도체 소자(100)는 제1 및 제2 전극(120a, 140a)이 노출되도록 발광 구조물(S)과 투광성 도전층(150)을 덮는 패시베이션층(170)을 더 포함할 수 있다.

발광 구조물(S)의 둘레에는 패시베이션층(170)이 형성될 수 있는데, 패시베이션층(170)은 절연성 물질로 이루어질 수 있고, 상세하게는 산화물이나 질화물로 이루어질 수 있고, 보다 상세하게는 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.

컨택층(141)은 반도체 소자에서 발광되는 광을 흡수하여 반도체 소자의 광효율이 저하될 수 있다. 실시예에서는, 컨택층(141)에서 광이 흡수되는 광량을 최소화하기 위해 제2 반도체층(140)에서 컨택층(141)의 가장자리를 식각하여 컨택층(141)의 단면적을 줄일 수 있다.

도 2 내지 도 4는 도 1의 A 부분의 실시예들을 상세히 나타내는 도면이다.

도 2에 도시된 바와 같이, 투광성 도전층(150)은 컨택층(141)의 상부면과 접촉할 수 있으며, 컨택층(141)의 너비는 투광성 도전층(150) 하부의 너비와 동일할 수 있다. 따라서, 컨택층(141)의 측면과 투광성 도전층(150)의 측면이 동일선 상에 놓일 수 있다.

컨택층(141)의 상부면과 접촉한 투광성 도전층(150)은 상부로 갈수록 너비가 좁아질 수 있고, 이러한 투광성 도전층(150)의 측면의 연장선 상에 컨택층(141)의 측면이 놓이도록 컨택층(141)과 투광성 도전층(150)이 배치되어, 컨택층(141)과 투광성 도전층(150)의 측면이 기울기를 가질 수 있다.

패시베이션층(170)은 투광성 도전층(150)의 상부면과 측면, 컨택층(141)의 측면 및 제2 반도체층(140) 상에 배치될 수 있으며, 제2 반도체층(140) 상의 컨택층(141)과 투광성 도전층(150)이 배치되어 있지 않은 영역에서 단차를 이루며 배치될 수 있다.

도 3 및 도 4를 참조하면, 투광성 도전층(150)은 컨택층(141)의 상부면과 마주보는 제1 부분과 상기 제1 부분(151)의 가장자리에서 연장되어 배치되는 제2 부분(152)을 포함할 수 있다.

도 3에 도시된 바와 같이, 투광성 도전층(150)의 상기 제1 부분(151)은 컨택층(141)의 상부면과 접촉할 수 있고, 투광성 도전층(150)의 상기 제2 부분(152)은 투광성 도전층(150)의 상기 제1 부분(151)의 측면 및 제2 반도체층(140)과 직접 접촉할 수 있다.

도 2에 도시된 실시예의 컨택층(141)의 가장자리를 제거하여 제거된 폭만큼 제2 부분(152)이 배치될 수 있고, 이와 같이 형성된 투광성 전도층(150)의 제2 부분(152)의 하면은 제2 반도체층(140)과 직접 접촉할 수 있다.

여기서, 제2 반도체층(140)과 접촉하는 투광성 도전층(150)의 제2 부분의 두께(d1)는 4 ㎛ 내지 6 ㎛일 수 있다.

제2 반도체층(140)과 접촉하는 투광성 도전층(150)의 제2 부분의 두께(d1)에 따라 컨택층(141)의 단면적이 결정될 수 있다.

제2 반도체층(140)과 접촉하는 투광성 도전층(150)의 제2 부분의 두께(d1)가 4 ㎛ 보다 작으면, 컨택층(141)의 단면적이 커져서 컨택층(141)의 광흡수율이 높아져 반도체 소자의 광효율이 저하될 수 있고, 제2 반도체층(140)과 접촉하는 투광성 도전층(150)의 제2 부분의 두께(d1)가 6 ㎛ 보다 크면, 상대적으로 컨택층(141)의 단면적이 좁아져서 컨택층(141)과 제2 전극 간의 전류 흐름이 원활하지 않을 수 있다.

도 4에 도시된 바와 같이, 투광성 도전층(150)의 제1 부분(151)과 제2 부분(152)은 단차를 이루며 배치될 수 있고, 상기 제2 부분(152)의 상부면의 높이가 상기 제1 부분(151)의 상부면의 높이보다 낮을 수 있다.

상세히 설명하면, 제2 부분(152)은 투광성 도전층(150)의 제1 부분(151)의 측면과 컨택측(141)의 측면에 접촉하는 제1 영역(152-1)과 상기 제1 영역(152-1)의 하부에서 연장된 제2 영역(152-2)을 포함할 수 있다.

그리고, 제2 부분(152)의 제2 영역(152-2)의 상부면의 높이가 제1 부분(151)의 상부면의 높이보다 낮게 형성되어 제1 부분(151)과 제2 부분(152)가 단차를 이루게 된다.

도시되지는 않았지만, 컨택층(141)의 가장자리는 제2 반도체층(140)의 가장자리와 3 ㎛ 내지 10 ㎛ 이격될 수 있다. 여기서, 컨택층의 가장자리와 제2 반도체층의 가장자리의 이격거리에 따라 컨택층의 단면적이 결정될 수 있다.

컨택층의 가장자리와 제2 반도체층의 가장자리의 이격거리가 가장자리가 3 ㎛ 보다 작으면 컨택층에서 흡수되는 광으로 인해 광효율의 개선효과가 적고, 컨택층의 가장자리와 제2 반도체층의 가장자리의 이격거리가 가장자리가 10 ㎛보다 크면, 컨택층의 단면적이 좁아져서 컨택층(141)과 제2 전극 간의 전류 흐름이 원활하지 않을 수 있다.

도 1을 참조하면, 실시예에 따른 반도체 소자(100)는 제2 전극(140a)과 마주보고 제2 반도체층(140) 상에 배치되는 전류 차단층(160)을 더 포함할 수 있다.

전류 차단층(160)은 절연성 물질로 이루어질 수 있고, 전류 차단층(160)에 의해 제2 전극(140a)을 통해 공급되는 전류가 제2 반도체층(140)의 전 영역으로 고루 공급될 수 있다.

제2 전극(140a)을 통해 공급되는 전류는 상대적으로 제2 전극(140a)과 가까운 영역으로 집중적으로 흐를 수 있는데, 이와 같이 전류가 집중적으로 흐르는 영역인 제2 전극(140a)의 하부에 전류 차단층(160)이 배치되어 제2 전극(140a)을 통해 공급되는 전류를 전류 차단층(160)이 배치된 주변 영역으로까지 전류가 흐를 수 있도록 해 준다.

도 5 내지 도 7은 도 1의 B 부분의 실시예들을 상세히 나타내는 도면이다.

도 1, 도 5 내지 도 7을 참조하면, 제2 반도체층(140) 상에 배치되는 컨택층(141)이 반도체 소자에서 발광되는 광을 흡수하므로 컨택층(141)의 면적을 줄이기 위해, 컨택층(141)은 제2 전극(140a)과 마주보는 영역에 오픈 영역이 배치될 수 있고, 상기 오픈 영역 전체에 전류 차단층(160)이 배치될 수 있다.

전류 차단층(160)이 오픈 영역에 배치될 때, 전류 차단층(160)의 높이는 컨택층(141)의 높이보다 높도록 전류 차단층(160)이 오픈 영역에 배치될 수 있다.

투광성 도전층(150)은 컨택층(141)과 전류 차단층(160)의 상부면, 전류 차단층(160)의 측면 또는 측면의 일부와 접촉하도록 배치될 수 있다.

패시베이션층(170)은 투광성 전도층(150)에 배치되는 제2 전극(140a)가 노출되도록 투광성 전도층(150)의 상부면을 덮도록 배치될 수 있다.

제2 전극(140a)을 통해 공급되는 전류가 제2 반도체층(140)의 전 영역으로 고루 공급될 수 있도록, 전류 차단층(160)의 너비(w2)는 제2 전극(140a)의 너비(w1)보다 크게 형성될 수 있다.

투광성 도전층(150) 상의 제2 전극(140a)의 측면 하부에 접촉하여 배치된 패시베이션층(170)의 너비(w3)는 2 ㎛ 내지 10 ㎛일 수 있다.

패시베이션층(170)의 너비(w3)가 2 ㎛ 보다 작으면, 전류 차단층(160)의 너비가 제2 전극(140a)의 너비보다 넓게 형성될 수 있는 공간이 부족하게 될 수 있고, 패시베이션층(170)의 너비(w3)가 10 ㎛ 보다 크면, 제2 전극(140a)가 배치되는 공간이 충분하지 않을 수 있다.

도 5에 도시된 바와 같이, 전류 차단층(160)의 단면적은 상기 오픈 영역의 단면적과 동일할 수 있다.

도 6에 도시된 바와 같이, 전류 차단층(160)의 단면적은 상기 오픈 영역의 단면적보다 작을 수 있다.

전류 차단층(160)의 단면적이 상기 오픈 영역의 단면적보다 작게 형성되어 전류 차단층(160)과 컨택층(141)이 서로 이격될 수 있고, 상기 이격된 영역에서 제2 반도체층(140)이 투광성 도전층(150)과 직접 접촉할 수 있다.

전류 차단층(160)과 컨택층(141)이 서로 이격되는 거리(d2)는 1 ㎛ 내지 2 ㎛일 수 있다.

전류 차단층(160)과 컨택층(141)의 가장자리를 서로 일치시키기 어려우므로, 전류 차단층(160)과 컨택층(141)을 거리(d2) 만큼 이격시킬 수 있다.

그리고, 도 7에 도시된 바와 같이, 전류 차단층(160)은 상기 오픈 영역 주변의 컨택층(141)의 상부면에 연장되어 배치될 수 있다. 전류 차단층(160)이 이와 같이 배치되면, 전류 차단층(160)의 상부면이 넓게 형성되어, 제2 전극(140a)을 통해 공급되는 전류가 제2 반도체층(140)의 전 영역에 좀더 고루 공급될 수 있다.

제2 전극(140a)을 통해 공급되는 전류가 상대적으로 집중적으로 흐르는 영역인 제2 전극(140a)의 하부에 전류 차단층(160)이 상부면이 넓게 형성되어 전류를 전류 차단층(160)이 배치된 주변 영역으로까지 고루 분산되어 흐를 수 있도록 해 준다.

도 8은 다른 실시예에 따른 반도체 소자를 나타내는 도면이다.

도 8을 참조하면, 실시예에 따른 반도체 소자(200)는 수직형 발광 소자일 수 있으며, 지지기판(210), 제1 반도체층(220), 활성층(230) 및 제2 반도체층(240)을 포함하는 발광 구조물, 컨택층(241), 투광성 도전층(250), 제1 전극(220a)과 제2 전극(240a), 전류 차단층(260), 패시베이션층(270), 본딩층(280) 및 리플렉터(290)를 포함할 수 있다.

전술한 실시예의 구성의 설명과 중복되는 내용은 생략하기로 한다.

지지기판(210)은 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W) 등 중에서 적어도 하나로 구현될 수 있다. 또한 지지기판(210)은 캐리어 웨이퍼, 예를 들어 Si, Ge, GaAs, ZnO, SiC, SiGe, Ga₂O₃, GaN 등으로 구현될 수 있다.

지지기판(210)상에는 본딩층(280)이 배치될 수 있다. 본딩층(280)은 지지기판(210)에 리플렉터(290)를 접합시킬 수 있다. 본딩층(280)는 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.

본딩층(280) 상에는 리플렉터(290)가 형성될 수 있으며, 리플렉터(290)는 반사특성이 우수한 물질, 예를 들어 은(Ag), 니켈(Ni), 알루미늄(Al), 루비듐(Rh), 팔라듐(Pd), 이리듐(Ir), 루테늄(Ru), 마그네슘(Mg), 아연(Zn), 백금(Pt), 금(Au), 하프늄(Hf) 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한, 리플렉터(290)는 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있으며 이에 한정하지 않는다.

실시예에 따른 수직형 발광소자는, 제2 반도체층(240)의 상단에 배치되는 컨택층(241)의 가장자리의 면적을 줄이고, 컨택층(241)의 중앙에 오픈 영역을 형성하고 오픈 영역에 전류 차단층(260)을 배치시킴으로써, 컨택층(241)의 단면적을 최소화하여 발광 소자의 광효율을 개선할 수 있다.

아래의 표 1은 컨택층의 유무에 따른 발광소자의 구동 전압과 광의 파장 및 광출력을 나타낸 것이다.

	구동 전압(V)	광의 파장(nm)	광출력(mW)
비교예 1	2.939	449.64	123.68
비교예 2	3.158	449.20	127.42

표 1에서 비교예 1은 컨택층을 제2 도전형 반도체층의 전면에 구비한 경우이고, 비교예 2는 컨택층을 제거한 경우이다. 비교예 1과 비교예 2의 발광소자에서 출력되는 광의 파장은 서로 유사하나, 구동 전압이 비교예 1이 낮고 광출력은 비교예 2가 우수함을 할 수 있다.

따라서, 본 실시예에서는 컨택층을 상술한 일부 영역에서 제거하여 광출력이 저하되지 않으면서도 구동 전압이 낮아지는 효과를 기대할 수 있다.

상술한 바와 같이, 실시예들에 따른 반도체 소자(100, 200)는 제2 반도체층의 컨택층이 제2 전극과 제2 반도체층을 전기적으로 연결하여 오믹특성이 향상되어 전류 공급이 원활하고, 컨택층의 가장 자리 영역에서 광의 불필요한 흡수를 줄일 수 있다.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100, 200: 반도체 소자 105: 반사층
110: 기판 120, 220: 제1 반도체층
120a, 220a: 제1 전극 130, 230: 활성층
140, 240: 제2 반도체층 141, 241: 컨택층
140a, 240a: 제2 전극 150, 250: 투광성 도전층
160, 260: 전류 차단층 170, 270: 패시베이션층
210: 지지기판 280: 본딩층
290: 리플렉터

Claims

기판;
상기 기판 상에 배치되는 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 발광 구조물;
상기 제2 반도체층 상에 배치되는 컨택층;
상기 컨택층 상에 배치되는 투광성 도전층;
상기 제1 반도체층에 전기적으로 연결되는 제1 전극;
상기 제2 반도체층에 전기적으로 연결되는 제2 전극;
상기 제2 전극과 마주보고 상기 제2 반도체층 상에 배치되는 전류 차단층; 및
상기 제1 및 제2 전극이 노출되도록 상기 발광 구조물과 상기 투광성 도전층을 덮는 패시베이션층을 포함하고,
상기 컨택층의 상부면의 전 영역 상에 상기 투광성 도전층이 배치되고, 상기 컨택층의 너비는 상기 제2 반도체층의 너비보다 작게 형성되는 반도체 소자.
제1 항에 있어서,
상기 투광성 도전층은 ITO(Indium Tin Oxide)인 반도체 소자.
제1 항 또는 제2 항에 있어서,
상기 투광성 도전층은 상기 컨택층의 상부면과 마주보는 제1 부분과 상기 제1 부분의 가장자리에서 연장되어 배치되는 제2 부분을 포함하는 반도체 소자.
제3 항에 있어서,
상기 제1 부분은 상기 컨택층의 상부면과 접촉하는 반도체 소자.
제3 항에 있어서,
상기 제2 부분은 상기 투광성 도전층의 측면 및 상기 제2 반도체층과 직접 접촉하는 반도체 소자.
제5 항에 있어서,
상기 투광성 도전층의 제1 부분과 제2 부분은 단차를 이루며 배치되고, 상기 제2 부분의 상부면의 높이가 상기 제1 부분의 상부면의 높이보다 낮은 반도체 소자.
제1 항에 있어서,
상기 컨택층의 너비는 상기 투광성 도전층 하부의 너비와 동일한 반도체 소자.
제1 항 내지 제7 항에 있어서,
상기 컨택층의 가장자리는 상기 제2 반도체층의 가장자리와 3 ㎛ 내지 10 ㎛ 이격된 반도체 소자.
제1 항에 있어서,
상기 컨택층은 u-GaN, n-GaN, AlGaN 또는 InGaN 중 하나 또는 이들의 조합으로 이루어지는 반도체 소자.
제1 항에 있어서,
상기 컨택층은 상기 제2 전극과 마주보는 영역에 오픈 영역이 배치되고, 상기 오픈 영역 전체에 상기 전류 차단층이 배치되는 반도체 소자.
제10 항에 있어서,
상기 전류 차단층의 단면적은 상기 오픈 영역의 단면적보다 작은 반도체 소자.
제11 항에 있어서,
상기 전류 차단층과 상기 컨택층이 서로 이격되고, 상기 이격된 영역에서 상기 제2 반도체층이 상기 투광성 도전층과 직접 접촉하는 반도체 소자.
제10 항에 있어서,
상기 전류 차단층은 상기 오픈 영역 주변의 상기 컨택층의 상부면에 연장되어 배치되는 반도체 소자.
제1 항에 있어서,
상기 전류 차단층의 너비는 상기 제2 전극의 너비보다 크게 형성되는 반도체 소자.