JP3726398B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3726398B2 JP3726398B2 JP3043797A JP3043797A JP3726398B2 JP 3726398 B2 JP3726398 B2 JP 3726398B2 JP 3043797 A JP3043797 A JP 3043797A JP 3043797 A JP3043797 A JP 3043797A JP 3726398 B2 JP3726398 B2 JP 3726398B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- conductivity type
- substrate
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、光情報処理や光通信、あるいは光を用いた画像形成装置の光源として利用される面発光型半導体レーザ装置に関する。
【０００２】
【従来の技術】
光交換あるいは光情報処理などの分野に用いるために、面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を２次元集積化した面発光レーザアレイが必要とされており、更にはその面発光レーザの大規模化すなわち発光点の多数化が望まれている。
しかし、そのレーザを独立駆動させるためには、発光点が増えるにつれて電極配線も増加し、各発光点が近接している場合現実的な配線設計は不可能もしくは難しくなる。発光点がＭ×Ｎ個でｎ側を共通電極とした場合、ｐ側の電極配線は、Ｍ×Ｎ本必要となり、さらにｎ側は共通電極パッドが１つあればよいが、ｐ側にはＭ×Ｎ個の電極パッドが必要となる。例えば、１００×１００個の発光点をもつ独立駆動型面発光レーザアレイでは、ｐ側電極配線は１万本となり、ｐ側電極パッドも１万個必要となる。これは、発光点間の配線数および電極パッドに必要な面積が増加すること、すなわち配線密度および電極パッド面積が増加し、作製が難しくなること、コストが増加することなどの大きな問題を引き起こすことになる。
【０００３】
そこで、面発光レーザはアレイをマトリックス駆動する方法が検討され、アール・エー・モルガン（Ｒ．Ａ．Ｍｏｒｇａｎ）らによって１０×１０個の発光点をもつマトリックス駆動型面発光レーザアレイ（ＩＥＥＥ．ＰＨＯＴＯＮＩＣＳ．ＴＥＣＨＮＯＬＯＧＹ．ＬＥＴＴＥＲＳ，ＶＯＬ．６、ｐｐ．９１３ー９１７、１９９４）が、エム・オレンスタイン（Ｍ．Ｏｒｅｎｓｔｅｉｎ）らによって３２×３２個の発光点をもつマトリックス駆動型面発光レーザアレイ（ＥＬＥＣＴＲＯＮＩＣＳ．ＬＥＴＴＥＲＳ，ＶＯＬ．２７、ｐｐ．４３７ー４３８、１９９１、およびＵ．Ｓ．Ｐ．５０３１１８７）が報告されている。
【０００４】
マトリックス駆動型面発光レーザアレイでは、発光点がＭ×Ｎ個であっても、配線数はＭ＋Ｎ本、電極パッドはＭ＋Ｎ個だけあればよい。例えば、上記３２×３２個の発光点をもつ面発光レーザアレイを独立駆動型とした場合、配線数、電極パッド共に１０２４（３２×３２）本／個必要であるのに対して、マトリックス駆動型面発光レーザアレイでは６４（３２＋３２）の配線および電極パッド数で足りることになる。そして発光点数が増加する程この差異は顕著となる。以上説明してきたように、マトリックス駆動型においては配線密度および電極パッドに必要な面積の増加は独立駆動型面発光レーザアレイに比べて著しく少ない。
【０００５】
エム・オレンスタインらによって報告されている３２×３２個の発光点をもつマトリックス駆動型面発光レーザアレイでは、図１４にそのレーザ構造を３×３個分だけ抜き出して示すように、まず、分子線エピタキシー技術を用いて、半絶縁性のガリウムヒ素（ＧａＡｓ）基板５１上に、 ｎ+型のＧａＡｓからなる下部クラッド層５２と、この下部クラッド層５２上に形成されたそれぞれの膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚数μｍのｎ側多層反射膜５３と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸３層をＧａＡｓ１０ｎｍで挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域５４と、それぞれの膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚数μｍのｐ側多層反射膜５５とを順次成長させる。なお、ドーパントにはＳｉ，Ｂｅをそれぞれｎ型、ｐ型用に用いている。次に，ｎ側配線の分離のためにリアクティブイオンエッチング技術を用いて、図中５６に示す配線分離用溝を作成し、縦方向に３２本の行を設ける。溝の深さは下部クラッド層５２を貫通して半絶縁性のＧａＡｓ基板５１に達しているがこれは各コラムの電気的分離を行うためである。溝はポリイミドを用いて埋められ、次にフォトリソ工程と金属蒸着技術により、横方向に３２本の列すなわちｐ側多層反射膜５５の上面に３２本のｐ側金属配線５７を設ける。各列はプロトンを活性領域５４までインプランテーション（図示せず）することにより電気的に分離されている。各行の手前端は ｎ+ＧａＡｓ５２が表面に出る様にエッチングされ、その上面に電極パッド５８が設けられている。また、各列の右端にもｐ側金属（Ａｕ）配線５７上面に電極パッド５９が設けられている。ｉ列ｊ行面の発光点（ｉｊ）を発光させる場合には，ｉ列の電極パッドとｊ列の電極パッドとを通して発光点（ｉｊ）のレーザに必要な電流を注入し、他の配線をオープンにすればよい。なお、このレーザは基板下面から光が出射する構造となっている。
【０００６】
このように、両電極を基板の一方の面側に配設したマトリックス駆動型の面発光レーザでは、下側になる各配線間の電気的分離を行う必要があり、そのために半絶縁性のＧａＡｓ基板を用いている。
【０００７】
しかしながら、半絶縁性のＧａＡｓ基板は、導電性のＧａＡｓ基板に比べて転位が多く存在する。現在もっともエッチピット密度（ＥＰＤ：転位に対応するピット）が少ないＧａＡｓ基板であっても、半絶縁性ＧａＡｓ基板では約１５００／ｃｍ2のＥＰＤが含まれ、一方シリコンドープのＧａＡｓ基板では 約５０／ｃｍ2のＥＰＤしか存在しない。 シリコンドープ基板を代表とする導電型基板と比較して、半絶縁性基板に転位が多く含まれているのはＧａＡｓ基板に限ったことではなく、ＩｎＰ基板などの化合物半導体基板全般に共通の現象である。
【０００８】
半導体レーザの寿命劣化の大きな要因の一つは、基板にある転位が、結晶成長時に、基板上に成長するエピタキシャル層に伝搬していくことによることもよく知られている。従って、半絶縁性基板上に形成された半導体レーザは、導電性基板上に形成された半導体レーザに比べると、転位の影響を受け寿命劣化や特性劣化を引き起こす確率が高く、歩留まり低下、コスト高などの問題を発生させる。
【０００９】
このように、半導体レーザにおいては、基板の転位に起因する寿命劣化や特性劣化が深刻な問題となっているが、この問題は半導体レーザのみならずＧａＡｓＩＣ、フォトディテクタ、ＦＥＴなどにも同様であった。また、マトリックス駆動型面発光レーザアレイや、ＧａＡｓＩＣ，ＦＥＴなどの光・電気素子を集積化したオプトエレクトロニクス素子にも、素子間の絶縁のために半絶縁性基板を使用することが多い。すなわち、半絶縁性基板を必要としているデバイスは多くあるが、その半絶縁性基板はデバイス特性を低下させる原因となる転位が多いという問題があった。
【００１０】
そこでこの問題を解決すべく、転位の少ない導電性化合物半導体基板上に高抵抗の化合物半導体結晶成長層を形成し、転位の少ない半絶縁性結晶基板として用いる方法が提案されている（特開昭６０−２１１９１２、特公平３−２３６２１８）。
【００１１】
特開昭６０−２１１９１２では、ＥＰＤが ５００／ｃｍ2以下のシリコンドープのＧａＡｓ基板上に、有機金属気相成長法を用いてバナジウムドープのＧａＡｓ層を５０μｍ成長している。原料ガスとしてはＧａ(ＣＨ3)3、ＡｓＨ3、 ＶＯ（ＯＣ2Ｈ5)3を用い、Ｈ2をキャリアガスとして、 ７００℃で成長を行っている。その結果エピタキシャル層のＥＰＤは基板のＥＰＤより低く、比抵抗５×１０7Ω・ｃｍ以上で、 低転位の半絶縁性基板として、デバイスへの使用に十分耐え得るものであると記載されている。また、いおうドープＩｎＰ基板上に鉄ドープＩｎＰエピタキシャル層を成長させ、比抵抗１０×１０7Ω・ｃｍ以上を得ることが出来たとされている。
【００１２】
【発明が解決しようとする課題】
このように従来、転位の少ない半絶縁性基板として導電性基板上に半絶縁性エピタキシャル層を用いる方法が提案されているが、この半絶縁性エピタキシャル層の比抵抗は、１０×１０7Ω・ｃｍ程度である。
しかしながら、前述したようなマトリックス駆動型面発光半導体レーザ装置を、このように導電性基板上に半絶縁性エピタキシャル成長層を介して形成した場合、各電極間の絶縁が十分ではないという問題がある。
【００１３】
例えば、図１４に示したマトリックス駆動型半導体レーザアレイにおいては、行方向すなわちｎ側配線の分離を半絶縁性エピタキシャル層に分離溝を設けることによっておこなった場合、各ｎ側配線間の電気的分離を十分にするためには半絶縁性エピタキシャル層を厚くし抵抗を高める必要がある。例えば、図１５に示すようにｎ側の配線と絶縁分離のための溝を形成し抵抗値を計算してみる。すなわち基板としてシリコンドープのＧａＡｓ基板６１を用い、バナジウムドープの半絶縁性エピタキシャル層６２を形成し、配線分離のための溝６３を形成する。そしてその上にｎ側配線のための電極６４を形成する。この時、電極の面積は１００μｍ×１００ｍｍで、バナジウムドープ半絶縁性エピタキシャル成長層の膜厚は１μｍとする。金属とエピタキシャル層界面にあるコンタクト抵抗と、シリコンドープＧａＡｓ基板の内部抵抗を除いた、バナジウムドープ半絶縁性エピタキシャル層の内部抵抗は、（バナジウムドープ半絶縁性エピタキシャル層の比抵抗：１０×１０7Ω・ｃｍ ）×（距離すなわちバナジウムドープ半絶縁性エピタキシャル層の厚み：１μｍ×２）÷（ｎ側配線のための電極面積：１００μｍ×１００ｍｍ）で求められ、２０ｋΩとなる。この抵抗値を大きくするためには、同じ材料の場合バナジウムドープ半絶縁性エピタキシャル層の膜厚を厚くする必要があるが１０μｍとしても抵抗値は２００ｋΩにしかならず、また実際の結晶成長は分子線エピタキシー法や有機金属気相成長法を用いるがこれらの方法では１０μｍの膜厚を得ることは、成長時間、コストの面からも現実的ではない。なお、金属とエピタキシャル層界面にあるコンタクト抵抗は条件によっては問題となるが、シリコンドープのＧａＡｓ基板の内部抵抗はバナジウムドープ半絶縁性エピタキシャル層の内部抵抗に比べ著しく小さく無視することができる。
【００１４】
また、厚いバナジウムドープ半絶縁性エピタキシャル層を用いる場合は、この厚さに応じて深い溝を形成する必要があり、この溝形成のためのエッチング工程では多大な時間を要する上、サイドエッチも増大し、微細なパターンを形成することが出来ないという問題がある。
【００１５】
本発明は前記実情に鑑みてなされたもので、長寿命かつ高精度で信頼性の高い半導体装置を提供することを目的とする。
【００１６】
またさらに、マトリックス駆動型面発光半導体レーザ装置を提供することを目的とする。
【００１７】
そこで本発明では、半導体層特にＧａＡｓ半導体でｐｎ接合を形成し逆バイアスをかけたときに高抵抗となることに着目してなされたもので、半絶縁性ＧａＡｓ基板に比べて転位密度を低くすることのできる導電性のＧａＡｓ基板、特にシリコンドープのＧａＡｓ基板上にＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）を結晶成長し、この上層に半導体レーザ素子を形成するに際し、基板とレーザ発光領域との間にｐｎ接合を形成し、このｐｎ接合により、基板との絶縁分離を行うようにしたことを特徴とする。
【００１８】
すなわち、本発明における半導体装置の第１では、第１導電型の半導体基板と、前記第１導電型の半導体基板上に配設された複数の半導体素子と、前記半導体素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝と、前記第１導電型の半導体基板と前記半導体素子との間に配設された接合障壁とを具備し、前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設されていることを特徴とする。
【００１９】
そして、前記接合障壁は、前記分離溝を隔てて隣接する前記半導体素子のｐ電極間またはｎ電極間に電位差が生じると逆バイアスとなることを特徴とする。
【００２０】
好ましくは、前記積層膜は、ＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）で構成されている。
【００２１】
また、前記島領域は、ストライプ状に形成されていることを特徴とする。
【００２２】
また、好ましくは、前記複数の半導体素子は、前記各島領域に一つづつ配設されていることを特徴とする。
【００２３】
次に、本発明に係る半導体装置の第２では、第１導電型の半導体基板と、前記第１導電型の半導体基板上に配設された接合障壁と、前記接合障壁上に、下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部半導体多層反射膜とを積層して形成された複数の面発光型半導体レーザ素子と、前記面発光型半導体レーザ素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝とを具備し、前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設され、前記面発光型半導体レーザ素子は、マトリックス状に配列されていることを特徴とする。
【００２４】
また、前記面発光型半導体レーザ素子は、電流狭窄構造であることを特徴とする。
【００２６】
ところで絶縁膜の上にエピタキシャル成長を行うのは困難であり、欠陥を生起しやすいという問題もあるが、かかる構成によれば、絶縁膜を介在させることなく順次エピタキシャル成長層を形成する際にｐｎ接合障壁を形成するように半導体層を形成するのみでよいため、成膜時には絶縁膜に関係なく膜質の良好なエピタキシャル成長層を形成することができ、特性の大幅な向上と、素子の薄型化および高精度化をはかることが可能となる。
【００２７】
特に、半導体基板として、より転位の少ないシリコンドープの半導体基板を用いることにより、信頼性の高い半導体装置を得ることが可能となる。
【００２８】
また前記ｐｎ接合障壁は、障壁が高いＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）で構成することにより、より絶縁性を高めることができる。
【００２９】
【発明の実施の形態】
すなわち、この半導体装置の一例として、図１に概念図を示すように、シリコンドープのＧａＡｓ基板１上に、ＡｌＧａＡｓ層またはＧａＡｓ層で構成する少なくとも１組のｐ型半導体およびｎ型半導体の積層膜２、この上層にＧａＡｓ層等からなる半導体素子形成層３、配線のための電極４が形成されており、これらは溝５を隔ててストライプ状をなすように配列されている。
【００３０】
また本発明の構造を用いた半導体装置の製造方法としては、例えば分子線エピタキシー法によって、シリコンドープのＧａＡｓ基板１上に、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組積層した、計１μｍの積層膜２と、ＧａＡｓ層などの半導体層３を積層する。ここで配線のための電極４は，半導体層３を積層したのちに蒸着し、分離溝５形成時に同時にエッチングするようにしてもよい。また、熱処理後に溝をポリイミドなどの絶縁膜で埋めて平坦化した後に電極形成用の導体層を形成し、改めて配線のパターニングを行うようにしてもよい。
【００３１】
一方、分離溝５を隔てて隣接する両電極４間の抵抗のうち、金属とエピタキシャル層界面にあるコンタクト抵抗とシリコンドープＧａＡｓ基板の内部抵抗を用いた電極間の抵抗は、理想的には次のように考えれられる。両電極４間に電位差が生じた場合、逆バイアスとなるｐｎ接合面は５組づつ計１０組発生し、各ｐｎ接合面では０．５Ｖの逆バイアスがかかるが、この程度でブレークダウンが発生せず、抵抗は非常に大きくなる。抵抗を「接合面の逆デバイス電位差（０．５Ｖ）÷（飽和電流Ｊｓ×接合面の面積：この場合１００μｍ×１００μｍとする）」から求めると、１０15Ωを越える高抵抗となる。ここで，Ｊｓはｑ×（Ｄp×ｐn0／Ｌp＋Ｄn×ｎp0／Ｌn）から求めた。ここでｑは素電荷，Ｄは拡散係数で［ボルツマン定数×絶対温度×移動度÷素電荷］で求めたもの、Ｌは拡散長で［（拡散常数と小数キャリアのライフタイム）の平方根］で求めたもの、ｐn0とｎp0は平衡状態の小数キャリア濃度で［イントリンジックなＧａＡｓのキャリア濃度の二乗を多数キャリア濃度で割ったもの］より求めた値を使用した。なお、イントリンジックなＧａＡｓのキャリア濃度は１０6ｃｍ-3を、移動度はｎ型ＧａＡｓでは１０００ｃｍ2Ｖ-1ｓ-1、ｐ型ＧａＡｓでは１００ｃｍ2Ｖ-1ｓ-1を、ライフタイムは１０-8ｓを用いた。
【００３２】
すなわち、一組のｐｎ接合で１０15オームの抵抗が得られ、また複数のｐｎ接合があれば更に高抵抗を実現することができる。このようにして本発明によれば上層に形成する半導体層の組成をそこなうことなく、隣接する２つのｎ側電極４間の電気抵抗を著しく大きくすることができ、極めて高抵抗の絶縁分離を行うことが可能となる。
【００３３】
る。
【００３４】
以下、本発明の実施例について、図面を参照しつつ説明する。
【００３５】
図２は、本発明の第１の実施例のマトリックス駆動型面発光レーザ装置を示す平面図、図３および図４はそれぞれ図２のＡーＢ断面説明図、ＣーＤ断面説明図であり、この断面説明図は、１素子周辺を拡大している。なお図２は、見易くするためにｐ型電極（点線）形成前の状態を示すものとする。
【００３６】
このマトリックス駆動型面発光レーザ装置は、シリコンドープのｎ型ガリウムヒ素（ＧａＡｓ）基板２１上に形成された０．２μｍ程度の薄いアンドープのＧａＡｓバッファ層２２と、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組、計１μｍ積層した積層障壁膜２３、１×１０19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２４を積層した後、更にこの上層に、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射膜２７とで構成され、この上層にＡｕからなるｐ側電極３１が形成された半導体柱が形成されている。またこの半導体柱の相対向する２辺から所定の間隔を隔てた位置にこれらの２辺に沿ってストライプ状の分離溝２９が形成されている。そしてこの分離溝２９に囲まれた領域に露呈するシリコンドープｎ−ＧａＡｓコンタクト層２４上にＡｕＧｅ層からなるｎ側電極２８が形成され、半導体柱内にそれぞれ１次元レーザアレイが形成せしめられていることを特徴とする。さらにこのアレイの各素子間は、積層障壁膜２３まで到達するように形成されたプロトン打ち込み領域３０によって絶縁分離されている。次にこのマトリックス駆動型面発光半導体レーザアレイの製造工程について説明する。
【００３７】
まず、図５に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、シリコンドープのｎ型ＧａＡｓ（１００）基板２１上に、０．２μｍ程度のＧａＡｓバッファ層２２と、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組、計１μｍ積層した積層障壁膜２３、１×１０19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２４を積層する。そして、さらにこの上層に、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射膜２７とを順次積層する。そしてこのｐ型多層反射膜２７の最上層はＧａＡｓ層とし１×１０19ｃｍ-3のドーピングを施す。ここで原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、ドーパント材料としてはシクロペンタジニウムマグネシウム、シランを用い、成長時の基板温度は７００℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。
【００３８】
続いて図６に示すように、フォトリソグラフィーにより結晶成長層上にレジストマスクＲを形成し、四塩化炭素をエッチングガスとして用いた、反応性イオンエッチングにより、ｎ型ＧａＡｓコンタクト層２４の表面若しくはこのｎ型ＧａＡｓコンタクト層２４の途中までエッチングし、幅３０μｍ程度のストライプ状の半導体柱ｓを形成する。
【００３９】
この後、図７に示すように 、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏの比率が１：１：１０のエッチング液によりさらに２μｍだけ細くなるように側面からエッチングを行う。
【００４０】
そして、図８に示すようにレジストマスクを残したまま、上方からエレクトロンビーム法によりｎ型ＧａＡｓコンタクト層２４上にｎ型電極２８としてＡｕＧｅ層を蒸着する。そしてリフトオフにより、ｎ型ＧａＡｓコンタクト層２４上のＡｕＧｅ層を残して他の領域のＡｕＧｅ層をレジストと共に剥離する。
【００４１】
続いて、図９に示すようにフォーカスドイオンビーム法を用いて、各半導体柱Ｓ中の間中央で、ＧａＡｓ基板２１に到達する深さまで、このストライプに沿って幅２μｍの溝２９を形成する。
【００４２】
この後、図１０に示すように、ポリイミド膜３０を塗布し、半導体柱の周りを埋め、表面の平坦化をはかった後、この上層にＡｕ層３１を蒸着し、前記ｎ側電極とは直交する方向に伸長するストライプ状のｐ側電極を形成する。
【００４３】
このようにして図２乃至４に示したマトリックス駆動型面発光レーザアレイが完成する。 この装置ではｎ側電極配線はｐ型ＧａＡｓ層とｎ型ＧａＡｓ層とを積層した積層障壁膜２３で電気的に分離されており、高密度化に際しても、クロストークのおそれはない。またこのように転位が少なく信頼性の高いシリコンドープのＧａＡｓ基板上で十分な絶縁分離をはかりつつ、高密度に集積化された２次元のレーザアレイを構成しており、特性の劣化もなく十分な信頼性を発揮する
ことができる。
【００４４】
なお、この例ではマトリックス駆動型面発光レーザアレイについて説明したが、トランジスタなどの駆動回路をも同様にこの基板上に形成するのも容易であり、またレーザ素子に限定されることなくＧａＡｓＩＣ、フォトディテクタ、ＦＥＴなど、駆動回路と光電気素子を集積化したオプトエレクトロニクス素子などにも適用可能である。
【００４５】
また、前記実施例ではｐｎ接合を１０層の積層膜で構成したが、１組の積層膜でもよいし、また、バッファ層あるいは半導体基板との間でｐｎ接合を形成するように、１層の半導体層を形成するようにしてもよい。また、この半導体層がコンタクト層を兼ねるようにしてもよいことはいうまでもない。本発明の第２の実施例として、図１１に示すように、バッファ層をｐ型ＧａＡｓ層３２で構成し、このバッファ層とコンタクト層２４との間に逆方向のｐｎ接合を形成するようにしてもよい。他の構造については前記第１の実施例と同様に構成する。
【００４６】
また、前記実施例では、分離溝２９で囲まれたストライプ状の半導体柱を形成し、これに１次元のレーザアレイを配列したが、次に本発明の第３の実施例として、図１２に平面図、図１３にそのＡーＢ断面図を示すように、各素子毎に分離溝２９で囲まれ、独立した円柱状の半導体柱Ｓを形成するようにしてもよい。これにより、素子分離は完全となる。
【００４７】
さらにまた、前記第１の実施例のように列ごと、前記第２の実施例のように素子ごとに分離溝で囲むようにすることなく、ブロック毎に分離溝を形成するようにしてもよい。
【００４８】
さらに前記実施例の構造に加えて、半導体柱を構成するｐ型多層反射膜２７または、ｎ型多層反射膜２５の一部をＡｌＡｓ層またはＡｌＧａＡｓ層で構成しておき、前記実施例と同様にして半導体柱を形成し、これらＡｌＡｓ層またはＡｌＧａＡｓ層の断面を露呈せしめ、同様に水蒸気雰囲気中で所定時間酸化することにより半導体柱の中心部を除く領域を酸化してＡｌ2Ｏ3層とし、電流狭窄構造をとるようにしてもよい。
【００４９】
さらにＧａＡｓ基板に限定されることなく、ＩｎＰ基板等を用いてもよい。
【発明の効果】
以上説明してきたように、本発明によれば、転位密度が低い基板を用いて基板の転位が原因となる特性劣化を引き起こすことなく、各素子間の電気的分離を良好に実現することができ、高密度で信頼性の高い半導体装置を形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体レーザ装置を示す説明図
【図２】本発明の第１の実施例のマトリックス駆動型面発光レーザ装置を示す平面図
【図３】同マトリックス駆動型面発光レーザ装置のＡーＢ断面説明図
【図４】同マトリックス駆動型面発光レーザ装置のＣーＤ断面説明図
【図５】同半導体レーザ装置の製造工程図
【図６】同半導体レーザ装置の製造工程図
【図７】同半導体レーザ装置の製造工程図
【図８】同半導体レーザ装置の製造工程図
【図９】同半導体レーザ装置の製造工程図
【図１０】同半導体レーザ装置の製造工程図
【図１１】本発明の第２の実施例のマトリックス駆動型面発光レーザ装置を示す図
【図１２】本発明の第３の実施例のマトリックス駆動型面発光レーザ装置を示す平面図
【図１３】同マトリックス駆動型面発光レーザ装置のＡーＢ断面説明図
【図１４】従来例の半導体レーザを示す図
【図１５】従来例の半導体レーザを示す説明図
【符号の説明】
１ ｎ型ガリウムひ素（ＧａＡｓ）基板
２ 酸化膜
３ アンドープエピタキシャル成長層
４ ｎ側電極
５ 分離溝
２１ ｎ型ガリウムヒ素（ＧａＡｓ）基板
２２ アンドープのＧａＡｓバッファ層
２３ 積層障壁膜
２４ シリコンドープｎ−ＧａＡｓコンタクト層
２５ シリコンドープｎ型多層反射膜
２６ アンドープ活性領域
２７ マグネシウムドープのｐ型多層反射膜
２８ ｎ側電極
２９ 分離溝
ｓ 半導体柱
３０ プロトン打ち込み領域
３１ ｐ側電極
３２ ｐ型ＧａＡｓ層（バッファ層）
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、光情報処理や光通信、あるいは光を用いた画像形成装置の光源として利用される面発光型半導体レーザ装置に関する。
【０００２】
【従来の技術】
光交換あるいは光情報処理などの分野に用いるために、面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）を２次元集積化した面発光レーザアレイが必要とされており、更にはその面発光レーザの大規模化すなわち発光点の多数化が望まれている。
しかし、そのレーザを独立駆動させるためには、発光点が増えるにつれて電極配線も増加し、各発光点が近接している場合現実的な配線設計は不可能もしくは難しくなる。発光点がＭ×Ｎ個でｎ側を共通電極とした場合、ｐ側の電極配線は、Ｍ×Ｎ本必要となり、さらにｎ側は共通電極パッドが１つあればよいが、ｐ側にはＭ×Ｎ個の電極パッドが必要となる。例えば、１００×１００個の発光点をもつ独立駆動型面発光レーザアレイでは、ｐ側電極配線は１万本となり、ｐ側電極パッドも１万個必要となる。これは、発光点間の配線数および電極パッドに必要な面積が増加すること、すなわち配線密度および電極パッド面積が増加し、作製が難しくなること、コストが増加することなどの大きな問題を引き起こすことになる。
【０００３】
そこで、面発光レーザはアレイをマトリックス駆動する方法が検討され、アール・エー・モルガン（Ｒ．Ａ．Ｍｏｒｇａｎ）らによって１０×１０個の発光点をもつマトリックス駆動型面発光レーザアレイ（ＩＥＥＥ．ＰＨＯＴＯＮＩＣＳ．ＴＥＣＨＮＯＬＯＧＹ．ＬＥＴＴＥＲＳ，ＶＯＬ．６、ｐｐ．９１３ー９１７、１９９４）が、エム・オレンスタイン（Ｍ．Ｏｒｅｎｓｔｅｉｎ）らによって３２×３２個の発光点をもつマトリックス駆動型面発光レーザアレイ（ＥＬＥＣＴＲＯＮＩＣＳ．ＬＥＴＴＥＲＳ，ＶＯＬ．２７、ｐｐ．４３７ー４３８、１９９１、およびＵ．Ｓ．Ｐ．５０３１１８７）が報告されている。
【０００４】
マトリックス駆動型面発光レーザアレイでは、発光点がＭ×Ｎ個であっても、配線数はＭ＋Ｎ本、電極パッドはＭ＋Ｎ個だけあればよい。例えば、上記３２×３２個の発光点をもつ面発光レーザアレイを独立駆動型とした場合、配線数、電極パッド共に１０２４（３２×３２）本／個必要であるのに対して、マトリックス駆動型面発光レーザアレイでは６４（３２＋３２）の配線および電極パッド数で足りることになる。そして発光点数が増加する程この差異は顕著となる。以上説明してきたように、マトリックス駆動型においては配線密度および電極パッドに必要な面積の増加は独立駆動型面発光レーザアレイに比べて著しく少ない。
【０００５】
エム・オレンスタインらによって報告されている３２×３２個の発光点をもつマトリックス駆動型面発光レーザアレイでは、図１４にそのレーザ構造を３×３個分だけ抜き出して示すように、まず、分子線エピタキシー技術を用いて、半絶縁性のガリウムヒ素（ＧａＡｓ）基板５１上に、 ｎ+型のＧａＡｓからなる下部クラッド層５２と、この下部クラッド層５２上に形成されたそれぞれの膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚数μｍのｎ側多層反射膜５３と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸３層をＧａＡｓ１０ｎｍで挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域５４と、それぞれの膜厚が媒質内波長の１／４であるＡｌＡｓとＧａＡｓとを交互に積層した総膜厚数μｍのｐ側多層反射膜５５とを順次成長させる。なお、ドーパントにはＳｉ，Ｂｅをそれぞれｎ型、ｐ型用に用いている。次に，ｎ側配線の分離のためにリアクティブイオンエッチング技術を用いて、図中５６に示す配線分離用溝を作成し、縦方向に３２本の行を設ける。溝の深さは下部クラッド層５２を貫通して半絶縁性のＧａＡｓ基板５１に達しているがこれは各コラムの電気的分離を行うためである。溝はポリイミドを用いて埋められ、次にフォトリソ工程と金属蒸着技術により、横方向に３２本の列すなわちｐ側多層反射膜５５の上面に３２本のｐ側金属配線５７を設ける。各列はプロトンを活性領域５４までインプランテーション（図示せず）することにより電気的に分離されている。各行の手前端は ｎ+ＧａＡｓ５２が表面に出る様にエッチングされ、その上面に電極パッド５８が設けられている。また、各列の右端にもｐ側金属（Ａｕ）配線５７上面に電極パッド５９が設けられている。ｉ列ｊ行面の発光点（ｉｊ）を発光させる場合には，ｉ列の電極パッドとｊ列の電極パッドとを通して発光点（ｉｊ）のレーザに必要な電流を注入し、他の配線をオープンにすればよい。なお、このレーザは基板下面から光が出射する構造となっている。
【０００６】
このように、両電極を基板の一方の面側に配設したマトリックス駆動型の面発光レーザでは、下側になる各配線間の電気的分離を行う必要があり、そのために半絶縁性のＧａＡｓ基板を用いている。
【０００７】
しかしながら、半絶縁性のＧａＡｓ基板は、導電性のＧａＡｓ基板に比べて転位が多く存在する。現在もっともエッチピット密度（ＥＰＤ：転位に対応するピット）が少ないＧａＡｓ基板であっても、半絶縁性ＧａＡｓ基板では約１５００／ｃｍ2のＥＰＤが含まれ、一方シリコンドープのＧａＡｓ基板では 約５０／ｃｍ2のＥＰＤしか存在しない。 シリコンドープ基板を代表とする導電型基板と比較して、半絶縁性基板に転位が多く含まれているのはＧａＡｓ基板に限ったことではなく、ＩｎＰ基板などの化合物半導体基板全般に共通の現象である。
【０００８】
半導体レーザの寿命劣化の大きな要因の一つは、基板にある転位が、結晶成長時に、基板上に成長するエピタキシャル層に伝搬していくことによることもよく知られている。従って、半絶縁性基板上に形成された半導体レーザは、導電性基板上に形成された半導体レーザに比べると、転位の影響を受け寿命劣化や特性劣化を引き起こす確率が高く、歩留まり低下、コスト高などの問題を発生させる。
【０００９】
このように、半導体レーザにおいては、基板の転位に起因する寿命劣化や特性劣化が深刻な問題となっているが、この問題は半導体レーザのみならずＧａＡｓＩＣ、フォトディテクタ、ＦＥＴなどにも同様であった。また、マトリックス駆動型面発光レーザアレイや、ＧａＡｓＩＣ，ＦＥＴなどの光・電気素子を集積化したオプトエレクトロニクス素子にも、素子間の絶縁のために半絶縁性基板を使用することが多い。すなわち、半絶縁性基板を必要としているデバイスは多くあるが、その半絶縁性基板はデバイス特性を低下させる原因となる転位が多いという問題があった。
【００１０】
そこでこの問題を解決すべく、転位の少ない導電性化合物半導体基板上に高抵抗の化合物半導体結晶成長層を形成し、転位の少ない半絶縁性結晶基板として用いる方法が提案されている（特開昭６０−２１１９１２、特公平３−２３６２１８）。
【００１１】
特開昭６０−２１１９１２では、ＥＰＤが ５００／ｃｍ2以下のシリコンドープのＧａＡｓ基板上に、有機金属気相成長法を用いてバナジウムドープのＧａＡｓ層を５０μｍ成長している。原料ガスとしてはＧａ(ＣＨ3)3、ＡｓＨ3、 ＶＯ（ＯＣ2Ｈ5)3を用い、Ｈ2をキャリアガスとして、 ７００℃で成長を行っている。その結果エピタキシャル層のＥＰＤは基板のＥＰＤより低く、比抵抗５×１０7Ω・ｃｍ以上で、 低転位の半絶縁性基板として、デバイスへの使用に十分耐え得るものであると記載されている。また、いおうドープＩｎＰ基板上に鉄ドープＩｎＰエピタキシャル層を成長させ、比抵抗１０×１０7Ω・ｃｍ以上を得ることが出来たとされている。
【００１２】
【発明が解決しようとする課題】
このように従来、転位の少ない半絶縁性基板として導電性基板上に半絶縁性エピタキシャル層を用いる方法が提案されているが、この半絶縁性エピタキシャル層の比抵抗は、１０×１０7Ω・ｃｍ程度である。
しかしながら、前述したようなマトリックス駆動型面発光半導体レーザ装置を、このように導電性基板上に半絶縁性エピタキシャル成長層を介して形成した場合、各電極間の絶縁が十分ではないという問題がある。
【００１３】
例えば、図１４に示したマトリックス駆動型半導体レーザアレイにおいては、行方向すなわちｎ側配線の分離を半絶縁性エピタキシャル層に分離溝を設けることによっておこなった場合、各ｎ側配線間の電気的分離を十分にするためには半絶縁性エピタキシャル層を厚くし抵抗を高める必要がある。例えば、図１５に示すようにｎ側の配線と絶縁分離のための溝を形成し抵抗値を計算してみる。すなわち基板としてシリコンドープのＧａＡｓ基板６１を用い、バナジウムドープの半絶縁性エピタキシャル層６２を形成し、配線分離のための溝６３を形成する。そしてその上にｎ側配線のための電極６４を形成する。この時、電極の面積は１００μｍ×１００ｍｍで、バナジウムドープ半絶縁性エピタキシャル成長層の膜厚は１μｍとする。金属とエピタキシャル層界面にあるコンタクト抵抗と、シリコンドープＧａＡｓ基板の内部抵抗を除いた、バナジウムドープ半絶縁性エピタキシャル層の内部抵抗は、（バナジウムドープ半絶縁性エピタキシャル層の比抵抗：１０×１０7Ω・ｃｍ ）×（距離すなわちバナジウムドープ半絶縁性エピタキシャル層の厚み：１μｍ×２）÷（ｎ側配線のための電極面積：１００μｍ×１００ｍｍ）で求められ、２０ｋΩとなる。この抵抗値を大きくするためには、同じ材料の場合バナジウムドープ半絶縁性エピタキシャル層の膜厚を厚くする必要があるが１０μｍとしても抵抗値は２００ｋΩにしかならず、また実際の結晶成長は分子線エピタキシー法や有機金属気相成長法を用いるがこれらの方法では１０μｍの膜厚を得ることは、成長時間、コストの面からも現実的ではない。なお、金属とエピタキシャル層界面にあるコンタクト抵抗は条件によっては問題となるが、シリコンドープのＧａＡｓ基板の内部抵抗はバナジウムドープ半絶縁性エピタキシャル層の内部抵抗に比べ著しく小さく無視することができる。
【００１４】
また、厚いバナジウムドープ半絶縁性エピタキシャル層を用いる場合は、この厚さに応じて深い溝を形成する必要があり、この溝形成のためのエッチング工程では多大な時間を要する上、サイドエッチも増大し、微細なパターンを形成することが出来ないという問題がある。
【００１５】
本発明は前記実情に鑑みてなされたもので、長寿命かつ高精度で信頼性の高い半導体装置を提供することを目的とする。
【００１６】
またさらに、マトリックス駆動型面発光半導体レーザ装置を提供することを目的とする。
【００１７】
そこで本発明では、半導体層特にＧａＡｓ半導体でｐｎ接合を形成し逆バイアスをかけたときに高抵抗となることに着目してなされたもので、半絶縁性ＧａＡｓ基板に比べて転位密度を低くすることのできる導電性のＧａＡｓ基板、特にシリコンドープのＧａＡｓ基板上にＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）を結晶成長し、この上層に半導体レーザ素子を形成するに際し、基板とレーザ発光領域との間にｐｎ接合を形成し、このｐｎ接合により、基板との絶縁分離を行うようにしたことを特徴とする。
【００１８】
すなわち、本発明における半導体装置の第１では、第１導電型の半導体基板と、前記第１導電型の半導体基板上に配設された複数の半導体素子と、前記半導体素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝と、前記第１導電型の半導体基板と前記半導体素子との間に配設された接合障壁とを具備し、前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設されていることを特徴とする。
【００１９】
そして、前記接合障壁は、前記分離溝を隔てて隣接する前記半導体素子のｐ電極間またはｎ電極間に電位差が生じると逆バイアスとなることを特徴とする。
【００２０】
好ましくは、前記積層膜は、ＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）で構成されている。
【００２１】
また、前記島領域は、ストライプ状に形成されていることを特徴とする。
【００２２】
また、好ましくは、前記複数の半導体素子は、前記各島領域に一つづつ配設されていることを特徴とする。
【００２３】
次に、本発明に係る半導体装置の第２では、第１導電型の半導体基板と、前記第１導電型の半導体基板上に配設された接合障壁と、前記接合障壁上に、下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部半導体多層反射膜とを積層して形成された複数の面発光型半導体レーザ素子と、前記面発光型半導体レーザ素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝とを具備し、前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設され、前記面発光型半導体レーザ素子は、マトリックス状に配列されていることを特徴とする。
【００２４】
また、前記面発光型半導体レーザ素子は、電流狭窄構造であることを特徴とする。
【００２６】
ところで絶縁膜の上にエピタキシャル成長を行うのは困難であり、欠陥を生起しやすいという問題もあるが、かかる構成によれば、絶縁膜を介在させることなく順次エピタキシャル成長層を形成する際にｐｎ接合障壁を形成するように半導体層を形成するのみでよいため、成膜時には絶縁膜に関係なく膜質の良好なエピタキシャル成長層を形成することができ、特性の大幅な向上と、素子の薄型化および高精度化をはかることが可能となる。
【００２７】
特に、半導体基板として、より転位の少ないシリコンドープの半導体基板を用いることにより、信頼性の高い半導体装置を得ることが可能となる。
【００２８】
また前記ｐｎ接合障壁は、障壁が高いＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）で構成することにより、より絶縁性を高めることができる。
【００２９】
【発明の実施の形態】
すなわち、この半導体装置の一例として、図１に概念図を示すように、シリコンドープのＧａＡｓ基板１上に、ＡｌＧａＡｓ層またはＧａＡｓ層で構成する少なくとも１組のｐ型半導体およびｎ型半導体の積層膜２、この上層にＧａＡｓ層等からなる半導体素子形成層３、配線のための電極４が形成されており、これらは溝５を隔ててストライプ状をなすように配列されている。
【００３０】
また本発明の構造を用いた半導体装置の製造方法としては、例えば分子線エピタキシー法によって、シリコンドープのＧａＡｓ基板１上に、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組積層した、計１μｍの積層膜２と、ＧａＡｓ層などの半導体層３を積層する。ここで配線のための電極４は，半導体層３を積層したのちに蒸着し、分離溝５形成時に同時にエッチングするようにしてもよい。また、熱処理後に溝をポリイミドなどの絶縁膜で埋めて平坦化した後に電極形成用の導体層を形成し、改めて配線のパターニングを行うようにしてもよい。
【００３１】
一方、分離溝５を隔てて隣接する両電極４間の抵抗のうち、金属とエピタキシャル層界面にあるコンタクト抵抗とシリコンドープＧａＡｓ基板の内部抵抗を用いた電極間の抵抗は、理想的には次のように考えれられる。両電極４間に電位差が生じた場合、逆バイアスとなるｐｎ接合面は５組づつ計１０組発生し、各ｐｎ接合面では０．５Ｖの逆バイアスがかかるが、この程度でブレークダウンが発生せず、抵抗は非常に大きくなる。抵抗を「接合面の逆デバイス電位差（０．５Ｖ）÷（飽和電流Ｊｓ×接合面の面積：この場合１００μｍ×１００μｍとする）」から求めると、１０15Ωを越える高抵抗となる。ここで，Ｊｓはｑ×（Ｄp×ｐn0／Ｌp＋Ｄn×ｎp0／Ｌn）から求めた。ここでｑは素電荷，Ｄは拡散係数で［ボルツマン定数×絶対温度×移動度÷素電荷］で求めたもの、Ｌは拡散長で［（拡散常数と小数キャリアのライフタイム）の平方根］で求めたもの、ｐn0とｎp0は平衡状態の小数キャリア濃度で［イントリンジックなＧａＡｓのキャリア濃度の二乗を多数キャリア濃度で割ったもの］より求めた値を使用した。なお、イントリンジックなＧａＡｓのキャリア濃度は１０6ｃｍ-3を、移動度はｎ型ＧａＡｓでは１０００ｃｍ2Ｖ-1ｓ-1、ｐ型ＧａＡｓでは１００ｃｍ2Ｖ-1ｓ-1を、ライフタイムは１０-8ｓを用いた。
【００３２】
すなわち、一組のｐｎ接合で１０15オームの抵抗が得られ、また複数のｐｎ接合があれば更に高抵抗を実現することができる。このようにして本発明によれば上層に形成する半導体層の組成をそこなうことなく、隣接する２つのｎ側電極４間の電気抵抗を著しく大きくすることができ、極めて高抵抗の絶縁分離を行うことが可能となる。
【００３３】
る。
【００３４】
以下、本発明の実施例について、図面を参照しつつ説明する。
【００３５】
図２は、本発明の第１の実施例のマトリックス駆動型面発光レーザ装置を示す平面図、図３および図４はそれぞれ図２のＡーＢ断面説明図、ＣーＤ断面説明図であり、この断面説明図は、１素子周辺を拡大している。なお図２は、見易くするためにｐ型電極（点線）形成前の状態を示すものとする。
【００３６】
このマトリックス駆動型面発光レーザ装置は、シリコンドープのｎ型ガリウムヒ素（ＧａＡｓ）基板２１上に形成された０．２μｍ程度の薄いアンドープのＧａＡｓバッファ層２２と、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組、計１μｍ積層した積層障壁膜２３、１×１０19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２４を積層した後、更にこの上層に、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射膜２７とで構成され、この上層にＡｕからなるｐ側電極３１が形成された半導体柱が形成されている。またこの半導体柱の相対向する２辺から所定の間隔を隔てた位置にこれらの２辺に沿ってストライプ状の分離溝２９が形成されている。そしてこの分離溝２９に囲まれた領域に露呈するシリコンドープｎ−ＧａＡｓコンタクト層２４上にＡｕＧｅ層からなるｎ側電極２８が形成され、半導体柱内にそれぞれ１次元レーザアレイが形成せしめられていることを特徴とする。さらにこのアレイの各素子間は、積層障壁膜２３まで到達するように形成されたプロトン打ち込み領域３０によって絶縁分離されている。次にこのマトリックス駆動型面発光半導体レーザアレイの製造工程について説明する。
【００３７】
まず、図５に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、シリコンドープのｎ型ＧａＡｓ（１００）基板２１上に、０．２μｍ程度のＧａＡｓバッファ層２２と、膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｐ型ＧａＡｓ層と膜厚０．１μｍ、キャリア濃度１×１０18ｃｍ-3のｎ型ＧａＡｓ層とを積層したものを５組、計１μｍ積層した積層障壁膜２３、１×１０19ｃｍ-3のシリコンドープｎ−ＧａＡｓコンタクト層２４を積層する。そして、さらにこの上層に、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のシリコンドープｎ型多層反射膜２５と、Ｉｎ0.2Ｇａ0.8Ａｓで構成された量子井戸層３層を膜厚１０ｎｍのＧａＡｓ層で挟んだ構造をもつ媒質内波長の膜厚をもつアンドープ活性領域２６と、Ａｌ0.9Ｇａ0.1ＡｓとＧａＡｓとをそれぞれの膜厚が媒質内波長の１／４となるように交互に積層した総膜厚約２μｍ、１×１０18ｃｍ-3のマグネシウムドープのｐ型多層反射膜２７とを順次積層する。そしてこのｐ型多層反射膜２７の最上層はＧａＡｓ層とし１×１０19ｃｍ-3のドーピングを施す。ここで原料ガスとしては、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、ドーパント材料としてはシクロペンタジニウムマグネシウム、シランを用い、成長時の基板温度は７００℃とし、真空を破ることなく、原料ガスを順次変化し、連続して成膜をおこなった。
【００３８】
続いて図６に示すように、フォトリソグラフィーにより結晶成長層上にレジストマスクＲを形成し、四塩化炭素をエッチングガスとして用いた、反応性イオンエッチングにより、ｎ型ＧａＡｓコンタクト層２４の表面若しくはこのｎ型ＧａＡｓコンタクト層２４の途中までエッチングし、幅３０μｍ程度のストライプ状の半導体柱ｓを形成する。
【００３９】
この後、図７に示すように 、Ｈ2ＳＯ4：Ｈ2Ｏ2：Ｈ2Ｏの比率が１：１：１０のエッチング液によりさらに２μｍだけ細くなるように側面からエッチングを行う。
【００４０】
そして、図８に示すようにレジストマスクを残したまま、上方からエレクトロンビーム法によりｎ型ＧａＡｓコンタクト層２４上にｎ型電極２８としてＡｕＧｅ層を蒸着する。そしてリフトオフにより、ｎ型ＧａＡｓコンタクト層２４上のＡｕＧｅ層を残して他の領域のＡｕＧｅ層をレジストと共に剥離する。
【００４１】
続いて、図９に示すようにフォーカスドイオンビーム法を用いて、各半導体柱Ｓ中の間中央で、ＧａＡｓ基板２１に到達する深さまで、このストライプに沿って幅２μｍの溝２９を形成する。
【００４２】
この後、図１０に示すように、ポリイミド膜３０を塗布し、半導体柱の周りを埋め、表面の平坦化をはかった後、この上層にＡｕ層３１を蒸着し、前記ｎ側電極とは直交する方向に伸長するストライプ状のｐ側電極を形成する。
【００４３】
このようにして図２乃至４に示したマトリックス駆動型面発光レーザアレイが完成する。 この装置ではｎ側電極配線はｐ型ＧａＡｓ層とｎ型ＧａＡｓ層とを積層した積層障壁膜２３で電気的に分離されており、高密度化に際しても、クロストークのおそれはない。またこのように転位が少なく信頼性の高いシリコンドープのＧａＡｓ基板上で十分な絶縁分離をはかりつつ、高密度に集積化された２次元のレーザアレイを構成しており、特性の劣化もなく十分な信頼性を発揮する
ことができる。
【００４４】
なお、この例ではマトリックス駆動型面発光レーザアレイについて説明したが、トランジスタなどの駆動回路をも同様にこの基板上に形成するのも容易であり、またレーザ素子に限定されることなくＧａＡｓＩＣ、フォトディテクタ、ＦＥＴなど、駆動回路と光電気素子を集積化したオプトエレクトロニクス素子などにも適用可能である。
【００４５】
また、前記実施例ではｐｎ接合を１０層の積層膜で構成したが、１組の積層膜でもよいし、また、バッファ層あるいは半導体基板との間でｐｎ接合を形成するように、１層の半導体層を形成するようにしてもよい。また、この半導体層がコンタクト層を兼ねるようにしてもよいことはいうまでもない。本発明の第２の実施例として、図１１に示すように、バッファ層をｐ型ＧａＡｓ層３２で構成し、このバッファ層とコンタクト層２４との間に逆方向のｐｎ接合を形成するようにしてもよい。他の構造については前記第１の実施例と同様に構成する。
【００４６】
また、前記実施例では、分離溝２９で囲まれたストライプ状の半導体柱を形成し、これに１次元のレーザアレイを配列したが、次に本発明の第３の実施例として、図１２に平面図、図１３にそのＡーＢ断面図を示すように、各素子毎に分離溝２９で囲まれ、独立した円柱状の半導体柱Ｓを形成するようにしてもよい。これにより、素子分離は完全となる。
【００４７】
さらにまた、前記第１の実施例のように列ごと、前記第２の実施例のように素子ごとに分離溝で囲むようにすることなく、ブロック毎に分離溝を形成するようにしてもよい。
【００４８】
さらに前記実施例の構造に加えて、半導体柱を構成するｐ型多層反射膜２７または、ｎ型多層反射膜２５の一部をＡｌＡｓ層またはＡｌＧａＡｓ層で構成しておき、前記実施例と同様にして半導体柱を形成し、これらＡｌＡｓ層またはＡｌＧａＡｓ層の断面を露呈せしめ、同様に水蒸気雰囲気中で所定時間酸化することにより半導体柱の中心部を除く領域を酸化してＡｌ2Ｏ3層とし、電流狭窄構造をとるようにしてもよい。
【００４９】
さらにＧａＡｓ基板に限定されることなく、ＩｎＰ基板等を用いてもよい。
【発明の効果】
以上説明してきたように、本発明によれば、転位密度が低い基板を用いて基板の転位が原因となる特性劣化を引き起こすことなく、各素子間の電気的分離を良好に実現することができ、高密度で信頼性の高い半導体装置を形成することが可能となる。
【図面の簡単な説明】
【図１】本発明の半導体レーザ装置を示す説明図
【図２】本発明の第１の実施例のマトリックス駆動型面発光レーザ装置を示す平面図
【図３】同マトリックス駆動型面発光レーザ装置のＡーＢ断面説明図
【図４】同マトリックス駆動型面発光レーザ装置のＣーＤ断面説明図
【図５】同半導体レーザ装置の製造工程図
【図６】同半導体レーザ装置の製造工程図
【図７】同半導体レーザ装置の製造工程図
【図８】同半導体レーザ装置の製造工程図
【図９】同半導体レーザ装置の製造工程図
【図１０】同半導体レーザ装置の製造工程図
【図１１】本発明の第２の実施例のマトリックス駆動型面発光レーザ装置を示す図
【図１２】本発明の第３の実施例のマトリックス駆動型面発光レーザ装置を示す平面図
【図１３】同マトリックス駆動型面発光レーザ装置のＡーＢ断面説明図
【図１４】従来例の半導体レーザを示す図
【図１５】従来例の半導体レーザを示す説明図
【符号の説明】
１ ｎ型ガリウムひ素（ＧａＡｓ）基板
２ 酸化膜
３ アンドープエピタキシャル成長層
４ ｎ側電極
５ 分離溝
２１ ｎ型ガリウムヒ素（ＧａＡｓ）基板
２２ アンドープのＧａＡｓバッファ層
２３ 積層障壁膜
２４ シリコンドープｎ−ＧａＡｓコンタクト層
２５ シリコンドープｎ型多層反射膜
２６ アンドープ活性領域
２７ マグネシウムドープのｐ型多層反射膜
２８ ｎ側電極
２９ 分離溝
ｓ 半導体柱
３０ プロトン打ち込み領域
３１ ｐ側電極
３２ ｐ型ＧａＡｓ層（バッファ層）
Claims (7)
- 第１導電型の半導体基板と、
前記第１導電型の半導体基板上に配設された複数の半導体素子と、
前記半導体素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝と、
前記第１導電型の半導体基板と前記半導体素子との間に配設された接合障壁と
を具備し、
前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設されている
ことを特徴とする半導体装置。 - 前記接合障壁は、前記分離溝を隔てて隣接する前記半導体素子のｐ電極間またはｎ電極間に電位差が生じると逆バイアスとなる
ことを特徴とする請求項１記載の半導体装置。 - 前記積層膜は、ＡｌxＧａ1-xＡｓ層（ｘ：０≦ｘ≦１）で構成されている
ことを特徴とする請求項１又は２記載の半導体装置。 - 前記島領域は、ストライプ状に形成されている
ことを特徴とする請求項１乃至３記載の半導体装置。 - 前記複数の半導体素子は、前記各島領域に一つづつ配設されている
ことを特長とする請求項１乃至４記載の半導体装置。 - 第１導電型の半導体基板と、
前記第１導電型の半導体基板上に配設された接合障壁と、
前記接合障壁上に、下部半導体多層反射膜と、下部スぺーサ層と、活性層と、上部スペーサ層と、上部半導体多層反射膜とを積層して形成された複数の面発光型半導体レーザ素子と、
前記面発光型半導体レーザ素子が配設された複数の島領域を前記第１導電型の半導体基板に形成する分離溝と
を具備し、
前記接合障壁は、第１導電型の半導体層と第２導電型の半導体層とからなる複数のｐｎ接合を積層した積層膜であり、前記分離溝を隔てて配設され、
前記面発光型半導体レーザ素子は、マトリックス状に配列されている
ことを特徴とする半導体装置。 - 前記面発光型半導体レーザ素子は、電流狭窄構造である
ことを特徴とする請求項６記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043797A JP3726398B2 (ja) | 1997-02-14 | 1997-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3043797A JP3726398B2 (ja) | 1997-02-14 | 1997-02-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229250A JPH10229250A (ja) | 1998-08-25 |
| JP3726398B2 true JP3726398B2 (ja) | 2005-12-14 |
Family
ID=12303931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3043797A Expired - Fee Related JP3726398B2 (ja) | 1997-02-14 | 1997-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3726398B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246291A (ja) * | 2008-03-31 | 2009-10-22 | Furukawa Electric Co Ltd:The | 面発光レーザアレイ素子 |
| WO2015011984A1 (ja) | 2013-07-22 | 2015-01-29 | 株式会社村田製作所 | 垂直共振面発光レーザアレイおよびその製造方法 |
| CN108288661B (zh) * | 2017-01-10 | 2021-05-11 | 英属开曼群岛商錼创科技股份有限公司 | 微型发光二极管晶片以及显示面板 |
| TWI646680B (zh) | 2017-01-10 | 2019-01-01 | 英屬開曼群島商錼創科技股份有限公司 | 微型發光二極體晶片以及顯示面板 |
| CN114830466A (zh) * | 2019-12-20 | 2022-07-29 | 索尼半导体解决方案公司 | 发光装置和制造发光装置的方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54102886A (en) * | 1978-01-31 | 1979-08-13 | Futaba Denshi Kogyo Kk | Light emitting diode indicator |
| JPS55124180A (en) * | 1979-03-16 | 1980-09-25 | Sanyo Electric Co | Led display unit and production thereof |
| JPS5936988A (ja) * | 1982-08-26 | 1984-02-29 | Agency Of Ind Science & Technol | 垂直発振型半導体レ−ザ |
| JPH0756552B2 (ja) * | 1984-12-24 | 1995-06-14 | 日本電気株式会社 | 波長変換素子 |
| JPS6214465A (ja) * | 1985-07-12 | 1987-01-23 | Oki Electric Ind Co Ltd | モノリシツク光電子集積回路 |
| JP3111599B2 (ja) * | 1992-03-02 | 2000-11-27 | 松下電器産業株式会社 | 光電子集積回路 |
| JP3257219B2 (ja) * | 1993-12-27 | 2002-02-18 | ソニー株式会社 | マルチビーム半導体レーザ |
| JPH07283488A (ja) * | 1994-04-12 | 1995-10-27 | Hitachi Ltd | 化合物半導体装置、その製造方法及び半導体装置 |
| JP3713725B2 (ja) * | 1994-09-28 | 2005-11-09 | 富士ゼロックス株式会社 | 半導体レーザ装置、その製造方法およびその駆動方法 |
-
1997
- 1997-02-14 JP JP3043797A patent/JP3726398B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10229250A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870652A (en) | Monolithic high density arrays of independently addressable semiconductor laser sources | |
| US5892787A (en) | N-drive, p-common light-emitting devices fabricated on an n-type substrate and method of making same | |
| JP3840276B2 (ja) | 発光装置 | |
| US6222866B1 (en) | Surface emitting semiconductor laser, its producing method and surface emitting semiconductor laser array | |
| US4503540A (en) | Phase-locked semiconductor laser device | |
| US5936266A (en) | Semiconductor devices and methods with tunnel contact hole sources | |
| US7881353B2 (en) | Surface emitting laser element array | |
| EP0580104B1 (en) | Semiconductor laser | |
| EP0261262B1 (en) | Transverse junction stripe laser | |
| US6259715B1 (en) | Surface emitting semiconductor laser array having a matrix driving type arrangement | |
| JPH07221409A (ja) | Ｐ型及びｎ型の不純物誘起層無秩序化材料を組み込んだ半導体デバイス | |
| JPH07147428A (ja) | 発光ダイオードおよび発光ダイオードアレイ | |
| JPH0738457B2 (ja) | 光・電子双安定素子 | |
| JPH07183618A (ja) | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 | |
| JP3726398B2 (ja) | 半導体装置 | |
| JP3206080B2 (ja) | 半導体レーザ | |
| JP3093547B2 (ja) | 光集積回路およびその製造方法 | |
| JP3814880B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009158709A (ja) | 面発光型半導体レーザアレイおよび面発光型半導体レーザ | |
| JP3700307B2 (ja) | 横方向電流注入型面発光半導体レーザ装置および半導体レーザアレイの製造方法 | |
| JPS6356955A (ja) | 光・電子集積回路装置 | |
| JP2523664B2 (ja) | 半導体レ−ザアレイ装置 | |
| JPH0677531A (ja) | 半導体発光素子及びその製造方法 | |
| JP2003324249A (ja) | 面発光型半導体レーザ及びその製造方法 | |
| JPH0983015A (ja) | モノリシック発光ダイオードアレイの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050919 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |