JPH07283488A - 化合物半導体装置、その製造方法及び半導体装置 - Google Patents
化合物半導体装置、その製造方法及び半導体装置Info
- Publication number
- JPH07283488A JPH07283488A JP6073437A JP7343794A JPH07283488A JP H07283488 A JPH07283488 A JP H07283488A JP 6073437 A JP6073437 A JP 6073437A JP 7343794 A JP7343794 A JP 7343794A JP H07283488 A JPH07283488 A JP H07283488A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- substrate
- semiconductor device
- layer
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】結晶欠陥が改良された化合物半導体単結晶が、
化合物半導体と異なる材質の基板上に配置された構造の
化合物半導体装置を提供すること。 【構成】ｎ型Ｓｉ基板１０に、ｎ型コンタクト層１３を
設け、その上にｎ型アモルファスＳｉ層１４を介して、
歪多重量子井戸活性層１８を持つ面発光レーザダイオー
ドを設けた化合物半導体装置。この面発光レーザダイオ
ードの部分は、ＧａＡｓ基板上に形成され、ｎ型アモル
ファスＳｉ層１４により、ｎ型Ｓｉ基板１０と張り合わ
せて製造される。
化合物半導体と異なる材質の基板上に配置された構造の
化合物半導体装置を提供すること。 【構成】ｎ型Ｓｉ基板１０に、ｎ型コンタクト層１３を
設け、その上にｎ型アモルファスＳｉ層１４を介して、
歪多重量子井戸活性層１８を持つ面発光レーザダイオー
ドを設けた化合物半導体装置。この面発光レーザダイオ
ードの部分は、ＧａＡｓ基板上に形成され、ｎ型アモル
ファスＳｉ層１４により、ｎ型Ｓｉ基板１０と張り合わ
せて製造される。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体がそれと
異なる材質の基板上に配置された構造を有する化合物半
導体装置、その製造方法及びそのような構造を有する半
導体装置に関する。
異なる材質の基板上に配置された構造を有する化合物半
導体装置、その製造方法及びそのような構造を有する半
導体装置に関する。
【０００２】
【従来の技術】Ｓｉ半導体技術は、トランジスタからＩ
Ｃ（集積回路）、ＶＬＳＩ（超大規模集積回路）へと発
展してきており、今後も集積規模の増大は続いて行くと
思われる。近年、集積規模の増大に伴い、動作速度が電
気信号の配線遅延により制限されることが危惧され始め
た。その対策として、光による信号接続が注目されてい
る。そして、Ｓｉと化合物半導体の一体形成技術は、こ
れを実現するための重要な基盤技術である。
Ｃ（集積回路）、ＶＬＳＩ（超大規模集積回路）へと発
展してきており、今後も集積規模の増大は続いて行くと
思われる。近年、集積規模の増大に伴い、動作速度が電
気信号の配線遅延により制限されることが危惧され始め
た。その対策として、光による信号接続が注目されてい
る。そして、Ｓｉと化合物半導体の一体形成技術は、こ
れを実現するための重要な基盤技術である。
【０００３】従来、Ｓｉ基板上に化合物半導体を一体形
成する手段としては、主に次の２つの手段が検討されて
きた。１つは、例えば、マテリアル リサーチ ソサイ
ティプロシーディング １１６巻（マテリアル リサー
チ ソサイティ ピッツバーグ １９８８年）（Ｍａｔ
ｅｒ． Ｒｅｓ． Ｓｏｃ． Ｐｒｏ． Ｖｏｌ．１１
６（Ｍａｔｅｒ． Ｒｅｓ． Ｓｏｃ．， Ｐｉｔｔｓ
ｂｕｒｇｈ， １９８８））に記載のＳｉ基板上にＧａ
ＡｓやＩｎＰ等の化合物半導体をエピタキシャル成長さ
せるいわゆるスーパヘテロエピタキシァル法である。も
う１つは、アプライド フィジックス レターズ ６２
巻、１０３８〜１０４０頁（１９９３）（Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．６２，ｐｐ．１０３８〜１
０４０（１９９３））に記載のＧａＡｓやＩｎＰ等の化
合物半導体を熱処理により単結晶のＳｉ基板上に張り合
わせる直接接合法である。
成する手段としては、主に次の２つの手段が検討されて
きた。１つは、例えば、マテリアル リサーチ ソサイ
ティプロシーディング １１６巻（マテリアル リサー
チ ソサイティ ピッツバーグ １９８８年）（Ｍａｔ
ｅｒ． Ｒｅｓ． Ｓｏｃ． Ｐｒｏ． Ｖｏｌ．１１
６（Ｍａｔｅｒ． Ｒｅｓ． Ｓｏｃ．， Ｐｉｔｔｓ
ｂｕｒｇｈ， １９８８））に記載のＳｉ基板上にＧａ
ＡｓやＩｎＰ等の化合物半導体をエピタキシャル成長さ
せるいわゆるスーパヘテロエピタキシァル法である。も
う１つは、アプライド フィジックス レターズ ６２
巻、１０３８〜１０４０頁（１９９３）（Ａｐｐｌ．Ｐ
ｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．６２，ｐｐ．１０３８〜１
０４０（１９９３））に記載のＧａＡｓやＩｎＰ等の化
合物半導体を熱処理により単結晶のＳｉ基板上に張り合
わせる直接接合法である。
【０００４】一方、化合物半導体基板は、Ｓｉ等の半導
体基板に比べて高価であり、そのため、上記と同様な方
法で、Ｓｉ等の安価な基板上に化合物半導体素子を形成
することも検討されている。
体基板に比べて高価であり、そのため、上記と同様な方
法で、Ｓｉ等の安価な基板上に化合物半導体素子を形成
することも検討されている。
【０００５】
【発明が解決しようとする課題】上記従来のスーパヘテ
ロエピタキシァル法と直接接合法は、単結晶のＳｉ基板
上に格子定数の異なる化合物半導体をそれぞれエピタキ
シャル成長させるか或は張り合わせることにより一体形
成する手法なので、次のような問題があった。すなわ
ち、格子不整合が生じるため、Ｓｉと化合物半導体の界
面付近の結晶にミスフィット転位が必然的に発生し、そ
して、エピタキシャル成長又は張り合わせの高温過程後
の冷却過程でＳｉと化合物半導体の熱膨張係数の違いか
ら熱歪が生じ、発生したミスフィット転位が移動、増殖
するという問題があった。さらに、Ｓｉ基板上に作製さ
れた化合物半導体素子の動作時にも結晶欠陥が移動、増
殖するので素子寿命が短いという問題があった。このた
め、Ｓｉ等の半導体基板上に化合物半導体素子した構造
の化合物半導体装置や、Ｓｉ素子と化合物半導体素子の
モノリシックに集積したＯＥＩＣ（光電子集積回路）は
未だ実用化されていない。
ロエピタキシァル法と直接接合法は、単結晶のＳｉ基板
上に格子定数の異なる化合物半導体をそれぞれエピタキ
シャル成長させるか或は張り合わせることにより一体形
成する手法なので、次のような問題があった。すなわ
ち、格子不整合が生じるため、Ｓｉと化合物半導体の界
面付近の結晶にミスフィット転位が必然的に発生し、そ
して、エピタキシャル成長又は張り合わせの高温過程後
の冷却過程でＳｉと化合物半導体の熱膨張係数の違いか
ら熱歪が生じ、発生したミスフィット転位が移動、増殖
するという問題があった。さらに、Ｓｉ基板上に作製さ
れた化合物半導体素子の動作時にも結晶欠陥が移動、増
殖するので素子寿命が短いという問題があった。このた
め、Ｓｉ等の半導体基板上に化合物半導体素子した構造
の化合物半導体装置や、Ｓｉ素子と化合物半導体素子の
モノリシックに集積したＯＥＩＣ（光電子集積回路）は
未だ実用化されていない。
【０００６】本発明の第１の目的は、結晶欠陥が改良さ
れた化合物半導体単結晶が、化合物半導体と異なる材質
の基板上に配置された構造の化合物半導体装置を提供す
ることにある。本発明の第２の目的は、そのような構造
の化合物半導体装置の製造方法を提供することにある。
本発明の第３の目的は、そのような構造の化合物半導体
装置に半導体素子が集積された半導体装置を提供するこ
とにある。
れた化合物半導体単結晶が、化合物半導体と異なる材質
の基板上に配置された構造の化合物半導体装置を提供す
ることにある。本発明の第２の目的は、そのような構造
の化合物半導体装置の製造方法を提供することにある。
本発明の第３の目的は、そのような構造の化合物半導体
装置に半導体素子が集積された半導体装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記第１の目的を達成す
るために、本発明の化合物半導体装置は、化合物半導体
と異なる材質の基板と、基板上に配置された化合物半導
体と、両者の間に設けられた化合物半導体と異なる材質
の無定形材料とからなり、化合物半導体に化合物半導体
素子を設けるようにしたものである。さらに、上記第１
の目的を達成するために、本発明の化合物半導体装置
は、無定形材料からなる基板と、基板上に配置された化
合物半導体と、化合物半導体に化合物半導体素子を設け
るようにしたものである。
るために、本発明の化合物半導体装置は、化合物半導体
と異なる材質の基板と、基板上に配置された化合物半導
体と、両者の間に設けられた化合物半導体と異なる材質
の無定形材料とからなり、化合物半導体に化合物半導体
素子を設けるようにしたものである。さらに、上記第１
の目的を達成するために、本発明の化合物半導体装置
は、無定形材料からなる基板と、基板上に配置された化
合物半導体と、化合物半導体に化合物半導体素子を設け
るようにしたものである。
【０００８】また、上記第２の目的を達成するために、
本発明の化合物半導体装置の製造方法は、化合物半導体
と異なる材質の基板と化合物半導体とを準備し、少なく
ともその一方の所望の部分に、化合物半導体と異なる材
質の無定形材料の層を設け、基板と化合物半導体とを無
定形材料の層を間にして張り合わせるようにしたもので
ある。さらに、上記第２の目的を達成するために、本発
明の化合物半導体装置の製造方法は、無定形材料からな
る基板と化合物半導体とを準備し、基板と化合物半導体
とを張り合わせるようにしたものである。
本発明の化合物半導体装置の製造方法は、化合物半導体
と異なる材質の基板と化合物半導体とを準備し、少なく
ともその一方の所望の部分に、化合物半導体と異なる材
質の無定形材料の層を設け、基板と化合物半導体とを無
定形材料の層を間にして張り合わせるようにしたもので
ある。さらに、上記第２の目的を達成するために、本発
明の化合物半導体装置の製造方法は、無定形材料からな
る基板と化合物半導体とを準備し、基板と化合物半導体
とを張り合わせるようにしたものである。
【０００９】さらにまた、上記第３の目的を達成するた
めに、本発明の半導体装置は、上記のいずれか一に記載
の化合物半導体装置の基板に、半導体素子、例えば、電
子素子を設けるようにしたものである。
めに、本発明の半導体装置は、上記のいずれか一に記載
の化合物半導体装置の基板に、半導体素子、例えば、電
子素子を設けるようにしたものである。
【００１０】上記の無定形材料としては、少なくともIV
族元素を含む無定形材料、例えば、アモルファスＳｉ、
アモルファスＳｉＯ2、アモルファスＳｉＮX等を用いる
ことが好ましい。また、化合物半導体は、結晶欠陥密度
が１０万個／ｃｍ2以下であることが好ましい。結晶欠
陥密度がゼロとなれば最もよい。
族元素を含む無定形材料、例えば、アモルファスＳｉ、
アモルファスＳｉＯ2、アモルファスＳｉＮX等を用いる
ことが好ましい。また、化合物半導体は、結晶欠陥密度
が１０万個／ｃｍ2以下であることが好ましい。結晶欠
陥密度がゼロとなれば最もよい。
【００１１】上記の化合物半導体装置の製造方法で、予
め、化合物半導体素子の少なくとも一部を化合物半導体
に形成してから張り合わせを行うことが好ましい。張り
合わせは４００℃から７００℃の範囲に加熱して行うこ
とが好ましい。
め、化合物半導体素子の少なくとも一部を化合物半導体
に形成してから張り合わせを行うことが好ましい。張り
合わせは４００℃から７００℃の範囲に加熱して行うこ
とが好ましい。
【００１２】
【作用】前記従来の直接接合法により張り合わせた基板
では、化合物半導体材料とＳｉの格子定数が異なるので
ヘテロ界面での原子のボンドの数が合わないので、良好
なヘテロ界面を得ることができない。例えば、ＧａＡｓ
とＳｉでは約４％の格子不整合があるのでヘテロ界面で
は凡そ２５原子毎にボンドの数が合わなくなる。従っ
て、ヘテロ界面には結晶欠陥の一種であるミスフィット
転位がどうしても発生してしまい、良好なヘテロ界面を
得ることができない。そのため、化合物半導体の結晶欠
陥密度が１０万個／ｃｍ2を越え、このような化合物半
導体に設けられた素子の寿命は短い。
では、化合物半導体材料とＳｉの格子定数が異なるので
ヘテロ界面での原子のボンドの数が合わないので、良好
なヘテロ界面を得ることができない。例えば、ＧａＡｓ
とＳｉでは約４％の格子不整合があるのでヘテロ界面で
は凡そ２５原子毎にボンドの数が合わなくなる。従っ
て、ヘテロ界面には結晶欠陥の一種であるミスフィット
転位がどうしても発生してしまい、良好なヘテロ界面を
得ることができない。そのため、化合物半導体の結晶欠
陥密度が１０万個／ｃｍ2を越え、このような化合物半
導体に設けられた素子の寿命は短い。
【００１３】一方、例えば、単結晶Ｓｉと単結晶化合物
半導体の間に無定形材料であるアモルファスＳｉ層を挿
入すると、アモルファスＳｉは無定形で格子定数が自在
に変わるのでヘテロ界面でのボンドを過不足なく結合す
ることができる。シラン等を原料にしてプラズマ化学堆
積法により作製したアモルファスＳｉの中には多量の水
素原子が存在し、アモルファスＳｉの共有結合していな
いダングリングボンドを水素により終端するのでアモル
ファスＳｉは電気的化学的に安定である。従って、単結
晶ＳｉとアモルファスＳｉ及び単結晶化合物半導体とア
モルファスＳｉの両ヘテロ界面において良好な界面を得
ることができる。ここで重要なのは、アモルファスＳｉ
が無定形で格子が自由に動けると言う点であり、アモル
ファスＳｉは必ずしも単一な相でなくても良く、例えば
微結晶を含んでいる相であってもよい。但し、ＧａＡｓ
等の化合物半導体は陽元素と陰元素が規則正しく交互に
並ぶことで、つまり結晶となることで始めて半導体とな
るので、アモルファスの化合物半導体は性質が結晶の化
合物半導体と著しく異なるので適さない。また、無定形
材料の層に導電性を必要としない場合にはＳｉＯ2やＳ
ｉＮX等でもよい。
半導体の間に無定形材料であるアモルファスＳｉ層を挿
入すると、アモルファスＳｉは無定形で格子定数が自在
に変わるのでヘテロ界面でのボンドを過不足なく結合す
ることができる。シラン等を原料にしてプラズマ化学堆
積法により作製したアモルファスＳｉの中には多量の水
素原子が存在し、アモルファスＳｉの共有結合していな
いダングリングボンドを水素により終端するのでアモル
ファスＳｉは電気的化学的に安定である。従って、単結
晶ＳｉとアモルファスＳｉ及び単結晶化合物半導体とア
モルファスＳｉの両ヘテロ界面において良好な界面を得
ることができる。ここで重要なのは、アモルファスＳｉ
が無定形で格子が自由に動けると言う点であり、アモル
ファスＳｉは必ずしも単一な相でなくても良く、例えば
微結晶を含んでいる相であってもよい。但し、ＧａＡｓ
等の化合物半導体は陽元素と陰元素が規則正しく交互に
並ぶことで、つまり結晶となることで始めて半導体とな
るので、アモルファスの化合物半導体は性質が結晶の化
合物半導体と著しく異なるので適さない。また、無定形
材料の層に導電性を必要としない場合にはＳｉＯ2やＳ
ｉＮX等でもよい。
【００１４】一般に、単結晶物質の上に無定形材料を化
学堆積させることは比較的簡単に実現できるが、無定形
材料の上に良質な単結晶をエピタキシャル成長させるこ
とは非常に難しい。しかし、本発明の構造では無定形材
料の上に良質な単結晶を形成しなければならない。そこ
で、直接接合法により本発明の構造を形成する。化合物
半導体と異なる材質の基板と化合物半導体の少なくとも
どちらか一方の表面に無定形材料を堆積させた後に、高
温処理により張り合わせると無定形材料の上に結晶欠陥
を発生させることなく良質な単結晶化合物半導体を形成
することができる。
学堆積させることは比較的簡単に実現できるが、無定形
材料の上に良質な単結晶をエピタキシャル成長させるこ
とは非常に難しい。しかし、本発明の構造では無定形材
料の上に良質な単結晶を形成しなければならない。そこ
で、直接接合法により本発明の構造を形成する。化合物
半導体と異なる材質の基板と化合物半導体の少なくとも
どちらか一方の表面に無定形材料を堆積させた後に、高
温処理により張り合わせると無定形材料の上に結晶欠陥
を発生させることなく良質な単結晶化合物半導体を形成
することができる。
【００１５】なお、化学処理により張り合わせる面にＯ
Ｈ基を吸着させて親水性とした後に張り合わせると、界
面のＯＨ基とＯＨ基或いは無定形材料中の水素原子とが
反応して水蒸気として離脱して行くので、化合物半導体
と異なる材質の基板或いは化合物半導体と無定形材料の
間で共有結合が形成されやすく、安定で良好なヘテロ界
面を形成しやすい。
Ｈ基を吸着させて親水性とした後に張り合わせると、界
面のＯＨ基とＯＨ基或いは無定形材料中の水素原子とが
反応して水蒸気として離脱して行くので、化合物半導体
と異なる材質の基板或いは化合物半導体と無定形材料の
間で共有結合が形成されやすく、安定で良好なヘテロ界
面を形成しやすい。
【００１６】直接接合法はエピタキシャル法に比べて高
温処理の温度が数百度低いので、熱歪の大きさを小さく
できる利点をも有している。また、従来の単結晶同士を
直接張り合わせる方法では結晶の方位を正確に合わさな
ければならなかったが、無定形材料を介して張り合わせ
る場合、無定形なので結晶の方位を正確に合わせる必要
がなくなる。さらに、張り合わせる化合物半導体に予め
パターンを形成しておき、基板との位置合わせを行うこ
とにより、基板上の希望する場所に化合物半導体層を選
択的に形成することも可能である。
温処理の温度が数百度低いので、熱歪の大きさを小さく
できる利点をも有している。また、従来の単結晶同士を
直接張り合わせる方法では結晶の方位を正確に合わさな
ければならなかったが、無定形材料を介して張り合わせ
る場合、無定形なので結晶の方位を正確に合わせる必要
がなくなる。さらに、張り合わせる化合物半導体に予め
パターンを形成しておき、基板との位置合わせを行うこ
とにより、基板上の希望する場所に化合物半導体層を選
択的に形成することも可能である。
【００１７】
〈実施例１〉本実施例では、Ｓｉ電子素子のＭＯＳ−Ｆ
ＥＴ（絶縁ゲート型電界効果トランジスタ）と化合物半
導体素子の面発光レーザダイオードを同一Ｓｉ基板上に
集積したＯＥＩＣの例を述べる。
ＥＴ（絶縁ゲート型電界効果トランジスタ）と化合物半
導体素子の面発光レーザダイオードを同一Ｓｉ基板上に
集積したＯＥＩＣの例を述べる。
【００１８】このＯＥＩＣの構造断面図を図１に示し、
その作製方法を説明する。まず、電子素子を作製する準
備として（１００）面を持つｎ型Ｓｉ基板１０に、アイ
ソレーションのためにＢを注入して高比抵抗のｐ型領域
２３を作製し、Ｐをイオン注入して、ｎ型のＭＯＳ−Ｆ
ＥＴのドレイン電極１１、ソース電極１２及び面発光レ
ーザダイオード用のｎ型コンタクト層１３を形成する。
次に、熱化学堆積法によりＳｉＯ2を堆積させ、フォト
リソグラフィによりｎ型コンタクト層１３の上部のみに
穴の開いたＳｉＯ2マスク（図示せず）を作製する。そ
して、１０ｎｍ厚のｎ型アモルファスＳｉをシランとフ
ォスフィンを原料にしてプラズマ化学堆積法により堆積
させ、ｎ型コンタクト層１３の上部のみにｎ型アモルフ
ァスＳｉ層１４を形成する。その後、ＳｉＯ2マスクを
フッ酸系溶液で取り除く。
その作製方法を説明する。まず、電子素子を作製する準
備として（１００）面を持つｎ型Ｓｉ基板１０に、アイ
ソレーションのためにＢを注入して高比抵抗のｐ型領域
２３を作製し、Ｐをイオン注入して、ｎ型のＭＯＳ−Ｆ
ＥＴのドレイン電極１１、ソース電極１２及び面発光レ
ーザダイオード用のｎ型コンタクト層１３を形成する。
次に、熱化学堆積法によりＳｉＯ2を堆積させ、フォト
リソグラフィによりｎ型コンタクト層１３の上部のみに
穴の開いたＳｉＯ2マスク（図示せず）を作製する。そ
して、１０ｎｍ厚のｎ型アモルファスＳｉをシランとフ
ォスフィンを原料にしてプラズマ化学堆積法により堆積
させ、ｎ型コンタクト層１３の上部のみにｎ型アモルフ
ァスＳｉ層１４を形成する。その後、ＳｉＯ2マスクを
フッ酸系溶液で取り除く。
【００１９】次に、面発光レーザダイオードの部分につ
いて説明する。図１において、１５はｎ型ＧａＡｓバッ
ファ層（ｎ＝１×１０19ｃｍ-3、ｄ＝０．１μｍ）、１
６はｎ型半導体多層膜ミラー（ｎ＝１×１０18ｃ
ｍ-3）、１７はｎ型ＧａＡｓクラッド層（ｎ＝１×１０
18ｃｍ-3）、１８は４層の１０ｎｍ厚のＧａ0.8Ｉｎ0.2
Ａｓ量子井戸層が３層の１０ｎｍ厚のＧａＡｓバリア層
でそれぞれ隔てられたノンドープ歪多重量子井戸活性
層、１９はｐ型ＧａＡｓクラッド層（ｐ＝１×１０18ｃ
ｍ-3）、２０はｐ型半導体多層膜ミラー（ｐ＝１×１０
19ｃｍ-3）、２１はｐ型ＧａＡｓキャップ層（ｄ＝０．
１μｍ）である。
いて説明する。図１において、１５はｎ型ＧａＡｓバッ
ファ層（ｎ＝１×１０19ｃｍ-3、ｄ＝０．１μｍ）、１
６はｎ型半導体多層膜ミラー（ｎ＝１×１０18ｃ
ｍ-3）、１７はｎ型ＧａＡｓクラッド層（ｎ＝１×１０
18ｃｍ-3）、１８は４層の１０ｎｍ厚のＧａ0.8Ｉｎ0.2
Ａｓ量子井戸層が３層の１０ｎｍ厚のＧａＡｓバリア層
でそれぞれ隔てられたノンドープ歪多重量子井戸活性
層、１９はｐ型ＧａＡｓクラッド層（ｐ＝１×１０18ｃ
ｍ-3）、２０はｐ型半導体多層膜ミラー（ｐ＝１×１０
19ｃｍ-3）、２１はｐ型ＧａＡｓキャップ層（ｄ＝０．
１μｍ）である。
【００２０】活性層のバンドギャップは１．２４ｅＶで
あり、発振波長が１μｍとなる。歪多重量子井戸活性層
１８の厚さは半導体中で凡そ１／４波長となるように７
０ｎｍとした。また、１波長共振器を実現するためミラ
ー間が１波長となるように、ｎ型及びｐ型ＧａＡｓクラ
ッド層１７、１９の厚さをいずれも半導体中で３／８波
長とした。ｎ型及びｐ型半導体多層膜ミラー１６、２０
は、いずれも半導体中で１／４波長厚さの高屈折率Ｇａ
Ａｓ層と低屈折率ＡｌＡｓ層を交互に積層して構成され
る。高反射率を得るために、この層の積層回数は２０回
とした。なお、ｐ型半導体多層膜ミラー２０は、抵抗率
を下げるためにｐ＝１×１０19ｃｍ-3と高濃度ドーピン
グを行った。
あり、発振波長が１μｍとなる。歪多重量子井戸活性層
１８の厚さは半導体中で凡そ１／４波長となるように７
０ｎｍとした。また、１波長共振器を実現するためミラ
ー間が１波長となるように、ｎ型及びｐ型ＧａＡｓクラ
ッド層１７、１９の厚さをいずれも半導体中で３／８波
長とした。ｎ型及びｐ型半導体多層膜ミラー１６、２０
は、いずれも半導体中で１／４波長厚さの高屈折率Ｇａ
Ａｓ層と低屈折率ＡｌＡｓ層を交互に積層して構成され
る。高反射率を得るために、この層の積層回数は２０回
とした。なお、ｐ型半導体多層膜ミラー２０は、抵抗率
を下げるためにｐ＝１×１０19ｃｍ-3と高濃度ドーピン
グを行った。
【００２１】この面発光レーザダイオードの部分は、別
個に（１００）ＧａＡｓ基板上にガスソース分子線エピ
タキシー装置を用いて作製した。最初にＧａＡｓ基板
（図示せず）上に、ＧａＡｓバッファ層（ｄ＝１μｍ、
図示せず）、ＧａＩｎＰエッチング層（ｄ＝１μｍ、図
示せず）を成長させた後、面発光レーザダイオードの部
分を上記説明とは逆の順序に、ｐ型ＧａＡｓキャップ層
２１からｎ型ＧａＡｓバッファ層１５まで、成長温度５
５０℃で連続成長させた。III族元素の原料には金属
を、Ｐ又はＡｓの原料にはフォスフィン又はアルシン
を、ｎ型ドーパント、ｐ型ドーパントの原料にはそれぞ
れＳｉとネオペンタン（Ｃ）を用いた。成長を終えたウ
エハを、ハロゲン系反応性イオンビームを用いて直径が
５μｍの円柱状の面発光レーザダイオード部分を残して
ＧａＩｎＰエッチング層の途中までエッチングした。
個に（１００）ＧａＡｓ基板上にガスソース分子線エピ
タキシー装置を用いて作製した。最初にＧａＡｓ基板
（図示せず）上に、ＧａＡｓバッファ層（ｄ＝１μｍ、
図示せず）、ＧａＩｎＰエッチング層（ｄ＝１μｍ、図
示せず）を成長させた後、面発光レーザダイオードの部
分を上記説明とは逆の順序に、ｐ型ＧａＡｓキャップ層
２１からｎ型ＧａＡｓバッファ層１５まで、成長温度５
５０℃で連続成長させた。III族元素の原料には金属
を、Ｐ又はＡｓの原料にはフォスフィン又はアルシン
を、ｎ型ドーパント、ｐ型ドーパントの原料にはそれぞ
れＳｉとネオペンタン（Ｃ）を用いた。成長を終えたウ
エハを、ハロゲン系反応性イオンビームを用いて直径が
５μｍの円柱状の面発光レーザダイオード部分を残して
ＧａＩｎＰエッチング層の途中までエッチングした。
【００２２】次に、上記のように加工したｎ型Ｓｉ基板
とＧａＡｓ基板を濃硫酸で処理し、表面の親水性処理を
行い、水洗、乾燥後、ｎ型アモルファスＳｉ層１４と円
柱状の面発光レーザダイオードの部分を合わせて、４５
０℃の水素雰囲気中で３０分間の熱処理を行い張り合わ
せた。その後、塩酸系溶液でＧａＩｎＰエッチング層を
選択的にエッチングし、ＧａＡｓ基板を剥離した。
とＧａＡｓ基板を濃硫酸で処理し、表面の親水性処理を
行い、水洗、乾燥後、ｎ型アモルファスＳｉ層１４と円
柱状の面発光レーザダイオードの部分を合わせて、４５
０℃の水素雰囲気中で３０分間の熱処理を行い張り合わ
せた。その後、塩酸系溶液でＧａＩｎＰエッチング層を
選択的にエッチングし、ＧａＡｓ基板を剥離した。
【００２３】次に、面発光レーザダイオードの表面の所
望の部分に保護用のＳｉＯ2酸化膜２４をＣＶＤ（化学
気相堆積）法で形成し、ｐ型ＧａＡｓキャップ層２１の
上に透明電極２２を形成した。次に、通常の方法で、素
子分離用のＳｉＯ2酸化膜を形成し、ゲート絶縁膜を形
成し、最後にゲート電極２５、配線をＡｌを用いて形成
し、ＭＯＳ−ＦＥＴ及び電気配線を作製してＯＥＩＣを
完成させた。
望の部分に保護用のＳｉＯ2酸化膜２４をＣＶＤ（化学
気相堆積）法で形成し、ｐ型ＧａＡｓキャップ層２１の
上に透明電極２２を形成した。次に、通常の方法で、素
子分離用のＳｉＯ2酸化膜を形成し、ゲート絶縁膜を形
成し、最後にゲート電極２５、配線をＡｌを用いて形成
し、ＭＯＳ−ＦＥＴ及び電気配線を作製してＯＥＩＣを
完成させた。
【００２４】作製したＯＥＩＣは、レーザダイオード駆
動用ＭＯＳ−ＦＥＴのゲート電極に電圧が印加されると
面発光レーザダイオードに電流が注入され、レーザ発振
し、Ｓｉ基板から垂直方向にレーザ光が放出された。な
お、この面発光レーザダイオードは、長寿命であり、同
じ方法で別に作成した素子の結晶欠陥密度を測定したと
ころ、１０万個／ｃｍ2以下であった。
動用ＭＯＳ−ＦＥＴのゲート電極に電圧が印加されると
面発光レーザダイオードに電流が注入され、レーザ発振
し、Ｓｉ基板から垂直方向にレーザ光が放出された。な
お、この面発光レーザダイオードは、長寿命であり、同
じ方法で別に作成した素子の結晶欠陥密度を測定したと
ころ、１０万個／ｃｍ2以下であった。
【００２５】〈実施例２〉図２に、第２の実施例のｐｉ
ｎフォトダイオードの構造断面図を示す。図２におい
て、３０は、ｐ型１．１ｅＶのバンドギャップを持つＧ
ａ0.2Ｉｎ0.8Ｐ0.6Ａｓ0.4からなるｐ型バッファ層（ｐ
＝２×１０18ｃｍ-3、ｄ＝１．０μｍ）、３１は、０．
８ｅＶのバンドギャップを持つＧａ0.5Ｉｎ0.5Ａｓ光吸
収層（ｎ＝１×１０15ｃｍ-3、ｄ＝０．５μｍ）、３２
は、ｎ型１．１ｅＶのバンドギャップを持つＧａ0.2Ｉ
ｎ0.8Ｐ0.6Ａｓ0.4からなるｎ型バッファ層（ｎ＝２×
１０18ｃｍ-3、ｄ＝１．０μｍ）である。
ｎフォトダイオードの構造断面図を示す。図２におい
て、３０は、ｐ型１．１ｅＶのバンドギャップを持つＧ
ａ0.2Ｉｎ0.8Ｐ0.6Ａｓ0.4からなるｐ型バッファ層（ｐ
＝２×１０18ｃｍ-3、ｄ＝１．０μｍ）、３１は、０．
８ｅＶのバンドギャップを持つＧａ0.5Ｉｎ0.5Ａｓ光吸
収層（ｎ＝１×１０15ｃｍ-3、ｄ＝０．５μｍ）、３２
は、ｎ型１．１ｅＶのバンドギャップを持つＧａ0.2Ｉ
ｎ0.8Ｐ0.6Ａｓ0.4からなるｎ型バッファ層（ｎ＝２×
１０18ｃｍ-3、ｄ＝１．０μｍ）である。
【００２６】上記の部分はＩｎＰ基板上にガスソース分
子線エピタキシー装置を用いて作製した。最初に（１１
１）ＩｎＰ基板（図示せず）上に、ＩｎＰバッファ層
（ｄ＝１μｍ、図示せず）を成長させた後、上記受光部
分を上記説明とは逆の順序でｎ型バッファ層３２からｐ
型バッファ層３０まで成長温度４５０℃で成長させた。
III族元素の原料には金属を、Ｐ又はＡｓの原料にはフ
ォスフィン又はアルシンを、ｎ型ドーパント、ｐ型ドー
パントの原料にはそれぞれＳｉとＢｅを用いた。次に、
上記成長層の上に、シランとジボランを原料にしてプラ
ズマ化学堆積法により、１μｍ厚のｐ型アモルファスＳ
ｉ層３３を堆積させた。なお、ｐ型アモルファスＳｉ層
３３は比抵抗を下げるために、大電力のプラズマ中で堆
積させ微結晶を含せた。
子線エピタキシー装置を用いて作製した。最初に（１１
１）ＩｎＰ基板（図示せず）上に、ＩｎＰバッファ層
（ｄ＝１μｍ、図示せず）を成長させた後、上記受光部
分を上記説明とは逆の順序でｎ型バッファ層３２からｐ
型バッファ層３０まで成長温度４５０℃で成長させた。
III族元素の原料には金属を、Ｐ又はＡｓの原料にはフ
ォスフィン又はアルシンを、ｎ型ドーパント、ｐ型ドー
パントの原料にはそれぞれＳｉとＢｅを用いた。次に、
上記成長層の上に、シランとジボランを原料にしてプラ
ズマ化学堆積法により、１μｍ厚のｐ型アモルファスＳ
ｉ層３３を堆積させた。なお、ｐ型アモルファスＳｉ層
３３は比抵抗を下げるために、大電力のプラズマ中で堆
積させ微結晶を含せた。
【００２７】次に、上記のように加工したＩｎＰ基板と
ｐ型（５１１）Ｓｉ基板３４（ｐ＝２×１０18ｃｍ-3）
を、実施例１と同様にして、濃硫酸で表面の親水性処理
を行った後、両者を合わせて、４００℃の水素雰囲気中
で３０分間の熱処理を行い張り合わせた。その後、塩酸
系溶液でＩｎＰ基板及びＩｎＰバッファ層をエッチング
し取り除いた。
ｐ型（５１１）Ｓｉ基板３４（ｐ＝２×１０18ｃｍ-3）
を、実施例１と同様にして、濃硫酸で表面の親水性処理
を行った後、両者を合わせて、４００℃の水素雰囲気中
で３０分間の熱処理を行い張り合わせた。その後、塩酸
系溶液でＩｎＰ基板及びＩｎＰバッファ層をエッチング
し取り除いた。
【００２８】上記ウエハを、ハロゲン系反応性イオンビ
ームを用いてｐｉｎフォトダイオードの部分が直径１０
μｍの円柱状になるようにエッチングして図２に示すｐ
ｉｎフォトダイオードの構造を作製した。最後に、表面
保護用にポリイミド膜３５を形成し、表面透明電極３６
及び裏面金属電極３７を形成してｐｉｎフォトダイオー
ドとした。
ームを用いてｐｉｎフォトダイオードの部分が直径１０
μｍの円柱状になるようにエッチングして図２に示すｐ
ｉｎフォトダイオードの構造を作製した。最後に、表面
保護用にポリイミド膜３５を形成し、表面透明電極３６
及び裏面金属電極３７を形成してｐｉｎフォトダイオー
ドとした。
【００２９】Ｓｉ基板上に作製されているこのｐｉｎフ
ォトダイオードは、光吸収層のバンドギャップが０．８
ｅＶなので１．５５μｍまでの光を受光できる。バンド
ギャップが１．１ｅＶ（１．１μｍ）のＳｉ製のｐｉｎ
フォトダイオードに比べて長波長領域まで受光できる利
点を有する。なお、この面発光レーザダイオードは、長
寿命であり、同じ方法で別に作成した素子の結晶欠陥密
度を測定したところ、１０万個／ｃｍ2以下であった。
ォトダイオードは、光吸収層のバンドギャップが０．８
ｅＶなので１．５５μｍまでの光を受光できる。バンド
ギャップが１．１ｅＶ（１．１μｍ）のＳｉ製のｐｉｎ
フォトダイオードに比べて長波長領域まで受光できる利
点を有する。なお、この面発光レーザダイオードは、長
寿命であり、同じ方法で別に作成した素子の結晶欠陥密
度を測定したところ、１０万個／ｃｍ2以下であった。
【００３０】以上の実施例１及び２では、単結晶Ｓｉ基
板上での化合物半導体素子の作製について示したが、基
板は必ずしも単結晶である必要はなく、硝子基板等でも
よい。また、アモルファスＳｉ基板を用いてもよく、こ
の場合は、アモルファスＳｉ層は不要で、直接アモルフ
ァスＳｉ基板と化合物半導体とを張り合わせればよい。
板上での化合物半導体素子の作製について示したが、基
板は必ずしも単結晶である必要はなく、硝子基板等でも
よい。また、アモルファスＳｉ基板を用いてもよく、こ
の場合は、アモルファスＳｉ層は不要で、直接アモルフ
ァスＳｉ基板と化合物半導体とを張り合わせればよい。
【００３１】本発明の化合物半導体素子はアモルファス
層の上に形成されている点が重要である。従って、アモ
ルファスＳｉ電子素子との集積が可能なことは言うまで
もない。硝子基板上でのアモルファスＳｉ電子素子と化
合物半導体素子との集積も適用できることは言うまでも
ない。また、化合物半導体素子の材料をIII−Ｖ族半導
体にかぎる必要はなく、II−IV族半導体等でも全く同様
の効果が有ることは言うまでもない。
層の上に形成されている点が重要である。従って、アモ
ルファスＳｉ電子素子との集積が可能なことは言うまで
もない。硝子基板上でのアモルファスＳｉ電子素子と化
合物半導体素子との集積も適用できることは言うまでも
ない。また、化合物半導体素子の材料をIII−Ｖ族半導
体にかぎる必要はなく、II−IV族半導体等でも全く同様
の効果が有ることは言うまでもない。
【００３２】
【発明の効果】本発明によれば、Ｓｉ基板等のような化
合物半導体と異なる材質の基板の上に、或はアモルファ
スＳｉの上に、結晶欠陥が改良された化合物半導体単結
晶が一体形成された化合物半導体装置を得ることができ
た。また、それによって、Ｓｉ素子とモノリシックに集
積した化合物半導体素子を有する半導体装置を得ること
ができた。また、このような化合物半導体装置を容易に
製造することができた。
合物半導体と異なる材質の基板の上に、或はアモルファ
スＳｉの上に、結晶欠陥が改良された化合物半導体単結
晶が一体形成された化合物半導体装置を得ることができ
た。また、それによって、Ｓｉ素子とモノリシックに集
積した化合物半導体素子を有する半導体装置を得ること
ができた。また、このような化合物半導体装置を容易に
製造することができた。
【図１】本発明の実施例１のＯＥＩＣの断面図。
【図２】本発明の実施例２のフォトダイオードの断面
図。
図。
１０…ｎ型Ｓｉ基板 １１…ドレイン電極 １２…ソース電極 １３…ｎ型コンタクト層 １４…ｎ型アモルファスＳｉ層 １５…ｎ型ＧａＡｓバッファ層 １６…ｎ型半導体多層膜ミラー １７…ｎ型ＧａＡｓクラッド層 １８…歪多重量子井戸活性層 １９…ｐ型ＧａＡｓクラッド層 ２０…ｐ型半導体多層膜ミラー ２１…ｐ型ＧａＡｓキャップ層 ２２…透明電極 ２３…ｐ型領域 ２４…ＳｉＯ2酸化膜 ２５…ゲート電極 ３０…ｐ型バッファ層 ３１…Ｇａ0.5Ｉｎ0.5Ａｓ光吸収層 ３２…ｎ型バッファ層 ３３…ｐ型アモルファスＳｉ層 ３４…ｐ型Ｓｉ基板 ３５…ポリイミド膜 ３６…透明電極 ３７…金属電極
Claims (15)
- 【請求項１】化合物半導体と異なる材質の基板と、該基
板上に配置された化合物半導体と、両者の間に設けられ
た化合物半導体と異なる材質の無定形材料とからなり、
上記化合物半導体に化合物半導体素子が設けられたこと
を特徴とする化合物半導体装置。 - 【請求項２】請求項１記載の化合物半導体装置におい
て、上記無定形材料は、少なくともIV族元素を含む無定
形材料であることを特徴とする化合物半導体装置。 - 【請求項３】請求項２記載の化合物半導体装置におい
て、上記無定形材料は、アモルファスＳｉであることを
特徴とする化合物半導体装置。 - 【請求項４】請求項１から３のいずれか一に記載の化合
物半導体装置において、上記基板は、単結晶Ｓｉである
ことを特徴とする化合物半導体装置。 - 【請求項５】無定形材料からなる基板と、該基板上に配
置された化合物半導体と、化合物半導体に設けられた化
合物半導体素子とからなることを特徴とする化合物半導
体装置。 - 【請求項６】請求項１から５のいずれか一に記載の化合
物半導体装置において、上記化合物半導体は、結晶欠陥
密度が１０万個／ｃｍ2以下であることを特徴とする化
合物半導体装置。 - 【請求項７】請求項１から６のいずれか一に記載の化合
物半導体装置において、上記化合物半導体素子は、発光
ダイオードであることを特徴とする化合物半導体装置。 - 【請求項８】請求項７記載の化合物半導体装置におい
て、上記発光ダイオードは、レーザダイオードであるこ
とを特徴とする化合物半導体装置。 - 【請求項９】請求項１から６のいずれか一に記載の化合
物半導体装置において、上記化合物半導体素子は、フォ
トダイオードであることを特徴とする化合物半導体装
置。 - 【請求項１０】請求項１から９のいずれか一に記載の化
合物半導体装置と、上記基板に設けられた半導体素子と
からなることを特徴とする半導体装置。 - 【請求項１１】請求項１０記載の半導体装置において、
上記半導体素子は、電子素子であることを特徴とする半
導体装置。 - 【請求項１２】化合物半導体と異なる材質の基板と化合
物半導体とを準備する第１の工程、少なくともその一方
の所望の部分に、化合物半導体と異なる材質の無定形材
料の層を設ける第２の工程及び基板と化合物半導体とを
無定形材料の層を間にして張り合わせる第３の工程を有
することを特徴とする化合物半導体装置の製造方法。 - 【請求項１３】請求項１２記載の化合物半導体装置の製
造方法において、上記第１の工程は、化合物半導体素子
の少なくとも一部が形成された化合物半導体を準備する
ことを特徴とする化合物半導体装置の製造方法。 - 【請求項１４】無定形材料からなる基板と化合物半導体
とを準備する第１の工程及び基板と化合物半導体とを張
り合わせる第２の工程を有することを特徴とする化合物
半導体装置の製造方法。 - 【請求項１５】請求項１４記載の化合物半導体装置の製
造方法において、上記第１の工程は、化合物半導体素子
の少なくとも一部が形成された化合物半導体を準備する
ことを特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073437A JPH07283488A (ja) | 1994-04-12 | 1994-04-12 | 化合物半導体装置、その製造方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073437A JPH07283488A (ja) | 1994-04-12 | 1994-04-12 | 化合物半導体装置、その製造方法及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07283488A true JPH07283488A (ja) | 1995-10-27 |
Family
ID=13518228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073437A Pending JPH07283488A (ja) | 1994-04-12 | 1994-04-12 | 化合物半導体装置、その製造方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07283488A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229250A (ja) * | 1997-02-14 | 1998-08-25 | Fuji Xerox Co Ltd | 半導体装置 |
| JP2005129798A (ja) * | 2003-10-24 | 2005-05-19 | Seiko Epson Corp | 薄膜デバイス及び電子機器 |
| WO2021125054A1 (ja) * | 2019-12-20 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 発光デバイスおよび発光デバイスの製造方法 |
-
1994
- 1994-04-12 JP JP6073437A patent/JPH07283488A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229250A (ja) * | 1997-02-14 | 1998-08-25 | Fuji Xerox Co Ltd | 半導体装置 |
| JP2005129798A (ja) * | 2003-10-24 | 2005-05-19 | Seiko Epson Corp | 薄膜デバイス及び電子機器 |
| WO2021125054A1 (ja) * | 2019-12-20 | 2021-06-24 | ソニーセミコンダクタソリューションズ株式会社 | 発光デバイスおよび発光デバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5937274A (en) | Fabrication method for AlGaIn NPAsSb based devices | |
| EP0553856B1 (en) | Method of preparing a semiconductor substrate | |
| US4928154A (en) | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers | |
| US8410523B2 (en) | Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-SB alloys | |
| US6372981B1 (en) | Semiconductor substrate, solar cell using same, and fabrication methods thereof | |
| JPH06334168A (ja) | 半導体素子 | |
| CN111564756B (zh) | 一种硅基无磷激光器及其制备方法 | |
| TW201331990A (zh) | 混合光電元件 | |
| CN111987585B (zh) | 一种硅波导输出激光器 | |
| JP3406376B2 (ja) | 化合物半導体装置の製造方法 | |
| JP3474917B2 (ja) | 半導体装置の製造方法 | |
| JPH07283488A (ja) | 化合物半導体装置、その製造方法及び半導体装置 | |
| JP3288741B2 (ja) | 半導体受光素子の製造方法 | |
| JPH021386B2 (ja) | ||
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JP2833924B2 (ja) | 結晶太陽電池およびその製造方法 | |
| WO2020237423A1 (zh) | 硅波导输出激光器 | |
| Mauk et al. | New concepts for III-V antimonide thermophotovoltaics | |
| JP3685838B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2002289909A (ja) | 半導体受光素子 | |
| JPH0658892B2 (ja) | 半導体ウエハ | |
| JP2004259857A (ja) | 半導体装置および半導体装置の製造方法、ならびに半導体装置を用いた応用システム | |
| CN117577730A (zh) | 一种基于SOI平台的InAs波导探测系统及其制备方法 | |
| JPH053332A (ja) | タンデムヘテロ光電変換素子およびその製造方法 | |
| CA1322040C (en) | Epitaxial gallium arsenide semiconductor wafer and method of producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031014 |