JP3288741B2 - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JP3288741B2 JP3288741B2 JP02295492A JP2295492A JP3288741B2 JP 3288741 B2 JP3288741 B2 JP 3288741B2 JP 02295492 A JP02295492 A JP 02295492A JP 2295492 A JP2295492 A JP 2295492A JP 3288741 B2 JP3288741 B2 JP 3288741B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- light receiving
- layer
- inp
- receiving layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000000034 method Methods 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 36
- 239000000203 mixture Substances 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 2
- 229910052738 indium Inorganic materials 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 22
- 238000009826 distribution Methods 0.000 description 16
- 238000012545 processing Methods 0.000 description 11
- 239000010408 film Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 238000001947 vapour-phase growth Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/12—Substrate holders or susceptors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Metallurgy (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体受光素子の製造
方法に関し、特に、０.９μｍ以上（一般には１.２５〜
１.６０μｍ程度）の波長で使用され、光通信システム
あるいは計測用等に好適に適用される半導体受光素子の
製造に適するＩｎＰ基板上に気相成長法により成長した
化合物半導体薄膜中にＰＩＮ構造を形成するものにおい
て、歩留まり及び出来高の向上を図るものである。
方法に関し、特に、０.９μｍ以上（一般には１.２５〜
１.６０μｍ程度）の波長で使用され、光通信システム
あるいは計測用等に好適に適用される半導体受光素子の
製造に適するＩｎＰ基板上に気相成長法により成長した
化合物半導体薄膜中にＰＩＮ構造を形成するものにおい
て、歩留まり及び出来高の向上を図るものである。
【０００２】
【従来の技術】一般に、上記のような半導体受光素子を
製造する場合には、まず、ＩｎＰ基板上にＩｎＧａＡｓ
混晶を気相成長法により成長させて受光層とし、このキ
ャリア密度の低いＮ型の受光層中にＰ型不純物を導入す
ることにより空乏化した部分を形成する。この空乏化し
た部分は半導体受光素子に入射する光信号が電気信号に
変換される部分であり、通常、Ｐ型不純物であるＺｎ、
Ｃｄ、Ｂｅ、Ｍｇ等を熱拡散法により上記受光層のエピ
タキシャル結晶中に導入することにより形成する。更
に、入射光の反射防止膜、信号取り出し電極等を素子表
面上に形成する。
製造する場合には、まず、ＩｎＰ基板上にＩｎＧａＡｓ
混晶を気相成長法により成長させて受光層とし、このキ
ャリア密度の低いＮ型の受光層中にＰ型不純物を導入す
ることにより空乏化した部分を形成する。この空乏化し
た部分は半導体受光素子に入射する光信号が電気信号に
変換される部分であり、通常、Ｐ型不純物であるＺｎ、
Ｃｄ、Ｂｅ、Ｍｇ等を熱拡散法により上記受光層のエピ
タキシャル結晶中に導入することにより形成する。更
に、入射光の反射防止膜、信号取り出し電極等を素子表
面上に形成する。
【０００３】従来、上記気相成長法によりエピタキシャ
ル層を形成する場合、ウエハ加工上の制約等から一般に
基板のサイズは、１インチ角程度でありエピタキシャル
層の組成分布がウエハ形状に影響を与えることがなかっ
た。そのため、従来は、組成分布が均一であること、即
ち、エピタキシャル層の組成が基板の結晶に対して格子
整合していることが良質な半導体受光素子を製造するの
に必要な条件であるとされていた。
ル層を形成する場合、ウエハ加工上の制約等から一般に
基板のサイズは、１インチ角程度でありエピタキシャル
層の組成分布がウエハ形状に影響を与えることがなかっ
た。そのため、従来は、組成分布が均一であること、即
ち、エピタキシャル層の組成が基板の結晶に対して格子
整合していることが良質な半導体受光素子を製造するの
に必要な条件であるとされていた。
【０００４】
【発明が解決しようとする課題】しかしながら、一つの
ウエハ当たりの出来高を向上するために、例えば直径２
インチ程度の比較的大きなサイズの基板上に、上記気相
成長法によりエピタキシャル層を形成すると、このエピ
タキシャルウエハ層の組成分布がウエハ形状に影響を与
え、凹凸が生じることになる。このようなウエハ形状の
凹凸は、加工途中に応力集中を生じさせ、結晶欠陥の原
因となり暗電流を増大させることになる。
ウエハ当たりの出来高を向上するために、例えば直径２
インチ程度の比較的大きなサイズの基板上に、上記気相
成長法によりエピタキシャル層を形成すると、このエピ
タキシャルウエハ層の組成分布がウエハ形状に影響を与
え、凹凸が生じることになる。このようなウエハ形状の
凹凸は、加工途中に応力集中を生じさせ、結晶欠陥の原
因となり暗電流を増大させることになる。
【０００５】一方、上記半導体受光素子の製造方法で
は、エピタキシャル層の成長工程、Ｐ型不純物の熱拡散
工程、絶縁皮膜の形成工程等における温度は、室温より
も高く、エピタキシャル層の結晶には種々の熱応力が作
用し、これも結晶欠陥の発生、結晶の破壊の原因とな
る。
は、エピタキシャル層の成長工程、Ｐ型不純物の熱拡散
工程、絶縁皮膜の形成工程等における温度は、室温より
も高く、エピタキシャル層の結晶には種々の熱応力が作
用し、これも結晶欠陥の発生、結晶の破壊の原因とな
る。
【０００６】例えば、ＩｎＰからなる基板上にＩｎＧａ
Ａｓからなる受光層を形成する場合、後者の熱膨張係数
が前者の熱膨張係数よりも大きいため、エピタキシャル
層の成長温度で格子整合している場合には、室温におい
て、エピタキシャル層の結晶に引っ張り応力が作用する
一方、室温において格子整合している場合には、エピタ
キシャル層の結晶に成長温度において圧縮応力が作用す
る。
Ａｓからなる受光層を形成する場合、後者の熱膨張係数
が前者の熱膨張係数よりも大きいため、エピタキシャル
層の成長温度で格子整合している場合には、室温におい
て、エピタキシャル層の結晶に引っ張り応力が作用する
一方、室温において格子整合している場合には、エピタ
キシャル層の結晶に成長温度において圧縮応力が作用す
る。
【０００７】特に、上記熱拡散工程では、熱応力のみで
なく、不純物をエピタキシャル層の結晶格子中に拡散さ
せるため、結晶に欠陥を誘発する可能性が高く、従っ
て、熱拡散工程により、暗電流が増大する可能性が高
い。
なく、不純物をエピタキシャル層の結晶格子中に拡散さ
せるため、結晶に欠陥を誘発する可能性が高く、従っ
て、熱拡散工程により、暗電流が増大する可能性が高
い。
【０００８】また、上記熱応力はエピタキシャル層の厚
さにも、影響を受け、エピタキシャル層の厚さが大きい
程熱応力も大きいが、エピタキシャル層中の受光層の厚
さは、受光素子の感度とも関係し、感度の点からは受光
層の厚さは厚いほうが好ましい。
さにも、影響を受け、エピタキシャル層の厚さが大きい
程熱応力も大きいが、エピタキシャル層中の受光層の厚
さは、受光素子の感度とも関係し、感度の点からは受光
層の厚さは厚いほうが好ましい。
【０００９】本発明は、上記のような従来の半導体受光
素子の製造方法における問題を解決するためになされた
ものであって、エピタキシャル層の組成分布がウエハ形
状に影響を与える場合において、エピタキシャル成長時
に発生する結晶欠陥のみならず、デバイス加工時の熱応
力等により結成する格子欠陥の影響をも考慮することに
より、所望の感度を維持しつつ暗電流を低減して歩留ま
りを向上し、よって、直径２インチ以上の基板を使用可
能として出来高を向上することを目的としてなされもの
である。
素子の製造方法における問題を解決するためになされた
ものであって、エピタキシャル層の組成分布がウエハ形
状に影響を与える場合において、エピタキシャル成長時
に発生する結晶欠陥のみならず、デバイス加工時の熱応
力等により結成する格子欠陥の影響をも考慮することに
より、所望の感度を維持しつつ暗電流を低減して歩留ま
りを向上し、よって、直径２インチ以上の基板を使用可
能として出来高を向上することを目的としてなされもの
である。
【００１０】
【課題を解決するための手段】従って、本発明は、ｎ−
ＩｎＰ基板の表面に一方側から、少なくともＩｎガス、
Ｇａガス及びＡｓガスを供給し、ｎ−ＩｎＰ基板上に少
なくともＩｎ、Ｇａ、Ａｓを組成とし、かつ、厚さが
２.０μｍ以上６.０μｍ以下である受光層を備えたエピ
タキシャル層を形成する工程と、上記ｎ−ＩｎＰ基板の
うち、上記ガス供給側から下流側に向けて単調に変化す
る受光層のＩｎＰに対する格子不整合度として、式 △ａ/ａ＝[{(受光層の格子定数)−(ＩｎＰの格子定数)}/(ＩｎＰの格子定数)] ×１００（％） で定義される値が、−０.２０％以上０％以下である領
域を切り出す工程と、上記切り出した領域の受光層にＰ
型不純物を熱拡散させてＰ型層を浮島状に形成する工程
と、上記Ｐ型層を形成後の基板を個々の半導体素子に分
離する工程とを備えることを特徴とする半導体受光素子
の製造方法を提供するものである。
ＩｎＰ基板の表面に一方側から、少なくともＩｎガス、
Ｇａガス及びＡｓガスを供給し、ｎ−ＩｎＰ基板上に少
なくともＩｎ、Ｇａ、Ａｓを組成とし、かつ、厚さが
２.０μｍ以上６.０μｍ以下である受光層を備えたエピ
タキシャル層を形成する工程と、上記ｎ−ＩｎＰ基板の
うち、上記ガス供給側から下流側に向けて単調に変化す
る受光層のＩｎＰに対する格子不整合度として、式 △ａ/ａ＝[{(受光層の格子定数)−(ＩｎＰの格子定数)}/(ＩｎＰの格子定数)] ×１００（％） で定義される値が、−０.２０％以上０％以下である領
域を切り出す工程と、上記切り出した領域の受光層にＰ
型不純物を熱拡散させてＰ型層を浮島状に形成する工程
と、上記Ｐ型層を形成後の基板を個々の半導体素子に分
離する工程とを備えることを特徴とする半導体受光素子
の製造方法を提供するものである。
【００１１】具体的には、上記エピタキシャル層はｎ−
ＩｎＰ基板上にｎ型ＩｎＰ層、受光層、ＩｎＰ層を基板
側から順次設けることが好ましい。
ＩｎＰ基板上にｎ型ＩｎＰ層、受光層、ＩｎＰ層を基板
側から順次設けることが好ましい。
【００１２】また、上記受光層は例えばＩｎxＧａ1-xＡ
ｓ（０≦ｘ≦１）であって、その組成を０.５０≦ｘ≦
０.５３とすることが好ましい。
ｓ（０≦ｘ≦１）であって、その組成を０.５０≦ｘ≦
０.５３とすることが好ましい。
【００１３】あるいは、上記ｎ−ＩｎＰ基板に対して、
Ｉｎガス、Ｇａガス、Ａｓガス及びＰガスを供給し、上
記受光層をＩｎxＧａ1-xＡｓYＰ1-Y（０≦ｘ≦１,０≦
Ｙ≦１）としてもよい。
Ｉｎガス、Ｇａガス、Ａｓガス及びＰガスを供給し、上
記受光層をＩｎxＧａ1-xＡｓYＰ1-Y（０≦ｘ≦１,０≦
Ｙ≦１）としてもよい。
【００１４】上記エピタキシャル層を形成する工程は、
気相成長法によるものであり、上記Ｉｎガス、Ｇａガ
ス、Ａｓガス及びＰガスの原料を、それらの塩化物ガス
及び塩化物を分解したガスとすることが好ましい。
気相成長法によるものであり、上記Ｉｎガス、Ｇａガ
ス、Ａｓガス及びＰガスの原料を、それらの塩化物ガス
及び塩化物を分解したガスとすることが好ましい。
【００１５】
【００１６】更に、Ｐ型不純物としては、Ｚｎ、Ｂｅ、
ＭｇあるいはＣｄ等を選択することができる。
ＭｇあるいはＣｄ等を選択することができる。
【００１７】
【作用】本発明に係る半導体受光素子の製造方法では、
上記のようにウエハ面内で分布を有する受光層のＩｎＰ
に対する格子不整合度△ａ／ａが−０.２％以上０％以
下の領域のみを個々の受光素子として分離しているた
め、製造した素子の暗電流を１.０ｎＡに押さえられ
る。また、受光層の厚さを２.０μｍ以上６.０μｍ以下
に設定しているため、所定の感度が得られ、かつ、ミス
フィット転位等の結晶欠陥も発生しない。
上記のようにウエハ面内で分布を有する受光層のＩｎＰ
に対する格子不整合度△ａ／ａが−０.２％以上０％以
下の領域のみを個々の受光素子として分離しているた
め、製造した素子の暗電流を１.０ｎＡに押さえられ
る。また、受光層の厚さを２.０μｍ以上６.０μｍ以下
に設定しているため、所定の感度が得られ、かつ、ミス
フィット転位等の結晶欠陥も発生しない。
【００１８】上記格子不整合度△ａ／ａは受光層の組成
と線形的な関係にあり、例えば、受光層としてＩｎxＧ
ａ1-xＡｓを採用した場合には、△ａ／ａが−０.２％以
上０％以下の範囲は、上記組成では、０.５０≦ｘ≦０.
５３に対応する。
と線形的な関係にあり、例えば、受光層としてＩｎxＧ
ａ1-xＡｓを採用した場合には、△ａ／ａが−０.２％以
上０％以下の範囲は、上記組成では、０.５０≦ｘ≦０.
５３に対応する。
【００１９】エピタキシャル層を気相成長法により形成
する場合に、Ｉｎガス、Ｇａガス等の原材料をそれらの
塩化物とする塩化物法を採用した場合には、安定して高
純度の結晶が成長する。
する場合に、Ｉｎガス、Ｇａガス等の原材料をそれらの
塩化物とする塩化物法を採用した場合には、安定して高
純度の結晶が成長する。
【００２０】
【００２１】
【実施例】次に、図面に示す実施例に基づき本発明につ
いて詳細に説明する。図１に概略的に示す本発明に係る
半導体受光素子の製造方法により製造方法により製造し
たＰＩＮ型フォトダイオードは、図２に示すように、ｎ
側電極１と接続する厚さ３５０μｍのｎ−ＩｎＰ基板２
上に気相成長法により形成したエピタキシャル層１０、
即ち、厚さ２μｍのＩｎＰ緩衝層３、厚さ４μｍのＩｎ
ＧａＡｓからなる受光層４及び厚さ２μｍのＩｎＰ窓層
５を備え、上記受光層４に熱拡散法によりＰ型不純物と
してＺｎを拡散して浮島状に形成したＰ型層６を備えて
いる。また、Ｐ型層６には、反射防止膜７を備えると共
に、ＩｎＰ窓層５には、絶縁皮膜８及びｐ側電極９を備
えている。
いて詳細に説明する。図１に概略的に示す本発明に係る
半導体受光素子の製造方法により製造方法により製造し
たＰＩＮ型フォトダイオードは、図２に示すように、ｎ
側電極１と接続する厚さ３５０μｍのｎ−ＩｎＰ基板２
上に気相成長法により形成したエピタキシャル層１０、
即ち、厚さ２μｍのＩｎＰ緩衝層３、厚さ４μｍのＩｎ
ＧａＡｓからなる受光層４及び厚さ２μｍのＩｎＰ窓層
５を備え、上記受光層４に熱拡散法によりＰ型不純物と
してＺｎを拡散して浮島状に形成したＰ型層６を備えて
いる。また、Ｐ型層６には、反射防止膜７を備えると共
に、ＩｎＰ窓層５には、絶縁皮膜８及びｐ側電極９を備
えている。
【００２２】上記気相成長法によるｎ−ＩｎＰ基板２上
へのＩｎＰ緩衝層３、受光層４、ＩｎＰ窓層５の形成
は、下記のようにして行う（工程）。図３に概略的に
示すように、直径２インチのｎ−ＩｎＰ基板２を加熱手
段１５により６８０℃に保持した石英容器１６内に水平
に保持し、公知の方法により石英容器１６の一方側（以
下、上流側と称する。）から他方側（下流側と称す
る。）に向けて、上記ｎ−ＩｎＰ基板２の一方側の面に
対して平行に、Ｉｎガス、Ｇａガス、Ｐガス、Ａｓガス
を順次供給し、ｎ−ＩｎＰ基板２上にＩｎＰ緩衝層３、
ＩｎＧａＡｓからなる受光層４及びＩｎＰ窓層５を順次
エピタキシャル成長させる。本実施例では、安定して高
純度結晶を得るため塩化物法を採用して、上記Ｉｎガ
ス、Ｇａガス、Ｐガス及びＡｓガスの原料をそれらの塩
化物ガス及び塩化物を分解したガスとしている。
へのＩｎＰ緩衝層３、受光層４、ＩｎＰ窓層５の形成
は、下記のようにして行う（工程）。図３に概略的に
示すように、直径２インチのｎ−ＩｎＰ基板２を加熱手
段１５により６８０℃に保持した石英容器１６内に水平
に保持し、公知の方法により石英容器１６の一方側（以
下、上流側と称する。）から他方側（下流側と称す
る。）に向けて、上記ｎ−ＩｎＰ基板２の一方側の面に
対して平行に、Ｉｎガス、Ｇａガス、Ｐガス、Ａｓガス
を順次供給し、ｎ−ＩｎＰ基板２上にＩｎＰ緩衝層３、
ＩｎＧａＡｓからなる受光層４及びＩｎＰ窓層５を順次
エピタキシャル成長させる。本実施例では、安定して高
純度結晶を得るため塩化物法を採用して、上記Ｉｎガ
ス、Ｇａガス、Ｐガス及びＡｓガスの原料をそれらの塩
化物ガス及び塩化物を分解したガスとしている。
【００２３】上記のようにｎ−ＩｎＰ基板２上に形成し
たエピタキシャル層１０では図４に示すように、受光層
４のＩｎＰに対する格子不整合度（以下、単に格子不整
合度△ａ／ａと略称する。）が、ガス供給側から下流側
に向けて単調増加する分布を有する。
たエピタキシャル層１０では図４に示すように、受光層
４のＩｎＰに対する格子不整合度（以下、単に格子不整
合度△ａ／ａと略称する。）が、ガス供給側から下流側
に向けて単調増加する分布を有する。
【００２４】ここで、受光層のＩｎＰに対する格子不整
合度△ａ／ａは下記の式により定義される。 △ａ/ａ＝〔{(受光層の格子定数)−(ＩｎＰの格子定
数)}/(ＩｎＰの格子定数)〕×１００（％）
合度△ａ／ａは下記の式により定義される。 △ａ/ａ＝〔{(受光層の格子定数)−(ＩｎＰの格子定
数)}/(ＩｎＰの格子定数)〕×１００（％）
【００２５】ここで、上記の格子不整合度△ａ／ａは、
図５に示すように受光層４を構成するＩｎＧａＡｓの組
成、即ち、ＩｎxＧａ1-xＡｓで表されるｘと線形的関係
を有し、従って、ＩｎＧａＡｓの組成も上記格子不整合
度△ａ／ａと同様にガス供給側から下流側に向けて単調
増加する面内分布を有する。
図５に示すように受光層４を構成するＩｎＧａＡｓの組
成、即ち、ＩｎxＧａ1-xＡｓで表されるｘと線形的関係
を有し、従って、ＩｎＧａＡｓの組成も上記格子不整合
度△ａ／ａと同様にガス供給側から下流側に向けて単調
増加する面内分布を有する。
【００２６】本実施例では、上記のようにＩｎＧａＡｓ
の組成、即ち、格子不整合度△ａ／ａのウエハ面内で分
布を有するため、図６に示すように、エピタキシャル層
１０の成長側表面に「反り」が生じ、凹状の部分と凸状
の部分が存在する。
の組成、即ち、格子不整合度△ａ／ａのウエハ面内で分
布を有するため、図６に示すように、エピタキシャル層
１０の成長側表面に「反り」が生じ、凹状の部分と凸状
の部分が存在する。
【００２７】ここで上記図４と図６を比較すると、受光
層４の格子不整合度△ａ／ａが正の部分では、上記エピ
タキシャル層１０の成長側表面が凸となっているのに対
して、格子不整合度△ａ／ａが負の部分では、エピタキ
シャル層１０の成長側表面が凹となっている。このよう
に、格子不整合度△ａ／ａとエピタキシャル層１０の成
長側の凹凸が関連性を有するのは、受光層４を構成する
ＩｎＧａＡｓの熱膨張係数とＩｎＰのそれとが異なるこ
と、ＩｎＰ基板の厚さに対して受光層の厚さが薄いこと
による。
層４の格子不整合度△ａ／ａが正の部分では、上記エピ
タキシャル層１０の成長側表面が凸となっているのに対
して、格子不整合度△ａ／ａが負の部分では、エピタキ
シャル層１０の成長側表面が凹となっている。このよう
に、格子不整合度△ａ／ａとエピタキシャル層１０の成
長側の凹凸が関連性を有するのは、受光層４を構成する
ＩｎＧａＡｓの熱膨張係数とＩｎＰのそれとが異なるこ
と、ＩｎＰ基板の厚さに対して受光層の厚さが薄いこと
による。
【００２８】本実施例では、上記のように、受光層４を
構成するＩｎＧａＡｓのＩｎＰに対する格子不整合度△
ａ／ａが分布を有する１枚のウエハにおいて、この格子
不整合度△ａ／ａが−０.２０％以上０％以下の領域
（図４中一点鎖線Ａで示す領域）のみについて以下のデ
バスイス加工の工程を行い、格子不整合度△ａ／ａが−
０.２０％に満たない領域及び０％を越える領域は、へ
きかい方向に割り出して、ウエハから除去する。
構成するＩｎＧａＡｓのＩｎＰに対する格子不整合度△
ａ／ａが分布を有する１枚のウエハにおいて、この格子
不整合度△ａ／ａが−０.２０％以上０％以下の領域
（図４中一点鎖線Ａで示す領域）のみについて以下のデ
バスイス加工の工程を行い、格子不整合度△ａ／ａが−
０.２０％に満たない領域及び０％を越える領域は、へ
きかい方向に割り出して、ウエハから除去する。
【００２９】ここで、上記のようにデバイス加工を行う
範囲を格子不整合度△ａ／ａの上限を０％と設定してい
るのは、上記したように格子不整合度△ａ／ａが正の部
分では、エピタキシャル層１０の成長側の表面が凸状で
あり、デバイス加工上、下記のような不都合が生じるか
らである。
範囲を格子不整合度△ａ／ａの上限を０％と設定してい
るのは、上記したように格子不整合度△ａ／ａが正の部
分では、エピタキシャル層１０の成長側の表面が凸状で
あり、デバイス加工上、下記のような不都合が生じるか
らである。
【００３０】即ち、熱拡散工程、電極形成工程等の工程
では、後述するように、デバイス・パターンを写真転写
工程で形成するが、この際エピタキシャル層１０の表面
が凸状であると、露光時間、焦点が場所によって異な
り、焦点の合う場所が少なく精度をもった加工を施せる
部分が少なくなる。更に、上記凸状の部分を平面状態に
するために、上記写真転写工程において硬質ガラス製の
マスク等をエピタキシャル層１０表面に押圧すると、凸
部の頂上部分の一点に応力が集中し、エピタキシャル層
の結晶に悪影響を与えることになり、特に、化合物半導
体結晶は脆ろいため、割れが発生する原因となる不都合
がある。従って、格子不整合度△ａ／ａが０％を超過す
る部分では、デバイス加工の段階で実際上歩留まりが悪
くなるため、本実施例ではこの部分を切除することとし
ている。
では、後述するように、デバイス・パターンを写真転写
工程で形成するが、この際エピタキシャル層１０の表面
が凸状であると、露光時間、焦点が場所によって異な
り、焦点の合う場所が少なく精度をもった加工を施せる
部分が少なくなる。更に、上記凸状の部分を平面状態に
するために、上記写真転写工程において硬質ガラス製の
マスク等をエピタキシャル層１０表面に押圧すると、凸
部の頂上部分の一点に応力が集中し、エピタキシャル層
の結晶に悪影響を与えることになり、特に、化合物半導
体結晶は脆ろいため、割れが発生する原因となる不都合
がある。従って、格子不整合度△ａ／ａが０％を超過す
る部分では、デバイス加工の段階で実際上歩留まりが悪
くなるため、本実施例ではこの部分を切除することとし
ている。
【００３１】これに対してエピタキシャル層１０の成長
側表面が凹状の部分は、上記凸状の部分と比較して反り
の程度が小さいため、写真転写工程でデバイスパターン
を形成する際に焦点の合う部分が大きい。また、硬質ガ
ラス等の押圧による外力に対しても応力の集中が生じる
ことがなく、分散して応力が作用するためエピタキシャ
ル層１０の結晶に対する悪影響与えることがない。
側表面が凹状の部分は、上記凸状の部分と比較して反り
の程度が小さいため、写真転写工程でデバイスパターン
を形成する際に焦点の合う部分が大きい。また、硬質ガ
ラス等の押圧による外力に対しても応力の集中が生じる
ことがなく、分散して応力が作用するためエピタキシャ
ル層１０の結晶に対する悪影響与えることがない。
【００３２】一方、上記格子不整合度△ａ／ａの下限を
−０.２０％に設定するのは、後述するように、完成し
た半導体受光素子の暗電流が、上記−０.２０％を下回
る部分では、１.０ｎＡを超過し、実用に耐えない程ノ
イズが大きいからである。
−０.２０％に設定するのは、後述するように、完成し
た半導体受光素子の暗電流が、上記−０.２０％を下回
る部分では、１.０ｎＡを超過し、実用に耐えない程ノ
イズが大きいからである。
【００３３】次に、上記のように反りが凸である部分を
削除したウエハにデバイス加工を行う。まず、２００℃
から３００℃程度に設定した容器内に保持し、エピタキ
シャル層１０の成長側表面にＳｉＯ2等からなる絶縁皮
膜８を形成する（工程）。この工程におけるプロセ
ス温度は２００〜３００℃である。
削除したウエハにデバイス加工を行う。まず、２００℃
から３００℃程度に設定した容器内に保持し、エピタキ
シャル層１０の成長側表面にＳｉＯ2等からなる絶縁皮
膜８を形成する（工程）。この工程におけるプロセ
ス温度は２００〜３００℃である。
【００３４】次に、工程において、パターン形成を行
う。具体的には、図７に示すように、上記絶縁皮膜９上
にレジスト１８を塗布した後、このレジスト１８上に形
成するパターンに対応するマスク１９を配置する。
う。具体的には、図７に示すように、上記絶縁皮膜９上
にレジスト１８を塗布した後、このレジスト１８上に形
成するパターンに対応するマスク１９を配置する。
【００３５】続いて、光源２０から光線により、マスク
パターンをレジスト１８に焼き付ける。このとき、上記
したように、既に、エピタキシャル層１０の表面が凸状
の部分を切除しているため、焦点を確実に合わせること
ができる。また、この工程において、マスク１９をレジ
スト１８の表面に密着させるため、硬質ガラス等の透明
部材（図示せず）をマスク１９に押圧するいわゆるハー
ドコンタクト法を採用した場合にも、凹状の部分のみを
残留させているため、上記透明部材を押圧することによ
る応力は分散して作用し、エピタキシャル層１０の結晶
に悪影響を及ぼすことはない。
パターンをレジスト１８に焼き付ける。このとき、上記
したように、既に、エピタキシャル層１０の表面が凸状
の部分を切除しているため、焦点を確実に合わせること
ができる。また、この工程において、マスク１９をレジ
スト１８の表面に密着させるため、硬質ガラス等の透明
部材（図示せず）をマスク１９に押圧するいわゆるハー
ドコンタクト法を採用した場合にも、凹状の部分のみを
残留させているため、上記透明部材を押圧することによ
る応力は分散して作用し、エピタキシャル層１０の結晶
に悪影響を及ぼすことはない。
【００３６】上記のように露光、焼き付け後、現像を行
いさらに、エッチングを行って、絶縁皮膜９に、受光領
域、即ちＰ型層６に対応する穴をあける。本実施例で
は、受光領域の大きさは直径１００μｍに設定してい
る。
いさらに、エッチングを行って、絶縁皮膜９に、受光領
域、即ちＰ型層６に対応する穴をあける。本実施例で
は、受光領域の大きさは直径１００μｍに設定してい
る。
【００３７】次に、熱拡散法により上記受光層４にＰ型
不純物を拡散し、Ｐ型層６及び空乏化した部分を形成す
る（工程）。本実施例では、Ｐ型不純物としてＺｎを
使用するが、Ｂｅ、Ｍｇ、Ｃｄ等を用いてもよい。上記
熱拡散工程は、公知のように封管中でおこない。そのプ
ロセス温度は５００〜６００℃程度である。
不純物を拡散し、Ｐ型層６及び空乏化した部分を形成す
る（工程）。本実施例では、Ｐ型不純物としてＺｎを
使用するが、Ｂｅ、Ｍｇ、Ｃｄ等を用いてもよい。上記
熱拡散工程は、公知のように封管中でおこない。そのプ
ロセス温度は５００〜６００℃程度である。
【００３８】更に、上記工程と同様にしてパターン形
成により、反射防止膜７及び電極９を形成し、その後、
ウエハを５００μｍ角に切断し、個々の半導体受光素子
に分離する（工程）。
成により、反射防止膜７及び電極９を形成し、その後、
ウエハを５００μｍ角に切断し、個々の半導体受光素子
に分離する（工程）。
【００３９】図８及び図９は、それぞれ上記実施例の製
造方法により作成した半導体受光素子について格子不整
合度の分布と暗電流の分布を示すものである。この図８
及び図９では図４中二点鎖線で示す領域Ｂのみについて
示しているが、これは、ウエハの中心から下流側では、
格子不整合度△ａ／ａが正であり、また、格子不整合度
△ａ／ａのウエハ面内分布は、図中上下方向に対称性を
有するからである。
造方法により作成した半導体受光素子について格子不整
合度の分布と暗電流の分布を示すものである。この図８
及び図９では図４中二点鎖線で示す領域Ｂのみについて
示しているが、これは、ウエハの中心から下流側では、
格子不整合度△ａ／ａが正であり、また、格子不整合度
△ａ／ａのウエハ面内分布は、図中上下方向に対称性を
有するからである。
【００４０】上記したように、半導体受光素子の暗電流
の許容範囲は１.０ｎＡ以下であり、格子不整合度△ａ
／ａが−０.２０％以上０％以下の領域に対応する受光
素子では、暗電流は１.０ｎＡ以下であることが確認で
きる。また、同じウエハから分離した受光素子であって
も、格子不整合度△ａ／ａが−０.２０％に満たない領
域には、暗電流が１.０ｎＡを越えることが確認でき
る。
の許容範囲は１.０ｎＡ以下であり、格子不整合度△ａ
／ａが−０.２０％以上０％以下の領域に対応する受光
素子では、暗電流は１.０ｎＡ以下であることが確認で
きる。また、同じウエハから分離した受光素子であって
も、格子不整合度△ａ／ａが−０.２０％に満たない領
域には、暗電流が１.０ｎＡを越えることが確認でき
る。
【００４１】本実施例の製造方法によれば、工程〜工
程において、プロセス温度が室温〜６８０℃の間で変
化し、また、熱拡散工程（工程）では、それに加えて
Ｐ型不純物の拡散を行うにも拘わらず、暗電流が所望の
１.０ｎＡの範囲で収まっている。これは、受光層４の
ＩｎＧａＡｓの熱膨張係数は、ＩｎＰのそれよりも大き
く、また、本実施例では、室温における格子不整合度△
ａ／ａが−０.２０％以上０％以下の範囲にのみデバイ
ス加工を行うようにしているため、室温でミスフィット
転位等の結晶欠陥が存在せず、かつ、上記熱拡散工程等
のプロセス温度が上昇した状態では、エピタキシャル層
と基板の結晶の界面に作用する応力（室温における圧縮
応力）が緩和されることによる。
程において、プロセス温度が室温〜６８０℃の間で変
化し、また、熱拡散工程（工程）では、それに加えて
Ｐ型不純物の拡散を行うにも拘わらず、暗電流が所望の
１.０ｎＡの範囲で収まっている。これは、受光層４の
ＩｎＧａＡｓの熱膨張係数は、ＩｎＰのそれよりも大き
く、また、本実施例では、室温における格子不整合度△
ａ／ａが−０.２０％以上０％以下の範囲にのみデバイ
ス加工を行うようにしているため、室温でミスフィット
転位等の結晶欠陥が存在せず、かつ、上記熱拡散工程等
のプロセス温度が上昇した状態では、エピタキシャル層
と基板の結晶の界面に作用する応力（室温における圧縮
応力）が緩和されることによる。
【００４２】以上の説明では、受光層の厚さを４μｍに
設定しているが、受光層の厚さはこれに限定されるもの
ではない。受光層の厚さは、半導体受光素子の感度に影
響を与え、受光層厚と量子効率は、図１０に示すような
関係にある。従って、入射光を９０％以上吸収するため
には、少なくとも２.０μｍ以上の厚さが必要である。
設定しているが、受光層の厚さはこれに限定されるもの
ではない。受光層の厚さは、半導体受光素子の感度に影
響を与え、受光層厚と量子効率は、図１０に示すような
関係にある。従って、入射光を９０％以上吸収するため
には、少なくとも２.０μｍ以上の厚さが必要である。
【００４３】一方、上記実施例のエピタキシャル層を成
長させる工程において、受光層の厚さのみを種々に異な
らせたものを作成し、Ｘ線トポグラフ撮影を行った。そ
の結果、格子不整合度△ａ／ａが上記本実施例の範囲に
含まれている場合にも、ミスフィット転位が観測され
た。例えば、受光層厚さを６.５μｍに設定した場合、
上記図６中Ｃで示す領域付近でミスフィット転位が観測
される。このミスフィット転位が発生している場合に
は、受光素子として加工して暗電流を施すまでもなく暗
電流が１.０ｎＡを超過するのは明らかであり、受光層
の厚さは６.０μｍ以下であることを要する。以上のこ
とより、受光層の厚さは２.０μｍ以上６.０μｍ以下の
範囲で設定する必要がある。
長させる工程において、受光層の厚さのみを種々に異な
らせたものを作成し、Ｘ線トポグラフ撮影を行った。そ
の結果、格子不整合度△ａ／ａが上記本実施例の範囲に
含まれている場合にも、ミスフィット転位が観測され
た。例えば、受光層厚さを６.５μｍに設定した場合、
上記図６中Ｃで示す領域付近でミスフィット転位が観測
される。このミスフィット転位が発生している場合に
は、受光素子として加工して暗電流を施すまでもなく暗
電流が１.０ｎＡを超過するのは明らかであり、受光層
の厚さは６.０μｍ以下であることを要する。以上のこ
とより、受光層の厚さは２.０μｍ以上６.０μｍ以下の
範囲で設定する必要がある。
【００４４】本発明は、上記実施例に限定されるもので
はなく、種々の変形が可能である。まず、上記の実施例
では、受光層はＩｎＧａＡｓから形成したが、これに限
定されず、例えば、気相成長法によるエピタキシャル層
を形成する工程において、ｎ−ＩｎＰ基板上にＩｎガ
ス、Ｇａガス、Ａｓガス及びＰガスを供給して、ＩｎＧ
ａＡｓＰからなる受光層を形成してもよい。
はなく、種々の変形が可能である。まず、上記の実施例
では、受光層はＩｎＧａＡｓから形成したが、これに限
定されず、例えば、気相成長法によるエピタキシャル層
を形成する工程において、ｎ−ＩｎＰ基板上にＩｎガ
ス、Ｇａガス、Ａｓガス及びＰガスを供給して、ＩｎＧ
ａＡｓＰからなる受光層を形成してもよい。
【００４５】また、上記実施例では、エピタキシャル層
として、ｎ−ＩｎＰ基板上にＩｎＰ緩衝層、受光層、ｎ
型窓層を形成したが、エピタキシャル層が受光層のみか
らなる構成としてもよい。
として、ｎ−ＩｎＰ基板上にＩｎＰ緩衝層、受光層、ｎ
型窓層を形成したが、エピタキシャル層が受光層のみか
らなる構成としてもよい。
【００４６】
【発明の効果】以上の説明から明らかなように、本発明
に係る半導体受光素子の製造方法では、ｎ−ＩｎＰ基板
の表面に一方側から、少なくともＩｎガス、Ｇａガス及
びＡｓガスを供給し、ｎ−ＩｎＰ基板上に少なくともＩ
ｎ、Ｇａ、Ａｓを組成とする受光層を備えたエピタキシ
ャル層を形成し、ガス供給側から下流側に向けて単調に
変化する受光層のＩｎＰに対する格子不整合度として、
式 △ａ/ａ＝[{(受光層の格子定数)−(ＩｎＰの格子定数)}／(ＩｎＰの格子定数)] ×１００（％） で定義される値が、−０.２０％以上０％以下である領
域、即ち、受光層をＩｎｘＧａ１−ｘＡｓとした場合
に、その組成が０.５０≦ｘ≦０.５３である対象として
デバイス加工を施し、個々の半導体受光素子して分離す
ることにより、暗電流を所望の値以下、即ち、１.０ｎ
Ａ以下とすることができる。そのため、本発明の製造方
法によれば、例えば、直径２インチ以上の組成がウエハ
形状に影響を及ぼすような比較的大きなサイズの基板を
用いた場合にも、暗電流が所望の値以下である受光素子
を歩留まり良く得ることができる。
に係る半導体受光素子の製造方法では、ｎ−ＩｎＰ基板
の表面に一方側から、少なくともＩｎガス、Ｇａガス及
びＡｓガスを供給し、ｎ−ＩｎＰ基板上に少なくともＩ
ｎ、Ｇａ、Ａｓを組成とする受光層を備えたエピタキシ
ャル層を形成し、ガス供給側から下流側に向けて単調に
変化する受光層のＩｎＰに対する格子不整合度として、
式 △ａ/ａ＝[{(受光層の格子定数)−(ＩｎＰの格子定数)}／(ＩｎＰの格子定数)] ×１００（％） で定義される値が、−０.２０％以上０％以下である領
域、即ち、受光層をＩｎｘＧａ１−ｘＡｓとした場合
に、その組成が０.５０≦ｘ≦０.５３である対象として
デバイス加工を施し、個々の半導体受光素子して分離す
ることにより、暗電流を所望の値以下、即ち、１.０ｎ
Ａ以下とすることができる。そのため、本発明の製造方
法によれば、例えば、直径２インチ以上の組成がウエハ
形状に影響を及ぼすような比較的大きなサイズの基板を
用いた場合にも、暗電流が所望の値以下である受光素子
を歩留まり良く得ることができる。
【００４７】また、本発明では、受光層の厚さを２.０
μｍ以上６.０μｍ以下とすることにより、所望の感度
を維持しつつ、ミスフィット転位等の結晶欠陥の発生を
低減することができる。
μｍ以上６.０μｍ以下とすることにより、所望の感度
を維持しつつ、ミスフィット転位等の結晶欠陥の発生を
低減することができる。
【００４８】以上のように本発明の製造方法によれば、
比較的大きな基板を用いて暗電流が少なく、かつ、所望
の感度を有する受光素子を歩留まり良く得ることがで
き、出来高の向上を図ることができる。
比較的大きな基板を用いて暗電流が少なく、かつ、所望
の感度を有する受光素子を歩留まり良く得ることがで
き、出来高の向上を図ることができる。
【００４９】また、発明の製造方法では、気相成長法に
よりエピタキシャル層を形成する際に塩化物法を用いる
ことによりエピタキシャル層の結晶純度を向上すること
ができる等の種々の利点を有するものである。
よりエピタキシャル層を形成する際に塩化物法を用いる
ことによりエピタキシャル層の結晶純度を向上すること
ができる等の種々の利点を有するものである。
【図１】 本発明の半導体受光素子の製造方法を示す概
略工程図である。
略工程図である。
【図２】 本発明の製造方法により製造した半導体受光
素子を示す概略図である。
素子を示す概略図である。
【図３】 気相成長法によるエピタキシャル層の形成を
示す概略図である。
示す概略図である。
【図４】 格子不整合度のウエハ面内分布を示す概略図
である。
である。
【図５】 格子不整合度とＩｎＧａＡｓの組成の関係を
示す線図である。
示す線図である。
【図６】 エピタキシャル層成長面の凹凸反りの分布を
示す概略図である。
示す概略図である。
【図７】 パターン形成の一例を示す概略図である。
【図８】 供給ガス流と格子不整合度の分布の関係を示
す線図である。
す線図である。
【図９】 供給ガス流と暗電流の分布の関係を示す線図
である。
である。
【図１０】 受光層厚と量子効率の関係を示す線図であ
る。
る。
１ ｎ側電極 ２ ｎ−ＩｎＰ基板 ３ ＩｎＰ緩衝層 ４ 受光層 ５ ＩｎＰ窓層 ６ Ｐ型層 ７ 反射防止膜 ８ 絶縁皮膜 ９ ｐ側電極 １０ エピタキシャル層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山林 直之 大阪府大阪市此花区島屋１丁目１番３号 住友電気工業株式会社大阪製作所内 (56)参考文献 特開 昭61−172381（ＪＰ，Ａ) 特開 昭60−253282（ＪＰ，Ａ) 特開 平２−228080（ＪＰ，Ａ)
Claims (10)
- 【請求項１】 ｎ−ＩｎＰ基板の表面に一方側から、少
なくともＩｎガス、Ｇａガス及びＡｓガスを供給し、ｎ
−ＩｎＰ基板上に少なくともＩｎ、Ｇａ、Ａｓを組成と
し、かつ、厚さが２.０μｍ以上６.０μｍ以下である受
光層を備えたエピタキシャル層を形成する工程と、 上記ｎ−ＩｎＰ基板のうち、上記ガス供給側から下流側
に向けて単調に変化する受光層のＩｎＰに対する格子不
整合度として、式 △ａ/ａ＝[{(受光層の格子定数)−(ＩｎＰの格子定数)}/(ＩｎＰの格子定数)] ×１００（％） で定義される値が、−０.２０％以上０％以下である領
域を切り出す工程と、 上記切り出した領域の受光層にＰ型不純物を熱拡散させ
てＰ型層を浮島状に形成する工程と、 上記Ｐ型層を形成後の基板を個々の半導体素子に分離す
る工程とを備えることを特徴とする半導体受光素子の製
造方法。 - 【請求項２】 上記エピタキシャル層として、ｎ−Ｉｎ
Ｐ基板上にｎ型ＩｎＰ層、受光層、ＩｎＰ層を基板側か
ら順次設けることを特徴とする請求項１記載の製造方
法。 - 【請求項３】 上記受光層をＩｎＧａＡｓとしているこ
とを特徴とする請求項１記載の製造方法。 - 【請求項４】 上記受光層を構成するＩｎｘＧａ１−ｘ
Ａｓの組成を０.５０≦ｘ≦０.５３としていることを特
徴とする請求項３記載の製造方法。 - 【請求項５】 上記ｎ−ＩｎＰ基板に対して、Ｉｎガ
ス、Ｇａガス、Ａｓガス及びＰガスを供給し、上記受光
層をＩｎＧａＡｓＰとすることを特徴とする請求項１に
記載の製造方法。 - 【請求項６】 上記Ｉｎガス、Ｇａガス、Ａｓガス及び
Ｐガスの原料を、それらの塩化物ガス及び塩化物を分解
したガスとすることを特徴とする請求項１から請求項５
のいずれか１項に記載の製造方法。 - 【請求項７】 上記Ｐ型不純物をＺｎとすることを特徴
とする請求項１から請求項６のいずれか１項に記載の製
造方法。 - 【請求項８】 上記Ｐ型不純物をＢｅとすることを特徴
とする請求項１から請求項６のいずれか１項に記載の製
造方法。 - 【請求項９】 上記Ｐ型不純物をＭｇとすることを特徴
とする請求項１から請求項６のいずれか１項に記載の製
造方法。 - 【請求項１０】 上記Ｐ型不純物をＣｄとすることを特
徴とする請求項１から請求項６のいずれか１項に記載の
製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02295492A JP3288741B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体受光素子の製造方法 |
| KR93000410A KR960009702B1 (en) | 1992-02-07 | 1993-01-14 | Method for manufacturing semiconductor light-receiving elements |
| US08/011,747 US5316956A (en) | 1992-02-07 | 1993-02-01 | Method for manufacturing semiconductor light-receiving elements |
| DK93101631.5T DK0554846T3 (da) | 1992-02-07 | 1993-02-03 | Fremgangsmåde til fremstilling af lysmodtagende halvlederelementer |
| DE69303042T DE69303042T2 (de) | 1992-02-07 | 1993-02-03 | Verfahren zur Herstellung von lichtempfindlichen Halbleitervorrichtungen |
| EP93101631A EP0554846B1 (en) | 1992-02-07 | 1993-02-03 | Method for manufacturing semiconductor light-receiving elements |
| CA002088800A CA2088800C (en) | 1992-02-07 | 1993-02-04 | Method for manufacturing semiconductor light-receiving elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02295492A JP3288741B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05218484A JPH05218484A (ja) | 1993-08-27 |
| JP3288741B2 true JP3288741B2 (ja) | 2002-06-04 |
Family
ID=12097009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02295492A Expired - Lifetime JP3288741B2 (ja) | 1992-02-07 | 1992-02-07 | 半導体受光素子の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5316956A (ja) |
| EP (1) | EP0554846B1 (ja) |
| JP (1) | JP3288741B2 (ja) |
| KR (1) | KR960009702B1 (ja) |
| CA (1) | CA2088800C (ja) |
| DE (1) | DE69303042T2 (ja) |
| DK (1) | DK0554846T3 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3285981B2 (ja) * | 1993-01-14 | 2002-05-27 | 浜松ホトニクス株式会社 | 半導体受光素子 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| EP0696067B1 (en) * | 1994-07-13 | 1999-06-02 | Hamamatsu Photonics K.K. | Semiconductor photodetector |
| KR100403824B1 (ko) * | 1996-09-24 | 2004-05-17 | 삼성전자주식회사 | 포토다이오드 디텍터 및 그 제조방법 |
| CA2307745A1 (en) * | 1999-07-15 | 2001-01-15 | Sumitomo Electric Industries, Ltd. | Photodiode |
| KR100459547B1 (ko) * | 2002-02-18 | 2004-12-04 | 삼성전자주식회사 | 포토다이오드 제조방법 |
| JP4941625B2 (ja) * | 2005-02-28 | 2012-05-30 | 住友電気工業株式会社 | フォトダイオードの作製方法 |
| US7608825B2 (en) * | 2006-12-14 | 2009-10-27 | Sumitomo Electric Industries, Ltd. | Image pickup device, vision enhancement apparatus, night-vision apparatus, navigation support apparatus, and monitoring apparatus |
| CN110808312B (zh) * | 2019-10-23 | 2020-11-24 | 武汉敏芯半导体股份有限公司 | 一种提高光电探测器芯片产出量的制备工艺方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5948963A (ja) * | 1982-09-13 | 1984-03-21 | Nec Corp | フオトトランジスタ |
| JPS60213067A (ja) * | 1984-04-06 | 1985-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH0650723B2 (ja) * | 1984-10-17 | 1994-06-29 | 日本電気株式会社 | エピタキシヤル成長方法 |
| JPS61172381A (ja) * | 1984-12-22 | 1986-08-04 | Fujitsu Ltd | ＩｎＰ系化合物半導体装置 |
| JPH07118539B2 (ja) * | 1988-02-10 | 1995-12-18 | 住友電気工業株式会社 | 半導体装置 |
| JPH022691A (ja) * | 1988-06-17 | 1990-01-08 | Nec Corp | 半導体受光素子 |
| US4879250A (en) * | 1988-09-29 | 1989-11-07 | The Boeing Company | Method of making a monolithic interleaved LED/PIN photodetector array |
| JPH02159775A (ja) * | 1988-12-14 | 1990-06-19 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| US5185272A (en) * | 1990-04-16 | 1993-02-09 | Fujitsu Limited | Method of producing semiconductor device having light receiving element with capacitance |
-
1992
- 1992-02-07 JP JP02295492A patent/JP3288741B2/ja not_active Expired - Lifetime
-
1993
- 1993-01-14 KR KR93000410A patent/KR960009702B1/ko not_active IP Right Cessation
- 1993-02-01 US US08/011,747 patent/US5316956A/en not_active Expired - Lifetime
- 1993-02-03 EP EP93101631A patent/EP0554846B1/en not_active Expired - Lifetime
- 1993-02-03 DK DK93101631.5T patent/DK0554846T3/da active
- 1993-02-03 DE DE69303042T patent/DE69303042T2/de not_active Expired - Fee Related
- 1993-02-04 CA CA002088800A patent/CA2088800C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5316956A (en) | 1994-05-31 |
| EP0554846B1 (en) | 1996-06-12 |
| KR930018061A (ko) | 1993-09-21 |
| KR960009702B1 (en) | 1996-07-23 |
| EP0554846A1 (en) | 1993-08-11 |
| DE69303042D1 (de) | 1996-07-18 |
| DE69303042T2 (de) | 1996-11-28 |
| CA2088800A1 (en) | 1993-08-08 |
| DK0554846T3 (da) | 1996-08-19 |
| CA2088800C (en) | 1996-07-23 |
| JPH05218484A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963508A (en) | Method of making an epitaxial gallium arsenide semiconductor wafer using a strained layer superlattice | |
| WO2009147974A1 (ja) | ＡｌxＧａ(1-x)Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌxＧａ(1-x)Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法 | |
| JPS61172381A (ja) | ＩｎＰ系化合物半導体装置 | |
| WO2009147976A1 (ja) | ＡｌxＧａ(1-x)Ａｓ基板、赤外ＬＥＤ用のエピタキシャルウエハ、赤外ＬＥＤ、ＡｌxＧａ(1-x)Ａｓ基板の製造方法、赤外ＬＥＤ用のエピタキシャルウエハの製造方法および赤外ＬＥＤの製造方法 | |
| JP3288741B2 (ja) | 半導体受光素子の製造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP2010225820A (ja) | 半導体受光素子 | |
| JPH09181349A (ja) | 半導体デバイスの製造方法 | |
| JP2004342851A (ja) | 半導体膜の成長方法およびこの半導体膜を備えた半導体素子 | |
| JP3218582B2 (ja) | ＧａＩｎＡｓフォトダイオード | |
| JP2735190B2 (ja) | 分子線エピタキシヤル成長方法及び成長装置 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| JP2993167B2 (ja) | 面発光半導体レーザの製造方法 | |
| JP3127616B2 (ja) | エピタキシャルウェーハおよびその製造方法 | |
| JPS61107782A (ja) | 化合物半導体装置 | |
| JP2705016B2 (ja) | ＩｎＰ系化合物半導体装置 | |
| JP2804093B2 (ja) | 光半導体装置 | |
| JPH05226778A (ja) | 面発光素子とその製造方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JPH0936494A (ja) | 化合物半導体装置の製造方法 | |
| JP2880984B2 (ja) | 化合物半導体基板 | |
| JPH07283488A (ja) | 化合物半導体装置、その製造方法及び半導体装置 | |
| JPS5986281A (ja) | 可視光半導体レ−ザ | |
| JPS63211774A (ja) | 化合物半導体装置 | |
| JPH01302873A (ja) | 発光ダイオードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |