JPH0774109A - 化合物半導体基板および半導体基板の再利用法 - Google Patents
化合物半導体基板および半導体基板の再利用法Info
- Publication number
- JPH0774109A JPH0774109A JP5217177A JP21717793A JPH0774109A JP H0774109 A JPH0774109 A JP H0774109A JP 5217177 A JP5217177 A JP 5217177A JP 21717793 A JP21717793 A JP 21717793A JP H0774109 A JPH0774109 A JP H0774109A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- thin film
- ingaas
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体を用いたデバイスの製造におい
て、化合物半導体からなる基板を再現性よく再利用でき
る方法を提供する。 【構成】 ＩｎＰ基板１上にＩｎＧａＡｓ薄膜２を形成
する。該薄膜２の上にフォトダイオードのためのＩｎＰ
緩衝層３、ＩｎＧａＡｓ受光層４およびＩｎＰ窓層５を
堆積する。これらの層が不良であった場合、これらの層
を除去した後、ＩｎＧａＡｓ薄膜２をＩｎＰに対して選
択的にエッチングにより除去して、ＩｎＰ基板を再生す
る。ＩｎＰ基板は再利用される。
て、化合物半導体からなる基板を再現性よく再利用でき
る方法を提供する。 【構成】 ＩｎＰ基板１上にＩｎＧａＡｓ薄膜２を形成
する。該薄膜２の上にフォトダイオードのためのＩｎＰ
緩衝層３、ＩｎＧａＡｓ受光層４およびＩｎＰ窓層５を
堆積する。これらの層が不良であった場合、これらの層
を除去した後、ＩｎＧａＡｓ薄膜２をＩｎＰに対して選
択的にエッチングにより除去して、ＩｎＰ基板を再生す
る。ＩｎＰ基板は再利用される。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体基板の再
利用に関し、特にＩｎＰ基板の再利用に関する。
利用に関し、特にＩｎＰ基板の再利用に関する。
【０００２】
【従来の技術】ＧａＡｓ、ＩｎＰ等の化合物半導体基板
は、電子素子および光素子用材料として広く使用されて
いる。これら素子の製造において、化合物半導体基板上
に高純度あるいは不純物濃度が制御されたエピタキシャ
ル成長膜を形成することは、近年不可欠の技術となって
きている。エピタキシャル成長膜には、その用途に応じ
て、Ｉｎ、Ｇａ、Ａｓ、Ｐ、Ａｌ等を構成元素とする種
々の薄膜が使用される。
は、電子素子および光素子用材料として広く使用されて
いる。これら素子の製造において、化合物半導体基板上
に高純度あるいは不純物濃度が制御されたエピタキシャ
ル成長膜を形成することは、近年不可欠の技術となって
きている。エピタキシャル成長膜には、その用途に応じ
て、Ｉｎ、Ｇａ、Ａｓ、Ｐ、Ａｌ等を構成元素とする種
々の薄膜が使用される。
【０００３】これらの膜について要求される品質、すな
わち、厚み、不純物電子濃度、格子定数、エネルギバン
ドギャップ等の電気物性、およびエピタキシャル表面品
質等は、半導体素子が高度になるにしたがってますます
厳しくなってきている。これらのいずれかの特性が所望
の値から外れていれば、エピタキシャル成長膜を形成し
たウエハは所定の品質を満たしていないものとして排除
される。
わち、厚み、不純物電子濃度、格子定数、エネルギバン
ドギャップ等の電気物性、およびエピタキシャル表面品
質等は、半導体素子が高度になるにしたがってますます
厳しくなってきている。これらのいずれかの特性が所望
の値から外れていれば、エピタキシャル成長膜を形成し
たウエハは所定の品質を満たしていないものとして排除
される。
【０００４】従来、排除されたものの基板についてリサ
イクルを行なうため、エピタキシャル成長膜を研磨によ
って取り除く方法があった。しかし、この方法では、研
磨によって基板の厚みが大きく変化してしまうため、再
利用した基板上にエピタキシャル成長層等を堆積した後
ウエハを加工する工程で、厚みがばらつき、加工しにく
いという問題を生じた。このような問題のため、不良品
は廃棄せざる得ず、要求される品質が厳しくなるにした
がって廃棄物の量は増加した。
イクルを行なうため、エピタキシャル成長膜を研磨によ
って取り除く方法があった。しかし、この方法では、研
磨によって基板の厚みが大きく変化してしまうため、再
利用した基板上にエピタキシャル成長層等を堆積した後
ウエハを加工する工程で、厚みがばらつき、加工しにく
いという問題を生じた。このような問題のため、不良品
は廃棄せざる得ず、要求される品質が厳しくなるにした
がって廃棄物の量は増加した。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上述
した不良品を首尾よく再利用して化合物半導体にかかる
費用を削減し、毒物の対象となる化合物半導体の廃棄を
最小限にくい止めることにある。
した不良品を首尾よく再利用して化合物半導体にかかる
費用を削減し、毒物の対象となる化合物半導体の廃棄を
最小限にくい止めることにある。
【０００６】
【課題を解決するための手段】本発明に従う化合物半導
体基板は、ＩｎＰからなる主層部と、主層部上に形成さ
れかつＩｎＧａＡｓ薄膜およびＩｎＧａＡｓＰ薄膜の少
なくともいずれかからなる副層部とからなり、副層部上
に半導体デバイスの製造のための膜を堆積することがで
き、かつ上記膜を堆積した後、上記副層部を選択的に除
去することによって上記主層部を半導体デバイスの製造
に再利用することを特徴とする。
体基板は、ＩｎＰからなる主層部と、主層部上に形成さ
れかつＩｎＧａＡｓ薄膜およびＩｎＧａＡｓＰ薄膜の少
なくともいずれかからなる副層部とからなり、副層部上
に半導体デバイスの製造のための膜を堆積することがで
き、かつ上記膜を堆積した後、上記副層部を選択的に除
去することによって上記主層部を半導体デバイスの製造
に再利用することを特徴とする。
【０００７】本発明に従う半導体基板の再利用法は、Ｉ
ｎＰからなる基板上にＩｎＧａＡｓおよびＩｎＧａＡｓ
Ｐの少なくともいずれかからなる薄膜を形成し、この薄
膜上に半導体デバイス製造のための膜を堆積した後、上
記薄膜を選択的に除去することによって、ＩｎＰ基板を
半導体デバイスの製造に再利用することを特徴とする。
ｎＰからなる基板上にＩｎＧａＡｓおよびＩｎＧａＡｓ
Ｐの少なくともいずれかからなる薄膜を形成し、この薄
膜上に半導体デバイス製造のための膜を堆積した後、上
記薄膜を選択的に除去することによって、ＩｎＰ基板を
半導体デバイスの製造に再利用することを特徴とする。
【０００８】本発明において、ＩｎＰ上に形成されるＩ
ｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄膜の厚みは、Ｉ
ｎＰとＩｎＧａＡｓあるいはＩｎＰとＩｎＧａＡｓＰの
熱膨張係数の差による応力を最小限にするようにすべき
で、一原子層オーダー（約５Å）から３μｍ程度とする
ことができ、０．０５〜０．１５μｍがより好ましい。
ｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄膜の厚みは、Ｉ
ｎＰとＩｎＧａＡｓあるいはＩｎＰとＩｎＧａＡｓＰの
熱膨張係数の差による応力を最小限にするようにすべき
で、一原子層オーダー（約５Å）から３μｍ程度とする
ことができ、０．０５〜０．１５μｍがより好ましい。
【０００９】ＩｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄
膜は、たとえば硝酸またはリン酸等によってＩｎＰにダ
メージをほとんど与えることなく選択的に除去すること
ができる。この選択的な除去によって、ＩｎＰ上に半導
体デバイスを作り込むための正常な表面を調製すること
ができる。
膜は、たとえば硝酸またはリン酸等によってＩｎＰにダ
メージをほとんど与えることなく選択的に除去すること
ができる。この選択的な除去によって、ＩｎＰ上に半導
体デバイスを作り込むための正常な表面を調製すること
ができる。
【００１０】本発明は、ＦＥＴ等の電子デバイスおよび
フォトダイオードや太陽電池等の光デバイス等の製造に
適用される。
フォトダイオードや太陽電池等の光デバイス等の製造に
適用される。
【００１１】
【発明の作用効果】本発明では、ＩｎＰ上にＩｎＧａＡ
ｓ薄膜またはＩｎＧａＡｓＰ薄膜を形成し、その上にデ
バイス製造のための膜を堆積する。これにより、デバイ
ス製造にあたって堆積した膜が所定の品質を満たさなか
った場合、上記ＩｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ
薄膜をＩｎＰに対して選択的に除去して、デバイス製造
に十分供することができるＩｎＰ表面を調製することが
できる。このようにしてＩｎＰは再利用される。
ｓ薄膜またはＩｎＧａＡｓＰ薄膜を形成し、その上にデ
バイス製造のための膜を堆積する。これにより、デバイ
ス製造にあたって堆積した膜が所定の品質を満たさなか
った場合、上記ＩｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ
薄膜をＩｎＰに対して選択的に除去して、デバイス製造
に十分供することができるＩｎＰ表面を調製することが
できる。このようにしてＩｎＰは再利用される。
【００１２】本発明によれば、ＩｎＰ上に形成されたＩ
ｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄膜を選択的に除
去することによって、ＩｎＰにダメージを与えることな
く、ＩｎＰ基板を再利用のため調製することができる。
このような調製は、基本的にたとえば以下に述べるエッ
チングのみによって容易に行なうことができ、品質の高
い基板面を得るためＩｎＰ面を研磨することがあっても
それはごく僅かな研磨量で済む。
ｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄膜を選択的に除
去することによって、ＩｎＰにダメージを与えることな
く、ＩｎＰ基板を再利用のため調製することができる。
このような調製は、基本的にたとえば以下に述べるエッ
チングのみによって容易に行なうことができ、品質の高
い基板面を得るためＩｎＰ面を研磨することがあっても
それはごく僅かな研磨量で済む。
【００１３】したがって、本発明によれば所望の厚みの
ＩｎＰ基板を容易に再現性よく再利用のため調製するこ
とができる。本発明は、化合物半導体を用いたデバイス
の製造において、コスト低減および廃棄物の削減に効果
的である。
ＩｎＰ基板を容易に再現性よく再利用のため調製するこ
とができる。本発明は、化合物半導体を用いたデバイス
の製造において、コスト低減および廃棄物の削減に効果
的である。
【００１４】
【実施例】本発明を用いてＩｎＧａＡｓフォトダイオー
ドを作成するプロセスを図を参照しながら以下に説明す
る。
ドを作成するプロセスを図を参照しながら以下に説明す
る。
【００１５】図１を参照して、まず、ＩｎＰからなる主
層部１とその上に形成されるＩｎＧａＡｓ薄膜２とから
なる化合物半導体基板１０を準備する。該基板１０にお
いて薄膜２の厚みは５Å〜３μｍ好ましくは０．０５〜
０．１５μｍである。ＩｎＧａＡｓ薄膜２は、たとえ
ば、ＩｎＰ基板上にＶＰＥ法（気相成長法）により形成
される。薄膜は、たとえば、ＶＰＥ法において７００℃
程度の温度で成長され、成長において表面異常突起を極
力抑えるためＩｎ、Ｇａ、Ａｓ原料供給濃度は希釈され
る。
層部１とその上に形成されるＩｎＧａＡｓ薄膜２とから
なる化合物半導体基板１０を準備する。該基板１０にお
いて薄膜２の厚みは５Å〜３μｍ好ましくは０．０５〜
０．１５μｍである。ＩｎＧａＡｓ薄膜２は、たとえ
ば、ＩｎＰ基板上にＶＰＥ法（気相成長法）により形成
される。薄膜は、たとえば、ＶＰＥ法において７００℃
程度の温度で成長され、成長において表面異常突起を極
力抑えるためＩｎ、Ｇａ、Ａｓ原料供給濃度は希釈され
る。
【００１６】また、基板１０においてＩｎＧａＡｓ薄膜
２は、ドーピングされていてもよい。ドーパントは、た
とえばｎ型不純物として硫黄、珪素、ｐ型不純物として
亜鉛である。
２は、ドーピングされていてもよい。ドーパントは、た
とえばｎ型不純物として硫黄、珪素、ｐ型不純物として
亜鉛である。
【００１７】図２を参照して、図１に示す基板１０の薄
膜２上に、フォトダイオード形成のため、ＩｎＰ緩衝層
３、ＩｎＧａＡｓ受光層４およびＩｎＰ窓層５を順に堆
積する。これらの層は、ＩｎＧａＡｓ薄膜２の形成と連
続して同様にＶＰＥ法により堆積される。
膜２上に、フォトダイオード形成のため、ＩｎＰ緩衝層
３、ＩｎＧａＡｓ受光層４およびＩｎＰ窓層５を順に堆
積する。これらの層は、ＩｎＧａＡｓ薄膜２の形成と連
続して同様にＶＰＥ法により堆積される。
【００１８】さて、図２に示すフォトダイオードが不良
品であった場合、基板上に堆積された層を除去する。除
去にあたり、まず、塩酸エッチャントでＩｎＰ窓層５を
エッチングした後、ＩｎＧａＡｓ受光層４を硝酸エッチ
ャントまたはリン酸エッチャントでエッチングする。次
に塩酸エッチャントでＩｎＰ緩衝層３をエッチングした
後、硝酸エッチャントまたはリン酸エッチャントでＩｎ
ＧａＡｓ薄膜２をエッチングする。塩酸エッチャントに
はたとえば塩酸５０％水溶液、硝酸エッチャントにはた
とえば硝酸８０％水溶液、リン酸エッチャントにはたと
えばリン酸：過酸化水素：水＝５：１：２０の混合液が
用いられる。この工程により、ＩｎＰからなる主層部１
は、表面にダメージを受けることなく取出される。その
後、主層部１は水洗、アルコール洗浄の後、ＩｎＰ基板
として再利用できるが、硫酸エッチャント（たとえば硫
酸：過酸化水素：水＝５：１：１）で前処理する方が良
好な表面品質を得る上で好ましい。また、平滑で品質の
高い表面を得るため、若干の研磨を行なってもよい。以
上の工程により、ＩｎＰ基板を再現性よく再利用のため
調製することができる。
品であった場合、基板上に堆積された層を除去する。除
去にあたり、まず、塩酸エッチャントでＩｎＰ窓層５を
エッチングした後、ＩｎＧａＡｓ受光層４を硝酸エッチ
ャントまたはリン酸エッチャントでエッチングする。次
に塩酸エッチャントでＩｎＰ緩衝層３をエッチングした
後、硝酸エッチャントまたはリン酸エッチャントでＩｎ
ＧａＡｓ薄膜２をエッチングする。塩酸エッチャントに
はたとえば塩酸５０％水溶液、硝酸エッチャントにはた
とえば硝酸８０％水溶液、リン酸エッチャントにはたと
えばリン酸：過酸化水素：水＝５：１：２０の混合液が
用いられる。この工程により、ＩｎＰからなる主層部１
は、表面にダメージを受けることなく取出される。その
後、主層部１は水洗、アルコール洗浄の後、ＩｎＰ基板
として再利用できるが、硫酸エッチャント（たとえば硫
酸：過酸化水素：水＝５：１：１）で前処理する方が良
好な表面品質を得る上で好ましい。また、平滑で品質の
高い表面を得るため、若干の研磨を行なってもよい。以
上の工程により、ＩｎＰ基板を再現性よく再利用のため
調製することができる。
【００１９】なお、上述したＩｎＧａＡｓ薄膜の代わり
にＩｎＧａＡｓＰ薄膜を形成してもよい。この場合、薄
膜の厚みはＩｎＧａＡｓの場合と同様で５Å〜３μｍで
あり、０．０５〜０．１５μｍが好ましい。ＩｎＧａＡ
ｓＰ薄膜はＩｎＰ基板上にＩｎＧａＡｓと同様にＶＰＥ
法により形成される。薄膜形成条件は、Ｐを添加する以
外ＩｎＧａＡｓとほぼ同様とすることができる。この薄
膜は、硝酸系エッチャントにより選択的にエッチングす
ることができる。
にＩｎＧａＡｓＰ薄膜を形成してもよい。この場合、薄
膜の厚みはＩｎＧａＡｓの場合と同様で５Å〜３μｍで
あり、０．０５〜０．１５μｍが好ましい。ＩｎＧａＡ
ｓＰ薄膜はＩｎＰ基板上にＩｎＧａＡｓと同様にＶＰＥ
法により形成される。薄膜形成条件は、Ｐを添加する以
外ＩｎＧａＡｓとほぼ同様とすることができる。この薄
膜は、硝酸系エッチャントにより選択的にエッチングす
ることができる。
【００２０】ＩｎＧａＡｓ薄膜またはＩｎＧａＡｓＰ薄
膜は、ＩｎＰ主層部と格子整合していることが好ましい
が、その限りでもない。
膜は、ＩｎＰ主層部と格子整合していることが好ましい
が、その限りでもない。
【００２１】また、ＩｎＧａＡｓ薄膜およびＩｎＧａＡ
ｓＰ薄膜は、ＩｎＰ主層部から不純物が拡散することを
抑制することができ、さらにバッファ層の抵抗値を制御
する際にも有効に働くことが期待できる。
ｓＰ薄膜は、ＩｎＰ主層部から不純物が拡散することを
抑制することができ、さらにバッファ層の抵抗値を制御
する際にも有効に働くことが期待できる。
【００２２】図３は、図２に示す構造を有するウエハ上
にφ１００μｍのピンフォトダイオードを形成し、素子
の漏れ電流値を評価したものである。図中実線で示すＡ
は、最初に作製したものについて特性を示している。一
方、点線で示すＢはＡのダイオードについて上述したよ
うにＩｎＰ基板の再生を行ない、再び同じ構造のダイオ
ードを作製したものについて特性を示している。ＩｎＰ
基板の再利用によっても、再利用前と変わらない特性が
得られることがわかる。
にφ１００μｍのピンフォトダイオードを形成し、素子
の漏れ電流値を評価したものである。図中実線で示すＡ
は、最初に作製したものについて特性を示している。一
方、点線で示すＢはＡのダイオードについて上述したよ
うにＩｎＰ基板の再生を行ない、再び同じ構造のダイオ
ードを作製したものについて特性を示している。ＩｎＰ
基板の再利用によっても、再利用前と変わらない特性が
得られることがわかる。
【００２３】以上示してきたように、本発明は半導体デ
バイスの製造においてＩｎＰ基板の有利な再利用技術を
提供するものである。
バイスの製造においてＩｎＰ基板の有利な再利用技術を
提供するものである。
【図１】本発明に従う基板の具体例を示す断面図。
【図２】図１に示す基板を用いてフォトダイオードに必
要な積層構造を形成した状態を示す断面図。
要な積層構造を形成した状態を示す断面図。
【図３】基板の再利用前と再利用後に作製されたフォト
ダイオードの特性をそれぞれ示す図である。
ダイオードの特性をそれぞれ示す図である。
１ ＩｎＰからなる主層部 ２ ＩｎＧａＡｓ薄膜 ３ ＩｎＰ緩衝層 ４ ＩｎＧａＡｓ受光層 ５ ＩｎＰ窓層 １０ 化合物半導体基板
Claims (2)
- 【請求項１】 ＩｎＰからなる主層部と、前記主層部上
に形成されかつＩｎＧａＡｓ薄膜およびＩｎＧａＡｓＰ
薄膜の少なくともいずれかからなる副層部とからなり、 前記副層部上に半導体デバイスの製造のための膜を堆積
することができ、かつ前記膜を堆積した後、前記副層部
を選択的に除去することによって前記主層部を半導体デ
バイスの製造に再利用することができることを特徴とす
る、化合物半導体基板。 - 【請求項２】 ＩｎＰからなる基板上にＩｎＧａＡｓお
よびＩｎＧａＡｓＰの少なくともいずれかからなる薄膜
を形成し、 前記薄膜上に半導体デバイス製造のための膜を堆積した
後、前記薄膜を選択的に除去することによって、前記Ｉ
ｎＰ基板を半導体デバイスの製造に再利用することを特
徴とする、半導体基板の再利用法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217177A JPH0774109A (ja) | 1993-09-01 | 1993-09-01 | 化合物半導体基板および半導体基板の再利用法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5217177A JPH0774109A (ja) | 1993-09-01 | 1993-09-01 | 化合物半導体基板および半導体基板の再利用法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774109A true JPH0774109A (ja) | 1995-03-17 |
Family
ID=16700075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5217177A Withdrawn JPH0774109A (ja) | 1993-09-01 | 1993-09-01 | 化合物半導体基板および半導体基板の再利用法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774109A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
| JP4587605B2 (ja) * | 2001-06-19 | 2010-11-24 | 星和電機株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法及び発光ダイオードの製造方法 |
| KR101226905B1 (ko) * | 2012-07-31 | 2013-01-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
| KR101226904B1 (ko) * | 2012-07-31 | 2013-01-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
| KR101323274B1 (ko) * | 2011-04-25 | 2013-10-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
-
1993
- 1993-09-01 JP JP5217177A patent/JPH0774109A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386848B1 (ko) * | 2001-05-09 | 2003-06-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 표시소자의 반도체층 재생방법 |
| JP4587605B2 (ja) * | 2001-06-19 | 2010-11-24 | 星和電機株式会社 | 窒化ガリウム系化合物半導体発光素子の製造方法及び発光ダイオードの製造方法 |
| KR101323274B1 (ko) * | 2011-04-25 | 2013-10-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
| KR101226905B1 (ko) * | 2012-07-31 | 2013-01-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
| KR101226904B1 (ko) * | 2012-07-31 | 2013-01-29 | 주식회사 세미콘라이트 | 3족 질화물 반도체 증착용 기판의 재생 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0908933B1 (en) | Process for bonding crystalline substrates with different crystal lattices | |
| US3959045A (en) | Process for making III-V devices | |
| EP0049286B1 (en) | Methods of producing sheets of crystalline material and devices amde therefrom | |
| US5685946A (en) | Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices | |
| EP0520216B1 (en) | Fabrication of defect free silicon on an insulating substrate | |
| US8148246B2 (en) | Method for separating semiconductor layer from substrate | |
| EP0565414B1 (fr) | Procédé de réalisation de couches minces hétéroépitaxiales, et de dispositifs électroniques | |
| US6580104B1 (en) | Elimination of contaminants prior to epitaxy and related structure | |
| WO1986002488A1 (en) | Coating of iii-v and ii-vi compound semiconductors | |
| JPH10289906A (ja) | Ｉｉｉ−ｖ族エピタキシャル・ウェハ製造 | |
| US7258739B2 (en) | Process for producing epitaxial silicon wafer and silicon wafer produced by process thereof | |
| JP3602443B2 (ja) | 半導体素子の製法 | |
| JPH0774109A (ja) | 化合物半導体基板および半導体基板の再利用法 | |
| EP0236496A1 (en) | THIN-LAYER SEMICONDUCTOR STRUCTURES. | |
| JPH09181349A (ja) | 半導体デバイスの製造方法 | |
| JP2002151409A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS58170069A (ja) | ３−ｖ族化合物半導体装置 | |
| JPS60145625A (ja) | 半導体装置の製造方法 | |
| JP2694260B2 (ja) | 半導体素子 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JPS6014000B2 (ja) | 炭化硅素基板の製造方法 | |
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JPS6398120A (ja) | 結晶成長方法 | |
| CN117543340A (zh) | 半导体激光器的外延结构及半导体激光器的制备方法 | |
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |