JP2004519837A - エピタキシャルウェハ装置 - Google Patents

エピタキシャルウェハ装置 Download PDF

Info

Publication number
JP2004519837A
JP2004519837A JP2002517873A JP2002517873A JP2004519837A JP 2004519837 A JP2004519837 A JP 2004519837A JP 2002517873 A JP2002517873 A JP 2002517873A JP 2002517873 A JP2002517873 A JP 2002517873A JP 2004519837 A JP2004519837 A JP 2004519837A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor wafer
layer
gallium
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002517873A
Other languages
English (en)
Other versions
JP2004519837A5 (ja
Inventor
ウォルター， デビッド， Ｉｖ ブラドック，
Original Assignee
ウォルター， デビッド， Ｉｖ ブラドック，
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウォルター， デビッド， Ｉｖ ブラドック， filed Critical ウォルター， デビッド， Ｉｖ ブラドック，
Publication of JP2004519837A publication Critical patent/JP2004519837A/ja
Publication of JP2004519837A5 publication Critical patent/JP2004519837A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone
    • Y10T117/108—Including a solid member other than seed or product contacting the liquid [e.g., crucible, immersed heating element]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

化合物半導体ウェハの表面をコーティングする装置（３０）は、ローディング（３３）、保管（３４）、および運搬（３２）モジュール、ＩＩＩ−Ｖ族蒸着室、および絶縁膜蒸着室を備えたクラスタ・ツール構造の単一ウェハエピタキシャル製造装置を備えるものである。化合物半導体ウェハ（１０）はローディングおよび運搬モジュール内に配置され、圧力を５×１０−１０トール未満に減圧し、その後でウェハをＩＩＩ−Ｖ族成長室（３５）に移送し、このウェハの表面上に化合物半導体材料の層をエピタキシャル成長させる。次に、単一ウェハを運搬モジュールを介して絶縁膜蒸着室に移送し、電気鋳造プロセスにより製造された金属インジウムるつぼを利用する熱蒸発源により流出セルから、基本的にガリウムおよび酸素で成る分子を熱蒸着することによって絶縁キャップ層を形成する。
【選択図】図２

Description

【０００１】
（発明の分野）
本発明は、ＩＩＩ−Ｖ族半導体ウェハコーティングおよび製造に関し、より詳細には、ＩＩＩ−Ｖ族化合物半導体構造の表面保護に関する。
【０００２】
（発明の背景）
ＩＩＩ−Ｖ族エピタキシャルウェハ技術における先行技術では、特定の素子／回路用途や特殊な化合物半導体基板次第であるが、例えばＧａＡｓ，Ｉｎ１−ｘＧａｘＡｓ，Ｉｎ１−ｙＧａｙＰ，Ａｌ１−ｘＧａｘＡｓ，ＩｎＧａＡｓＰ，ＩｎＳｂ等を含む化合物半導体エピタキシャル層構造の上部層として半導体層を用いる。従来のエピタキシャルウェハ技術に半導体の上部層を用いると、半導体表面構造は空気への暴露（ｅｘｐｏｓｕｒｅ）時に容易に酸化される。半導体構造の上部層の酸化および／あるいは汚染は、化合物半導体ウェハを酸素、水蒸気、炭化水素、および空気中の他の化学物質に暴露するとすぐに、且つ、制御不可能な程度に生じるので、新しい酸化半導体構造の物理的および電子的特性が制御不可能、且つ予測不可能なように変わる。このような汚染（ｃｏｎｔａｍｉｎａｔｉｏｎ）や酸化の後に、化合物半導体構造には有害な電気的および化学的表面特性が観察される。この有害な表面特性は電子および光電子特性と集積回路性能に有害な影響を及ぼし、後の素子と集積回路性能に悪影響を与える。特定の素子や集積回路における問題の複雑さや劣化の程度は特定の素子／回路のプロセスや用途に左右される。例えば、ユニポーラ電界効果トランジスタ素子／回路の作製や性能は空気暴露、酸素あるいは水蒸気暴露、また酸素プラズマ暴露により悪影響を受けることになり、フェルミレベルピンニングやゲート−ソース領域とゲート−ドメイン領域の不安定性が生じる。ＧａＡｓや他のＩＩＩ−Ｖ族半導体への高性能な自然酸化膜は熱酸化や表面酸化のようなプロセスにより形成されることはないので、有用で安定なＭＯＳＦＥＴ素子の作製はＧａＡｓやＩｎＰベース半導体では現在までのところ不可能である。
【０００３】
制御不可能で、且つ有害な電気および表面特性は自然酸化膜を形成する化学表面反応と化合物半導体界面上のダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄｓ）とによって引き起される。表面はまた自然酸化膜の形成後に熱力学的に不安定になり、ピン止めフェルミレベルを示す。より具体的には、高いＧａＡｓ表面反応度は、１０５ラングミュア（１ラングミュア＝１０−６トール）ほどの小さい表面暴露後にフェルミレベルピンニングと表面不安定性を生じる。硫黄とセレニウム等の化合物や懸濁液への暴露を含む大気や酸素への暴露後に行う表面処理技術は化合物半導体の表面や界面を任意種類のＧａＡｓ集積回路や電子あるいは光電子素子の製造時に不安定で不都合なものにする。
【０００４】
他の先行技術である米国特許番号５，４５１，５４８（１９９５年９月１９日公布、発明の名称“単一純度結晶層による酸化ガリウム（ガリウム酸化物（膜））の電子ビーム蒸着”）と米国特許番号５，５５０，０８９（１９９６年８月２７日公布、発明の名称“高純度単結晶Ｇｄ３Ｇａ５Ｏ１２ソースの電子ビーム蒸着による光電子素子の酸化ガリウム（ガリウム酸化物（膜））コーティング”）には、超高真空（ＵＨＶ）を維持したＧｄ３Ｇａ５Ｏ１２の電子ビーム蒸着によりＧａＡｓベース半導体エピタキシャル層上で特殊な絶縁キャップ層をそのままで蒸着するときに、熱力学的に安定で、且つ、低界面状態密度を有するＩＩＩ−Ｖ族半導体の表面および／あるいは界面が作製されると述べている。他の先行技術である米国特許番号６，０３０，４５３（２０００年２月２９日公布、“ＩＩＩ−Ｖ族エピタキシャルウェハ製造”）では、ＧａＡｓ上のガリウム酸化層はＢｅＯから作製した酸化るつぼや他の酸化物から熱蒸着したＧａ２Ｏ３により作製されると述べている。しかし、我々の経験では、ＢｅＯるつぼからの高温流出セルによる熱蒸着から作製したガリウムと酸素を含む膜は不純物やドーパントとして周知のＢｅで濃密にドープされており、信頼性のない素子や信頼性のない集積回路をもたらす。さらに、Ｂｅの濃度が１０２１ｃｍ−３を超えることがあるので、作製したガリウム酸化物層は残留導電率を持ち、その結果として酸化膜は本質的に絶縁性でない。ＧａＡｓの有効な保護コーティングは１０１９ｃｍ−３の１部未満の濃度で不純物のないもの、より好ましくは１０１６ｃｍ−３の１部未満のレベルで不純物が完全にないものでなければならない。さらに、ＧａＡｓ／コーティング界面はＧａＡｓ表面暴露を各種不純物の１０〜１００ラングミュア未満に制限し、同時にＧａＡｓバルクと表面化学量論を保存するために非常に低い圧力で形成されなければならない。先行技術を詳述した両方の特許に説明したプロセスは製造できるが有用ではない。何故なら、先述のプロセスは不純物で苦しむコーティング層を作り、その後の半導体素子や回路を通常の動作において本質的に非機能性で信頼性のないものにするからである。それゆえ、先行技術の限界に打ち勝つような化合物半導体絶縁体界面を製造する新しい方法を提供できれば非常に好都合になる。本発明の目的は、化合物半導体面への有効な保護用で、汚染のない、および不動態化コーティングの配置を含めた、新しく改良したＩＩＩ−Ｖ族エピタキシャルウェハ生産プロセスを提供することである。本発明の別の目的は、安定性と信頼性を改善した新しく改良されたＩＩＩ−Ｖ族エピタキシャルウェハを提供することである。さらに、本発明の別の目的は、エレクトロニクスおよびオプトエレクトロニクス両分野の半導体素子製品の作製と使用が比較的容易である新しく改良されたＩＩＩ−Ｖ族ウェハを提供することである。
【０００５】
（発明の開示）
上記課題等は少なくとも部分的に解決され、上記目的等は化合物半導体ウェハ構造の表面を被膜し、保護し、不動態化する方法で実現される。この方法は化合物半導体ウェハ構造に面を与えるステップと、ウェハ構造上に絶縁材料を熱蒸着することにより化合物半導体ウェハ構造の表面上に真性絶縁キャップ層を形成するステップを含む。この熱蒸着の条件は、超高真空環境で、且つ、超高真空環境で１，７００℃を超える温度でガス抜きされて汚れのない、且つ、電気鋳造プロセスにより円錐形状にされた金属Ｉｒるつぼ内に配置した多結晶Ｇａ２Ｏ３を用いて原子的に汚れのない化合物半導体面で熱蒸着を行うものである。
【０００６】
この特定の半導体生産プロセスでは、集中運搬モジュールに取付けたＩＩＩ−Ｖ族成長チャンバと第二絶縁物蒸着チャンバとを有するローディング、運搬、および保管モジュールを含む単一ウェハエピタキシャル生産システムを備える。研磨面のある化合物半導体ウェハはローディングモジュール内に配置され、その中の圧力は１０−６トール未満に減少される。化合物半導体ウェハは運搬モジュールを通じて、底面圧が１０−１０トール未満であるＩＩＩ−Ｖ族成長チャンバに移動され、化合物半導体材料の層が化合物半導体ウェハの表面上でエピタキシャル成長される。その後で、化合物半導体ウェハは運搬モジュールに、その直後に絶縁物チャンバに移動され、常に超高真空環境に維持される。次ぎの絶縁キャップ層は電気鋳造ＩｒるつぼからのＧａ２Ｏ３材料を化合物半導体構造の最上層に熱蒸着することにより形成される。この蒸着プロセスは、ガリウム酸素モジュールで構成される層が化合物半導体の表面上に高純度で原子アブラプトネス（アブラプトネス）により作製されるときに終了する。
【０００７】
【発明の実施の形態】
第１図で、先行技術のＩＩＩ−Ｖ族化合物半導体ウェハ１０を図解する。ウェハ１０はその上部面にエピタキシャル形成させたＩＩＩ−Ｖ族材料の一つ以上の層を有する基板を含む。この開示のために基板とその上に形成したエピタキシャル層は単に化合物半導体ウェハ構造と呼ぶことにし、第１図で１２と表示する。化合物半導体ウェハ構造１２は上部面１４を備えた上部層１３を持つ。化合物半導体ウェハ構造１２や上部層１３を酸素、水蒸気、あるいは周囲条件（空気、処理環境等）に暴露すると、その結果として自然酸化膜の層１５が表面上に形成される。一般に、層１５は非常に薄く、約１０Åの厚みである。上部層１３と自然酸化膜層１５の間の界面は原子的にアブラプト（ａｂｒｕｐｔ、急変、階段）せず、ピン止め（ｐｉｎｎｅｄ）フェルミレベルで熱力学的に不安定である。
【０００８】
本発明により形成された化合物半導体ウェハ構造２０を第２図に示す。化合物半導体ウェハ構造２０は一般的に化合物半導体基板を含み、今後２２で表すこの基板上面にＩＩＩ−Ｖ族材料の一つ以上の層をエピタキシャル形成させる。化合物半導体ウェハ構造２０は上部面２４を備える上部層２３を持つ。当然ではあるが、特定の用途では（すなわち化合物半導体ウェハ構造２０のある部分には）基板上にエピタキシャル層が存在しないこともあり、また上部面２４は単に基板の上部面であることもある。絶縁キャップ層２５は化合物半導体ウェハ構造２０の上部面２４上に熱蒸着されることは理解されるであろう。
【０００９】
第３図では、単一ウェハエピタキシャル製造装置３０を示す。これは本発明による第２図の化合物半導体ウェハ構造２０を作製するのに利用される。この装置３０はローディングモジュール（ｌｏａｄｉｎｇ ｍｏｄｕｌｅ）３３、運搬モジュール（ｔｒａｎｓｆｅｒ ｍｏｄｕｌｅ）３２、保管モジュール（ｓｔｏｒａｇｅ ｍｏｄｕｌｅ）３４、運搬モジュール３３に取付けたＩＩＩ−Ｖ族成長室（ｇｒｏｗｔｈ ｃｈａｍｂｅｒ）３５、および運搬モジュール３３に取付けたインスレータ室（ｉｎｓｕｌａｔｏｒ ｃｈａｍｂｅｒ、絶縁膜室、絶縁体室）３８を含む。ウェハ、チップ等を装置３０の超高真空環境から取除くかなくてもこれらのウェハ、チップ等を各室で処理できるように室３５と３８の各々が運搬およびロードモジュール３３に取付けられる。それゆえ、一担ウェハが装置３０に導かれて真空が取りのぞかれると、プロセスが終了するまで周囲環境や酸素暴露を受けることはない。したがって、本発明による化合物半導体ウェハ構造の表面を保護するプロセスの事例として、化合物半導体ウェハをローディングモジュール３１に配置し、ローディングモジュール３１内の圧力を１０−６トールより低く減圧する。次にこのウェハを圧力が１０−９トールより低く減圧した運搬モジュールに、その後でベース圧が１０−１０トールより低いＩＩＩ−Ｖ族成長室３５内に移動し、化合物半導体材料の一つ以上の層を表面上にエピタキシャル成長させて化合物半導体ウェハ構造（例えば、化合物半導体ウェハ構造２０）を作る。上部層２３の成長後に、化合物半導体ウェハ構造２０は５×１０−１０トール以下（ｂｅｌｏｗ，より低く、未満）の圧力を維持しながら運搬モジュール３３に、次にインスレータ室３８に移送される。インスレータ室３８内では、ウェハ構造上に電気鋳造ＩｒるつぼからＧａ２Ｏ３材料を熱蒸着することにより絶縁キャップ層２５が化合物半導体ウェハ構造２０の表面２４上に形成される。
【００１０】
プロセスの実施例では、通常（ｇｅｎｅｒａｌｌｙ、一般的に）円錐形状であり、且つ電気鋳造プロセスにより作製された金属Ｉｒるつぼ内の熱蒸発源を用いて流出（ｅｆｆｕｓｉｏｎ）セルからガリウム酸化物分子を熱蒸着することにより、絶縁キャップ層２５がＩＩＩ−Ｖ族成長室３５内に原子的アブラプト（ａｂｒｕｐｔ）方法で先ず形成されたウェハ構造２０の表面２４に熱蒸着される（ｅｖａｐｏｒａｔｅｄ）。蒸発源（ｅｖａｐｏｒａｔｉｏｎ ｓｏｕｒｃｅ）は純Ｇａ２Ｏ３であり、または幾つかのＧａ２Ｏ３＋希土類元素化合物や混合物の一つで構成される。第二実施例では、主にガリウムおよび酸素化合物から成る表面コーティングおよび保護層は電気鋳造Ｉｒるつぼからの結晶ガドリニウムガリムガーネット（Ｇａ３Ｇｄ５Ｏ１２）の蒸着から形成される。金属Ｉｒるつぼは一般に円錐形状であり、一つの閉端部と一つの開端部を持ち、当業者に周知の電鋳法や化学気相蒸着プロセスにより作製される。このるつぼで１，６５０℃以下（ｂｅｌｏｗ，より低く、未満）の熱蒸着温度でガリウム酸素層の測定可能な蒸着速度が化合物半導体構造上で達成されるように、るつぼと流出セルはさらに化合物半導体ウェハに近接してインスレータ室に配置される。最も好ましい条件下で化合物半導体構造上へのＧａ２Ｏ３の蒸着速度は約０．０１〜０．０２Å／秒である。
【００１１】
約１０Åのガリウム酸素分子から成る絶縁キャップ層２５の蒸着後に、化合物半導体ウェハ構造２０は絶縁キャップ層２５が除去されるまで周囲条件や汚染への暴露から保護される。絶縁キャップ層２５は第３図の装置で形成されるので、構造やエピタキシャル層は周囲条件に影響されることはなく、基板ないしはエピタキシャル層と絶縁キャップ層２５の間の界面は熱力学的に安定で優れた電気特性を持つ。ＧａＡｓ面とその上に蒸着した酸化膜層とを持つ化合物半導体ウェハ構造の特殊な事例では、ＧａＡｓ−Ｇａ２Ｏ３界面は単一原子層内にアブラプトネス（ａｂｒｕｐｔｎｅｓｓ）を示し、酸化膜は面粗さが２．０Å（ｒｍｓ）未満である。さらに、加工ウェハ上での界面状態密度の均一性が優れていることが分かった。この界面状態密度は一般に従来技術での密度（１０１０ｃｍ−２ｅＶ−１）に匹敵するか、それより優れている。
【００１２】
開示プロセスのウェハ構造上の熱蒸着絶縁層は先行技術のエピタキシャル生成物の露出半導体ウェハに置き換わり、埋め込みエピタキシャル半導体面は電気的および化学的に安定であり、優れた電気特性を示す。したがって、新規な表面保護プロセスにより作製された改良化合物半導体ウェハ構造は下記のような長所を持つ。優れた電気および化学的特性、半導体エピレーヤ（ｅｐｉｌａｙｅｒ）構造とその中に形成した素子／回路の不動態化と保護、半導体エピレーヤ構造とその中に形成した素子／回路の優れた電子および化学表面特性の安定性、素子／回路処理の簡略化、素子／回路の再現性と信頼性の改善である。半導体表面の基幹部は処理中に露出されずに電子的不動態化を保持する。
【００１３】
これらの改善は本質的に先行技術の課題、例えば、信頼性の低さ、ｄｃ電気的不安定性、および電気ヒステリシスを解決したり、克服する。それゆえ、製造可能性の高いプロセスを提供する。本発明の特定の実施例を示し、説明してしてきたが、さらなる修正や改善が当業者において考えられる。それゆえ、本発明はここに示した特定の形態に限定されるものでないことが理解されることを望み、本発明の精神と範囲から逸脱しない全ての修正をカバーするクレームを添付した。
【図面の簡単な説明】
【図１】
その基板上に自然酸化膜を形成した先行技術の化合物半導体基板の簡略断面図を示す。
【図２】
本発明によるエピタキシャル層とキャップ層を備えた化合物半導体基板の簡略断面図を示す。
【図３】
本発明により図２の構造を作製するのに利用した集中運搬モジュール付き単一ウェハエピタキシャル製造システムを示す。
【図４】
通常円錐形状であり、一つの閉端部と一つの開端部を持ち、電気鋳造プロセスにより作製されたイリジウム金属るつぼの写真である。

Claims (10)

  1. 層内を主にガリウムおよび酸素分子で構成した保護及びパッシベーティング層で化合物半導体ウェハ構造の表面をコーティングする方法であって、
    ａ．表面のある化合物半導体エピタキシャル構造を化合物半導体基板に作るステップと；
    ｂ．一つの開端部と一つの閉端部を持つ一般的に円錐形状の金属イリジウムるつぼで、電気鋳造あるいは化学気相蒸着プロセスにより作製された前記るつぼの中に配置された本質的にＧａ２Ｏ３のみから成る結晶性高純度Ｇａ２Ｏ３蒸発源を位置決めするステップと；
    ｃ．化合物半導体ウェハ構造の表面上に結晶性高純度Ｇａ２Ｏ３蒸発源から酸化ガリウム（ガリウム酸化物（膜））分子を熱蒸着することにより、ウェハ構造の表面にガリウム酸素膜層を形成するステップと、
    を含む前記方法。
  2. 半導体ウェハの表面を保護する方法であって、
    ａ．ローディングモジュール、運搬モジュール、保管モジュール、およびアンローディングモジュールを含む単一ウェハエピタキシャル製造装置に、前記運搬モジュールに取付けられたＩＩＩ−Ｖ族成長室とインスレータ蒸着室を備えるステップと；
    ｂ．化合物半導体基板に表面を作るステップと；
    ｃ．化合物半導体基板をローディングモジュールに配置するステップと；
    ｄ．ローディングモジュール内の圧力を１０−６トールより低く減じるステップと；
    ｅ．前記ウェハを運搬モジュールを介してＩＩＩ−Ｖ族蒸着室に移送するステップと；
    ｆ．前記ＩＩＩ−Ｖ族蒸着室の圧力を１０−１０トールより低く減じるステップと；
    ｇ．化合物半導体ウェハの表面上に化合物半導体材料の層をエピタキシャル成長させるステップと；
    ｈ．化合物半導体ウェハを運搬モジュールおよびロードモジュールに、次にインスレータ室に移送するステップと；
    ｉ．一つの開端部と一つの閉端部を持つ一般的に通常円錐形状の金属イリジウムるつぼで、電気鋳造あるいは化学気相蒸着プロセスにより作製された前記るつぼの中に配置された本質的にＧａ２Ｏ３のみから成る結晶性高純度Ｇａ２Ｏ３蒸発源を位置決めするステップと；
    ｊ．化合物半導体ウェハ構造の表面上に結晶性高純度Ｇａ２Ｏ３蒸発源から酸化ガリウム（ガリウム酸化物（膜））分子を熱蒸着することにより、ウェハ構造の表面にガリウム酸素膜層を形成するステップと、
    ｋ．化合物半導体材料の層上に結晶性高純度Ｇａ２Ｏ３蒸発源から酸化ガリウム（ガリウム酸化物（膜））分子を熱蒸着することによって絶縁キャップ層を形成するステップと；
    ｌ．前記化合物半導体構造をアンローディングモジュールに至る運搬室を介してインスレータ室に移送するステップと、
    を含む前記方法。
  3. 請求項２に記載の方法であって、
    化合物半導体ウェハを作るステップが、ガリウム砒素（ＧａＡｓ）の化合物半導体ウェハを作ることを含む半導体ウェハの表面を保護する方法。
  4. 請求項２に記載の方法であって、
    化合物半導体ウェハを作るステップが、リン化インジウム（ＩｎＰ）の化合物半導体ウェハを作ることを含む半導体ウェハの表面を保護する方法。
  5. 請求項１に記載の方法であって、
    化合物半導体ウェハ構造を作るステップが、化合物半導体ウェハ上に半導体素子を形成することを含む、化合物半導体ウェハ構造の表面にコーティングする方法。
  6. 請求項６に記載の方法であって、
    化合物半導体ウェハ構造を作るステップが、化合物半導体ウェハ上に半導体集積回路を形成することを含む、化合物半導体ウェハの表面にコーティングする方法。
  7. 請求項１に記載の方法であって、
    結晶性高純度Ｇａ２Ｏ３蒸発源を配置するステップが、一つの閉端部と一つの開端部を有する通常円錐形状で、且つ、電気鋳造プロセスにより作製された純金属イリジウムるつぼを使うことを含む、化合物半導体ウェハ構造の表面にコーティングする方法。
  8. 請求項１に記載の方法であって、
    結晶性高純度Ｇａ２Ｏ３蒸発源を配置するステップが、金属イリジウムるつぼを流出（ｅｆｆｕｓｉｏｎ）セル内に置くことを含む、化合物半導体ウェハ構造の表面にコーティングする方法。
  9. 請求項１に記載の方法であって、
    化合物半導体ウェハを作るステップが、ガリウム砒素の化合物半導体ウェハを作ることを含む、化合物半導体ウェハ構造の表面にコーティングする方法。
  10. 請求項２に記載の方法であって、
    結晶性ガドリニウムガリウムガーネット，Ｇａ３Ｇｄ５Ｏ１２が酸化ガリウム（ガリウム酸化物（膜））分子の蒸発源として利用される表面を保護する方法。
JP2002517873A 2000-08-04 2001-08-03 エピタキシャルウェハ装置 Pending JP2004519837A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/632,650 US6451711B1 (en) 2000-05-04 2000-08-04 Epitaxial wafer apparatus
PCT/US2001/024263 WO2002012598A1 (en) 2000-08-04 2001-08-03 Epitaxial wafer apparatus

Publications (2)

Publication Number Publication Date
JP2004519837A true JP2004519837A (ja) 2004-07-02
JP2004519837A5 JP2004519837A5 (ja) 2005-03-03

Family

ID=24536367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002517873A Pending JP2004519837A (ja) 2000-08-04 2001-08-03 エピタキシャルウェハ装置

Country Status (6)

Country Link
US (1) US6451711B1 (ja)
EP (1) EP1315852A4 (ja)
JP (1) JP2004519837A (ja)
KR (1) KR20030036668A (ja)
AU (1) AU2001278137A1 (ja)
WO (1) WO2002012598A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
WO2003063227A2 (en) * 2002-01-22 2003-07-31 Massachusetts Institute Of Technology A method of fabrication for iii-v semiconductor surface passivation
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
US7187045B2 (en) * 2002-07-16 2007-03-06 Osemi, Inc. Junction field effect metal oxide compound semiconductor integrated transistor devices
US7244520B2 (en) 2003-08-12 2007-07-17 Nippon Telegraph And Telephone Corporation Substrate for nitride semiconductor growth
WO2005061756A1 (en) * 2003-12-09 2005-07-07 Osemi, Inc. High temperature vacuum evaporation apparatus
JP2005235961A (ja) 2004-02-18 2005-09-02 Univ Waseda Ｇａ２Ｏ３系単結晶の導電率制御方法
JP4933513B2 (ja) * 2008-10-14 2012-05-16 日本電信電話株式会社 窒化物半導体成長用基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
GB2047113B (en) * 1979-04-12 1983-08-03 Union Carbide Corp Method for producing gadolinium gallium garnet
JPS607720A (ja) * 1983-06-28 1985-01-16 Nec Corp エピタキシヤル成長方法
US4935789A (en) * 1985-02-19 1990-06-19 Eaton Corporation Buried channel FET with lateral growth over amorphous region
US4802180A (en) * 1986-04-30 1989-01-31 American Telephone And Telegraph Company, At&T Bell Laboratories Growth of congruently melting gadolinium scandium gallium garnet
US4745082A (en) * 1986-06-12 1988-05-17 Ford Microelectronics, Inc. Method of making a self-aligned MESFET using a substitutional gate with side walls
US4843450A (en) 1986-06-16 1989-06-27 International Business Machines Corporation Compound semiconductor interface control
US4970060A (en) * 1988-03-04 1990-11-13 Litton Systems, Inc. Pure or mixed monocrystalline boules of lanthanum orthogallate
US4859253A (en) * 1988-07-20 1989-08-22 International Business Machines Corporation Method for passivating a compound semiconductor surface and device having improved semiconductor-insulator interface
US5055445A (en) * 1989-09-25 1991-10-08 Litton Systems, Inc. Method of forming oxidic high Tc superconducting materials on substantially lattice matched monocrystalline substrates utilizing liquid phase epitaxy
US5124762A (en) 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US5550089A (en) 1994-03-23 1996-08-27 Lucent Technologies Inc. Gallium oxide coatings for optoelectronic devices using electron beam evaporation of a high purity single crystal Gd3 Ga5 O12 source.
US5451548A (en) * 1994-03-23 1995-09-19 At&T Corp. Electron beam deposition of gallium oxide thin films using a single high purity crystal source
JPH0885873A (ja) * 1994-09-16 1996-04-02 Dowa Mining Co Ltd 有機金属錯体を用いる薄膜の製造方法
US5767388A (en) * 1995-04-26 1998-06-16 Siemens Aktiengesellschaft Methane sensor and method for operating a sensor
US5665658A (en) * 1996-03-21 1997-09-09 Motorola Method of forming a dielectric layer structure
US5597768A (en) 1996-03-21 1997-01-28 Motorola, Inc. Method of forming a Ga2 O3 dielectric layer
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US5920105A (en) 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
EP0856600B1 (en) * 1997-01-30 2001-04-25 Nippon Telegraph And Telephone Corporation LiGa02 single crystal, single-crystal substrate, and method of manufacturing the same
US6030453A (en) * 1997-03-04 2000-02-29 Motorola, Inc. III-V epitaxial wafer production
JP3734586B2 (ja) 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
US6207976B1 (en) 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
US6094295A (en) * 1998-02-12 2000-07-25 Motorola, Inc. Ultraviolet transmitting oxide with metallic oxide phase and method of fabrication
US5945718A (en) 1998-02-12 1999-08-31 Motorola Inc. Self-aligned metal-oxide-compound semiconductor device and method of fabrication
US6150677A (en) 1998-02-19 2000-11-21 Sumitomo Electric Industries, Ltd. Method of crystal growth of compound semiconductor, compound semiconductor device and method of manufacturing the device
US6006582A (en) * 1998-03-17 1999-12-28 Advanced Technology Materials, Inc. Hydrogen sensor utilizing rare earth metal thin film detection element
JP3850580B2 (ja) 1999-03-30 2006-11-29 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP1315852A4 (en) 2005-02-02
EP1315852A1 (en) 2003-06-04
AU2001278137A1 (en) 2002-02-18
KR20030036668A (ko) 2003-05-09
US6451711B1 (en) 2002-09-17
WO2002012598A1 (en) 2002-02-14

Similar Documents

Publication Publication Date Title
US6469357B1 (en) Article comprising an oxide layer on a GaAs or GaN-based semiconductor body
US6501121B1 (en) Semiconductor structure
CA1299982C (en) Passivation of gallium arsenide electron devices
US5962883A (en) Article comprising an oxide layer on a GaAs-based semiconductor body
EP0097772B1 (en) Structure comprising a monocrystalline substrate supporting a device layer of semiconductor material
US5888296A (en) Method for making a ferroelectric semiconductor device and a layered structure
US6030453A (en) III-V epitaxial wafer production
Tsutsui et al. Optimum growth conditions of GaAs (111) B layers for good electrical properties by molecular beam epitaxy
KR20070044441A (ko) 고 ｋ 유전체 재료와 사용되는 계면 층
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
US6451711B1 (en) Epitaxial wafer apparatus
JPH01270593A (ja) 化合物半導体層形成方法
US6271069B1 (en) Method of making an article comprising an oxide layer on a GaAs-based semiconductor body
JP2004519837A5 (ja)
JP2000068497A (ja) ＧａＮ系化合物半導体装置
US6036769A (en) Preparation of semiconductor substrates
EP0108910B1 (en) Method of forming a passivated compound semiconductor substrate
JP3416051B2 (ja) Ｉｉｉ−ｖ族化合物半導体装置の製造方法
JPH04199507A (ja) ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法
EP0863539A1 (en) Insulator-compound semiconductor interface-structure and methods of fabrication
JPH0526760B2 (ja)
JPH0573330B2 (ja)
Asano et al. Microstructure of the a-Si1-xCx: H/c-Si Interface
JPH0628247B2 (ja) シリコン基板上における高抵抗ガリウム砒素の製造方法
JPH10303219A (ja) 化合物半導体装置及びその製造方法