KR101226905B1 - 3족 질화물 반도체 증착용 기판의 재생 방법 - Google Patents

3족 질화물 반도체 증착용 기판의 재생 방법 Download PDF

Info

Publication number
KR101226905B1
KR101226905B1 KR1020120083822A KR20120083822A KR101226905B1 KR 101226905 B1 KR101226905 B1 KR 101226905B1 KR 1020120083822 A KR1020120083822 A KR 1020120083822A KR 20120083822 A KR20120083822 A KR 20120083822A KR 101226905 B1 KR101226905 B1 KR 101226905B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
group iii
substrate
iii nitride
semiconductor layer
Prior art date
Application number
KR1020120083822A
Other languages
English (en)
Other versions
KR20120120914A (ko
Inventor
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020120083822A priority Critical patent/KR101226905B1/ko
Publication of KR20120120914A publication Critical patent/KR20120120914A/ko
Application granted granted Critical
Publication of KR101226905B1 publication Critical patent/KR101226905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Weting (AREA)

Abstract

본 개시는, 그 위에 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 되어 있고, 돌기가 형성된 기판을 준비하는 단계; 그리고, 3족 질화물 반도체를 제거하여 기판을 노출시키는 습식 식각 단계로서, 돌기가 일부 식각된 형태로 노출되는 습식 식각 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법에 관한 것이다.

Description

3족 질화물 반도체 증착용 기판의 재생 방법{METHOD OF RECYCLING A SUBSTRATE USED FOR DEPOSITNG III-NITRIDE SEMICONDUCTOR THEREON}
본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 증착용 기판의 재생 방법에 관한 것으로, 특히 습식 식각을 이용하는 3족 질화물 반도체 증착용 기판의 재생 방법에 관한 것이다.
여기서, 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어지며, 주로 광소자(발광소자, 수광소자)의 제조에 이용되고, 현재 발광 다이오드 및 레이저 다이오드의 제조에 많이 이용되고 있다. 이외에도 트랜지스터 등에 이용되고 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 저온 버퍼층(200), 저온 버퍼층(200) 위에 성장되는 제1 n형 3족 질화물 반도체층(250), 제1 n형 3족 질화물 반도체층(250) 위에 성장되는 제2 n형 3족 질화물 반도체층(300), 제2 n형 3족 질화물 반도체층 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), 그리고 p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 제2 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 제1 n형 3족 질화물 반도체층(250)은 발광소자 내의 결정 결함을 감소시키기 위해 구비되는 층이며, 도핑되지 않거나 제2 n형 3족 질화물 반도체층(300)에 비해 약하게 도핑된다. 바람직하게는 제1 n형 3족 질화물 반도체층(250)은 GaN으로 이루어진다.
도 2 및 도 3은 도 1의 3족 질화물 반도체 발광소자를 만드는 과정의 일 예를 나타내는 도면으로서, 먼저 도 2에서와 같이, 직경이 2인치 또는 4인치 사파이어 기판(100) 위에 성장되는 저온 버퍼층(200), 제1 n형 3족 질화물 반도체층(250), 제2 n형 3족 질화물 반도체층(300), 활성층(400), 그리고 p형 3족 질화물 반도체층(500)이 성장된다. 다음으로 도 3에서와 같이, 식각 공정을 통해 제2 n형 3족 질화물 반도체층(300)을 노출시킨 다음, 포토리소그라피 공정을 거쳐 p측 전극(600), p측 본딩 패드(700) 그리고 n측 본딩 패드(800)를 증착한다. 이후 이렇게 형성된 웨이퍼를 스크라이빙-브레이킹 공정을 거쳐 도 1에서와 같은 개별 칩으로 만든다.
개별 칩으로 되기에 앞서, 불량으로 판별이 되면, 반도체층을 제거함으로써 기판(100)을 다시 사용할 수 있게 된다. 종래에는 기계적 연마 과정을 통해 이 반도체층을 제거하였다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 3족 질화물 반도체 증착용 기판의 재생 방법에 있어서, 3족 질화물 반도체와 다른 물질로 된 기판 위에 증착된 3족 질화물 반도체를 건식 식각을 이용하여 기판이 노출되지 않도록 제거하는 건식 식각 단계; 그리고, 건식 식각을 통해 노출된 3족 질화물 반도체를 습식 식각을 이용하여 제거하여 기판을 노출시키는 습식 식각 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법이 제공된다.
본 개시에 따른 다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 증착용 기판의 재생 방법에 있어서, 그 위에 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 된 기판을 준비하는 단계; 그리고, 염기성 물질을 식각액으로 사용하여, 3족 질화물 반도체를 제거하여 기판을 노출시키는 습식 식각 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법이 제공된다.
본 개시에 따른 또다른 태양에 의하면(According to another aspect of the present disclosure), 3족 질화물 반도체 증착용 기판의 재생 방법에 있어서, 그 위에 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 되어 있고, 돌기가 형성된 기판을 준비하는 단계; 그리고, 3족 질화물 반도체를 제거하여 기판을 노출시키는 습식 식각 단계;로서, 돌기가 일부 식각된 형태로 노출되는 습식 식각 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법이 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2 및 도 3은 도 1의 3족 질화물 반도체 발광소자를 만드는 과정의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 3족 질화물 반도체 증착용 기판의 재생 방법의 일 예를 나타내는 도면으로
도 5는 본 개시에 따른 3족 질화물 반도체 증착용 기판의 재생 방법의 다른 예를 나타내는 도면,
도 6은 도 5에 도시된 재생 방법에 따라 재생된 기판의 예들을 나타내는 도면,
도 7에 건식 식각 후 3족 질화물 반도체의 일 예를 나타내는 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4는 본 개시에 따른 3족 질화물 반도체 증착용 기판의 재생 방법의 일 예를 나타내는 도면으로서, 도 2에 도시된 웨이퍼(A)와 도 3에 도시된 웨이퍼(B)가 함께 되어 있다. 웨이퍼(A)는 3족 질화물 반도체와 다른 물질로 된 기판(10; 예: C면 사파이어 기판)과 기판(10) 위에 성장되는 저온 버퍼층(20), 제1 n형 3족 질화물 반도체층(25), 제2 n형 3족 질화물 반도체층(30), 활성층(40), 그리고 p형 3족 질화물 반도체층(50)을 포함한다. 웨이퍼(B)는 3족 질화물 반도체와 다른 물질로 된 기판(10; 예: C면 사파이어 기판)과 기판(10) 위에 성장되는 저온 버퍼층(20), 제1 n형 3족 질화물 반도체층(25), 제2 n형 3족 질화물 반도체층(30), 활성층(40), p형 3족 질화물 반도체층(50), p측 전극(60), p측 본딩 패드(70) 그리고 n측 본딩 패드(80)를 포함한다.
본 개시는 습식 식각을 통해 3족 질화물 반도체(20,25,30,40,50)를 제거하여 기판(10)을 노출시킴으로써 기판(10)을 재생하는 것에 관한 것이다. 3족 질화물 반도체(20,25,30,40,50)에 다른 반도체 또는 SiO2와 같이 절연체 등이 삽입 또는 대체될 수 있으며, 본 개시는 이러한 물질의 포함을 배제하는 것은 아니다. 예를 들어 저온 버퍼층(20)으로서 SiC가 이용될 수 있다.
바람직하게는 식각액으로서 인산(H3PO4)과 황산(H2SO4)같은 산 물질이 아니라 수산화나트륨(NaOH)과 수산화칼륨(KOH)과 같은 염기 물질을 이용함으로써, 노출된 기판(10)의 손상을 더 줄여 양질의 재생 기판(10)을 얻을 수 있게 된다. 특히, 패턴이 형성된 기판을 이용한 발광소자(예: 발광다이오드)의 제작에 있어서 발광소자의 광특성은 기판에 형성된 패턴의 모양에 따라 민감하게 영향을 받게 된다. 이는 3족 질화물 활성층으로부터 발생된 빛이 기판 쪽으로 진행하면서 패턴(돌기 또는 오목부)에 의해서 굴절, 반사 및 산란 현상을 일으켜 발광소자 광추출 효율에 영향을 주기 때문이다. 따라서 재생 작업시 패턴 모양의 변화가 초래되면 재생 기판을 이용한 발광소자 제작시 광적 특성 변화가 우려될 수 있다. 특히 패턴의 높이가 에칭으로 인하여 낮아지게 되면 패턴에 의한 광 반사, 굴절 및 산란 현상이 감소하게 되어 발광소자의 광추출 효율이 저하될 수 있다. 산 물질을 이용한 3족 질화물층 제거 방법은 3족 질화물층 제거에는 효과적이나 동시에 기판에도 손상이 가해질 수 있으며 특히 패턴 모양에 심각한 손상을 초래할 수 있다. 본 발명자들에 의한 연구에 의하면, 염기성 물질은 산에 비해서 3족 질화물층 제거 속도가 느리지만 기판에 손상이 매우 미미한 것으로 확인되었으며, 특히 (0001)-C 평면 사파이어 기판에 거의 손상을 입지 않는 것이 발견되었다. 일반적으로 사파이어 기판의 최상위 면이 (0001)-C 평면으로 구성이 되기 때문에 염기성 물질을 이용한 재생 작업은 사파이어 패턴의 높이 변화에 영향이 없게 된다.
또한 바람직하게는 습식 식각에 앞서 건식 식각을 행한다. 건식 식각을 통해 본 개시에 따른 재생 기판을 얻기까지에 드는 시간을 줄일 수 있게 된다. 도 4에 도시된 바와 같이, 3족 질화물 반도체(20,25,30,40,50)에는 다수의 전위 결함(90; Dislocation Defects)이 존재한다. 3족 질화물 반도체와 다른 물질로 된 기판(10) 위에 3족 질화물 반도체(20,25,30,40,50)를 성장하면, 상호간 큰 격자 부정합에 의해서 매우 높은 결정 결함이 형성된다. 일반적으로 격자 결함 밀도가 108~1010/cm2 정도가 형성되는 것으로 알려져 있다. 이는 1um2당 1개 내지 100개의 격자 결합이 형성되는 것을 의미한다. 이렇게 형성되는 격자 결함은 일반적으로 박막의 성장 방향으로 진행되고(threading dislocation), 성장이 지속될수록 격자 결함이 합쳐지거나 휘게 되어 박막의 두께가 두꺼워질수록 그 결정 결함 밀도가 줄어들게 된다. 따라서 습식 식각은 표면에 들어난 결정결함이 많을수록 빨리 진행이 된다. 그러므로 ICP와 같은 건식 식각을 이용하여 일정 깊이까지 3족 질화물 반도체를 제거한 후 습식 식각을 행하게 되면 습식 식각을 촉진시킬 수 있다. 한편, 발광소자를 제조함에 있어서, 전위 결함(90)이 발광소자의 상부에 이르는 것을 방지하기 위한 구조가 도입되는 경우가 있다. 예를 들어, 제1 n형 3족 질화물 반도체층(25) 또는 제2 n형 3족 질화물 반도체층(30)에 AlGaN/GaN 초격자 구조를 도입하여 이러한 역할을 할 수 있다. 이 경우에도 건식 식각을 통해, 이 방지 구조를 제거한다면, 위 효과에 더하여, 보다 많은 전위 결함(90)을 노출시킴으로써 습식 식각을 촉진할 수 있게 된다. 도 7에 건식 식각 후 3족 질화물 반도체를 나타내었다.
더욱 바람직하게는 제1 n형 3족 질화물 반도체층(25)에 이르기까지 건식 식각이 행해진다. 그러나 과도하게 건식 식각을 진행할 경우 기판(10)이 건식 식각에 의해서 손상을 받을 수 있고, 특히 기판(10)에 돌기가 형성된 경우에 돌기가 손상될 수 있어, 이후 재생된 기판(10)에 다시 3족 질화물 반도체를 성장시킬 때 문제를 야기할 수 있다. p형 3족 질화물 반도체층(50) 또는 제2 n형 3족 질화물 반도체층(30)에 이르기까지 건식 식각을 행하는 것도 가능하지만, 제1 n형 3족 질화물 반도체층(25)에 이르기까지 건식 식각하는 것에 비해 습식 식각의 시간이 많이 소요된다.
건식 식각을 행한 후, 예를 들어, 부동액에 5~30% 비율로 수산화나트륨(NaOH)를 첨가한 식각액을 사용하여, 150℃~220℃ 온도에서 습식 식각함으로써, 기판(10)을 노출시켜 기판(10) 재생을 완료할 수 있다. 부동액 사용시 수산화나트륨(NaOH) 수용액보다 높은 끓는 점을 얻을 수 있으며, 물의 끓는 점보다 부동액의 끓는 점이 높아 보다 높은 온도에서 식각을 할 수 있게 된다. 수산화나트륨(NaOH)의 비율이 너무 작은 경우에 식각이 진행이 느려지며, 너무 많은 경우에 식각이 빨라 공정의 제어에 어려움을 겪을 수 있다.
도 5는 본 개시에 따른 3족 질화물 반도체 증착용 기판의 재생 방법의 다른 예를 나타내는 도면으로서, 돌기(11)가 형성된 기판(10)에 3족 질화물 반도체(31)가 성장되어 있다. 3족 질화물 반도체(31)는 반드시 저온 버퍼층(20), 제1 n형 3족 질화물 반도체층(25), 제2 n형 3족 질화물 반도체층(30), 활성층(40), 그리고 p형 3족 질화물 반도체층(50) 모두를 포함해야 하는 것은 아니다(이것은 본 개시의 모든 예에서 마찬가지이다). 건식 식각 후 습식 식각함으로써, 돌기(11)가 마련된 기판(10)을 재생할 수 있게 된다. 바람직하게는 전위 결함이 다수 존재하는 제1 n형 3족 질화물 반도체층(50)에까지 건식 식각을 행한다.
도 6은 도 5에 도시된 재생 방법에 따라 재생된 기판의 예들을 나타내는 도면으로서, 위쪽 사진에서, 3족 질화물 반도체가 성장되는 기판 상면 또는 기판(10)은 손상이 없음을 알 수 있다. 돌기(11)는 기본 원추형을 유지한 상태에서 복수의 면들이 나타나기 시작한다. 날카로운 선들에 의해 이 면들이 구분되어 있다. 습식 식각을 더 진행하면, 가운데 사진에서와 같이, 함입 (습식 식각) 측면(12)과 돌출 (습식 식각) 측면(13)이 교대로 나타나게 된다(여기서 C면 사파이어 기판이 사용되었으며, 돌기의 높이는 1.03um이고, 폭은 2.27um였다). 습식 식각이 더 진행됨에 따라, 아래쪽 사진에서와 같이, 돌기(11)의 바닥 쪽이 전체적으로(generally) 각각의 변이 돌출된 삼각형 형태 즉, 6각형에 가까워지며, 돌기(11)의 측면들은 원추형을 벗어나 더욱 날카로워(sharp)진다. 습식 식각이 많이 진행되어, 돌기(11) 주변의 기판(10) 상면 또한 식각되어 있다(여기서 돌기의 높이는 0.92um이고, 폭은 2.15um였다). 돌기(11) 주변의 기판(10) 상면이 일부 식각되더라도 기판 상면 또는 기판(10)은 여전히 평활한 면을 유지하여 d본 개시에 따라 함임 (습식 식각) 측면(12) 및 돌출 (습식 식각) 측면(13)을 가지는 돌기(11)를 구비함으로써, 다양한 스캐링면을 가지는 재생 기판(10)을 만들 수 있게 된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 된 기판을 습식 식각을 통해 재생하는 3족 질화물 반도체 증착용 기판의 재생 방법. 연마를 통해 이용하는 경우에 기판의 면이 손상될 수 있으며, 기판에 돌기가 형성된 경우에는 돌기의 제거 없이 기판을 재생하기가 어려웠으나, 이러한 문제점을 개선하고 있다.
(2) 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 된 기판을 염기성 물질을 식각액으로 하는 습식 식각을 통해 재생하는 3족 질화물 반도체 증착용 기판의 재생 방법.
(3) 3족 질화물 반도체가 증착되어 있으며, 3족 질화물 반도체와 다른 물질로 된 기판을 건식 식각 후 습식 식각을 통해 재생하는 3족 질화물 반도체 증착용 기판의 재생 방법.
(4) 재생 전 돌기를 그대로 이용할 수 있는 3족 질화물 반도체 증착용 기판의 재생 방법.
(5) 3족 질화물 반도체가 n형 3족 질화물 반도체층을 포함하며, 건식 식각 단계에서 n형 3족 질화물 반도체층이 노출되는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
(6) 3족 질화물 반도체가 n형 3족 질화물 반도체층을 포함하며, n형 3족 질화물 반도체층이 제1 n형 3족 질화물 반도체층과 도핑된 제2 n형 3족 질화물 반도체층을 포함하고, 제1 n형 3족 질화물 반도체층이 제2 n형 3족 질화물 반도체층보다 기판에 더 가깝게 위치하고, 제2 n형 3족 질화물 반도체층보다 상대적으로 덜 도핑되거나 도핑되지 않으며, 건식 식각 단계에서 적어도 제2 n형 3족 질화물 반도체층의 일부가 제거되는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법. 참고로, 3족 질화물 반도체층(예: GaN)는 도핑되지 않더라도 n형을 가진다.
(7) 3족 질화물 반도체가 n형 3족 질화물 반도체층과, n형 3족 질화물 반도체층보다 기판에 더 멀리 위치하는 p형 3족 질화물 반도체층을 포함하며, 건식 식각 단계에서 적어도 p형 3족 질화물 반도체층의 일부가 제거되는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법. 이는 본 개시가 발광소자에 적용되었을 때 특히 적합하다.
(8) 식각액에 사용되는 염기성 물질이 수산화나트륨(NaOH)인 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법. 이러한 구성은 3족 질화물 반도체 증착에 가장 보편적으로 이용되는 사파이어 기판, 특히 C면 사파이어 기판의 재생에 적합하다.
(9) 부동액에 5~30% 비율로 수산화나트륨(NaOH)를 첨가한 식각액을 사용하여 식각액의 끓는 점을 높인 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
본 개시에 따른 하나의 3족 질화물 반도체 증착용 기판의 재생 방법에 의하면, 습식 식각을 통해 기판을 재생할 수 있게 된다.
본 개시에 따른 다른 하나의 3족 질화물 반도체 증착용 기판의 재생 방법에 의하면, 기판 면의 손상이 적은 기판을 재생할 수 있게 된다.
본 개시에 따른 또 다른 하나의 3족 질화물 반도체 증착용 기판의 재생 방법에 의하면, 돌기가 형성된 기판을 재생할 수 있게 된다.
본 개시에 따른 또 다른 하나의 3족 질화물 반도체 증착용 기판의 재생 방법에 의하면, 건식 식각을 통해 습식 식각을 단축할 수 있게 된다.
기판: 10 저온 저퍼층: 20

Claims (5)

  1. 3족 질화물 반도체 증착용 기판의 재생 방법에 있어서,
    3족 질화물 반도체와 다른 물질로 되어 있고, 상부에 3족 질화물 반도체가 증착되어 있으며, 돌기가 형성된, 기판을 준비하는 단계;
    3족 질화물 반도체를 건식 식각을 이용하여 기판이 노출되지 않도록 제거하는 건식 식각 단계; 및
    3족 질화물 반도체를 제거하여 기판을 노출시키는 습식 식각 단계;로서, 돌기가 일부 식각된 형태로 노출되는 습식 식각 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    습식 식각 단계에서 식각액으로 염기성 물질을 사용하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
  4. 청구항 1에 있어서,
    습식 식각 단계에서 식각액으로 염기성 물질을 사용하는 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
  5. 청구항 1, 청구항 3 및 청구항 4 중의 어느 한 항에 있어서,
    기판은 C면 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 증착용 기판의 재생 방법.
KR1020120083822A 2012-07-31 2012-07-31 3족 질화물 반도체 증착용 기판의 재생 방법 KR101226905B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120083822A KR101226905B1 (ko) 2012-07-31 2012-07-31 3족 질화물 반도체 증착용 기판의 재생 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120083822A KR101226905B1 (ko) 2012-07-31 2012-07-31 3족 질화물 반도체 증착용 기판의 재생 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038252A Division KR101323274B1 (ko) 2011-04-25 2011-04-25 3족 질화물 반도체 증착용 기판의 재생 방법

Publications (2)

Publication Number Publication Date
KR20120120914A KR20120120914A (ko) 2012-11-02
KR101226905B1 true KR101226905B1 (ko) 2013-01-29

Family

ID=47507501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120083822A KR101226905B1 (ko) 2012-07-31 2012-07-31 3족 질화물 반도체 증착용 기판의 재생 방법

Country Status (1)

Country Link
KR (1) KR101226905B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201444118A (zh) * 2013-05-03 2014-11-16 Univ Dayeh 具有氮化鎵磊晶層的藍寶石基板的回收方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774109A (ja) * 1993-09-01 1995-03-17 Sumitomo Electric Ind Ltd 化合物半導体基板および半導体基板の再利用法
KR100569796B1 (ko) * 1997-04-17 2006-04-10 크리 인코포레이티드 실리콘 카바이드 기판의 표면 재생 방법
KR20080113479A (ko) * 2007-06-25 2008-12-31 엘지이노텍 주식회사 웨이퍼 재활용 방법
KR20110021670A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774109A (ja) * 1993-09-01 1995-03-17 Sumitomo Electric Ind Ltd 化合物半導体基板および半導体基板の再利用法
KR100569796B1 (ko) * 1997-04-17 2006-04-10 크리 인코포레이티드 실리콘 카바이드 기판의 표면 재생 방법
KR20080113479A (ko) * 2007-06-25 2008-12-31 엘지이노텍 주식회사 웨이퍼 재활용 방법
KR20110021670A (ko) * 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법

Also Published As

Publication number Publication date
KR20120120914A (ko) 2012-11-02

Similar Documents

Publication Publication Date Title
US10879065B2 (en) III-V compound semiconductors in isolation regions and method forming same
KR101006139B1 (ko) 질화물 반도체 발광 소자의 제조방법
JP2007305999A (ja) 垂直構造窒化ガリウム系ｌｅｄ素子の製造方法
US9087933B2 (en) Light-emitting diode and method for preparing the same
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
JP2007053381A (ja) 垂直構造の窒化ガリウム系ｌｅｄ素子の製造方法
JP2012502496A (ja) 窒化物半導体発光素子およびその製造方法
US20110291074A1 (en) Semi-Polar Nitride-Based Light Emitting Structure and Method of Forming Same
JP3546023B2 (ja) 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
JP2000331937A (ja) 半導体基材及びその作製方法
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
CN116783335A (zh) 半导体基板、半导体器件、电子设备
US8022412B2 (en) Epitaxial structure having low defect density
JP2008211250A (ja) 半導体基材及びその作製方法
KR101323274B1 (ko) 3족 질화물 반도체 증착용 기판의 재생 방법
KR101226905B1 (ko) 3족 질화물 반도체 증착용 기판의 재생 방법
KR101226904B1 (ko) 3족 질화물 반도체 증착용 기판의 재생 방법
JP5246236B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5004885B2 (ja) 半導体構造の加工方法
KR101116905B1 (ko) 질화물 반도체 결정 성장 방법
JP4964430B2 (ja) 半導体素子形成用基板及びエピタキシャルウェーハ並びにそれらを利用した半導体素子及び半導体デバイス
JPH10189498A (ja) ３−５族化合物半導体チップの製造方法
KR20140131891A (ko) 3족 질화물 반도체 적층체
JP3471687B2 (ja) 半導体基材及びその製造方法
JP6971415B1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 8