JP2008211250A - 半導体基材及びその作製方法 - Google Patents

Abstract

【課題】 マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ること、また従来困難であったＡｌＧａＮの選択成長ができない問題を解決する事を目的とする。さらにＳｉ基板等を用いた場合の反りやクラックの発生を押さえることを目的とする。
【解決手段】 １は基板であり、２は該基板１上に気相成長された半導体結晶をそれぞれ示している。基板１の結晶成長面には凸部１１及び凹部１２が形成されており、前記凸部１１の上方部から専ら結晶成長が行われるよう構成されている。前記凸部１１は、その幅aが０＜a＜１μmの範囲のサブミクロンオーダーとされ、且つ、上記基板表面に対して該凸部の占有する面積の割合が５０％以下とされる。
【選択図】 図１

Description

本発明は、半導体基材及びその作製方法に関し、特に転位欠陥が生じ易い半導体材料を用いる場合に有用な構造及び方法に関するものである。

ＧａＮ系材料を結晶成長する場合、ＧａＮ系材料は格子整合する基板がないためにサファイア、ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない基板を用いている。しかしながら、格子整合しないことに起因し作製したＧａＮの膜中には１０¹⁰個／ｃｍ²もの転位が存在している。近年高輝度の発光ダイオード、半導体レーザーなどが実現されているが、特性向上を図るためには転位密度の低減が望まれている。

この転位密度低減を図る方法としては、例えばＧａＮ系半導体結晶等を、バッファ層及びＧａＮ基板上に気相成長するにあたり、前記基板上に部分的なマスクを設けて選択成長する事でラテラル方向の結晶成長を行わせ、転位密度を低減した高品質な結晶を得る方法が提案されている（例えば特開平１０−３１２９７１号公報）。

しかしながら上記の方法によれば、マスク層上にラテラル方向成長された部分において、ラテラル成長方向にc軸が微小量ながら傾斜するといった問題が生じ、これにより結晶品質が低下するという新たな問題が有ることが判明した（MRS1998 Fall 、Meeting 予稿集G3・1）。これは、Ｘ線ロッキングカーブ測定（ＸＲＣ）の入射方位依存性を測定（¢スキャン）することでも確認できる。即ち、ラテラル成長方向からの入射Ｘ線によるＸ線ロッキングカーブの半値全幅（ＦＷＨＭ）は、マスク層のストライプ方向からのＸ線によるＦＷＨＭ値より大きくなっており、C軸の微小傾斜（チルティング）に方位依存性がある事を示している。この事は、マスク上のラテラル成長の合体部分に新たな欠陥を多数誘起する可能性を示唆している。

また、マスク層材料として汎用されているものはＳｉＯ₂なのであるが、その上に結晶成長層が積重されるとＳｉ成分がこの結晶成長層中に移行するという、いわゆるオートドーピング汚染の問題があることも判明した。
さらに、Ａｌを含む半導体材料、例えばＡｌＧａＮをＳｉＯ₂マスク層付き基板上に成長させた場合、マスク層上にも結晶成長し、選択成長自体が効果的に行えないという問題もあった。

このような問題を解消する試みとして、ＳｉＣのベース基板上にバッファ層及びＧａＮ層を設けた基板に対して、ＳｉＣ層にまで至るストライプ溝加工を施して凸部を形成し、この凸部の上方部に位置することになるＧａＮ層から結晶成長させる方法が提案されている（MRS 1998 Fall Meeting予稿集G3．38）。この方法によればＳｉＯ₂マスク層無しで選択成長させる事も出来、上述のＳｉＯ₂マスクを用いることに起因する各種の問題を解消することが可能となる。

上記方法は、ベース基板としてサファイア基板を使用する事ができその方法も開示されている（例えば、特開平１１−１９１６５９号公報）。しかしながら上記方法では、サファイアベース基板上にバッファ層材料ならびにＧａＮ系材料を結晶成長させ、一旦成長炉から取り出し溝加工を施し、その後再び結晶成長を行うというステップが必要となることから、製造プロセスが複雑化するという新たな不都合が発生し、作業工程が多くなりコストがかかるなどの問題を有していた。

またＳｉ基板上にＧａＮ系材料を結晶成長する試みもなされているが、ＧａＮ系結晶を成長すると熱膨張係数差に起因した反りやクラックが発生し良質の結晶成長を行えない問題があった。

さらに、上述したラテラル方向成長技術を用いる場合、基板からの貫通転位を可及的に低減するには非マスク部を細く形成することが効果的なのであるが、前記の反りに起因してフォトリソグラフィが正確に行えない問題があり細いパターンを基板全面に形成する事が困難であった。

従って本発明は上記問題に鑑み、マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ることを目的としている。また従来困難であったＡｌＧａＮの選択成長ができない問題を解決する事を目的としている。さらにＳｉ基板等を用いた場合の反りやクラックの発生を押さえることを目的としている。

本発明の半導体基材は、基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長された半導体基材において、前記凸部は、その幅aが０＜a＜１μmの範囲とされ、且つ、上記基板表面に対して該凸部の占有する面積の割合が５０％以下とされていることを特徴とするものである。

上記した如き半導体基材において、基板表面に対して凸部の占有する面積の割合が、２〜３０％とすることは、転位欠陥を可及的に少なくする観点からは好ましいものである。

本発明の他の半導体基材は、基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長された半導体基材において、前記凸部は、その幅aが０＜a＜１μmの範囲とされ、且つ、上記基板表面に対して該凸部の占有する面積の割合が５０〜７０％とされていることを特徴とするものである。

また本発明のさらに他の半導体基材は、基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は該凹凸面における凸部の上方部から専ら結晶成長された半導体基材において、前記凸部の幅aが０＜a＜１μmの範囲とされ、且つ、該凸部の幅ａが前記凹部の幅ｂと同等以下とされている部分を有することを特徴とするものである。

本発明は、バッファ層等すら形成していない状態の基板に対して凹凸面を設けることで、結晶成長当初から実質的に低転位領域を形成可能なラテラル成長を起こす素地面を予め提供しておく点に特徴を有する。即ち、気相成長させた場合、成長初期には基板表面全体で結晶成長が起こり得るが、やがて凸部の上方部での成長が優位となり、この結果凹部に原材料が拡散しにくくなり、ひいては凸部の上方部から専ら成長された層にて上記の凹凸面が覆われるというものである。この凸部の成長ではＣ軸と垂直方向のいわゆるラテラル成長が起き、実質的に低転位領域の形成がマスク層レス（従来のようにマスク層を用いることなしに）で達成されることになる。しかもこの成長は、基板直上に位置する層（例えばバッファ層）の結晶成長から行い得るので、その後の成長工程を連続して行うことができるというメリットがある。

加えて、請求項１記載の発明にあっては、前記凸部の幅aを０＜a＜１μmというサブミクロンオーダーの範囲とし、且つ、上記基板表面に対して該凸部の占有する面積を５０％以下としたので、凸部の上方部から専ら成長された層にて上記の凹凸面が覆うまでに必要とする結晶厚みが薄くて済むことになる。その結果、結晶が保有する熱膨張応力が低減されて反りの発生を抑えることができる。

また、請求項２記載の発明では、上記構成において基板表面に対して凸部の占有する面積の割合を、特に２〜３０％とすることで、上記作用に加えて転位欠陥の承継も最小限に抑制することができる。つまり、転位線が延伸する可能性のある凸部面積割合を、ラテラル成長が達成し得る必要最小限の程度としたので、その上に成長される結晶に含まれてしまう転位欠陥を極小値に近づけることができるのである。

請求項３記載の発明は、発明の観点を変えて、結晶厚みを極小にすることを専ら意図して、凸部の幅aを０＜a＜１μmの範囲とし、且つ、上記基板表面に対して該凸部の占有する面積割合を５０〜７０％としたものである。即ち、凸部の占有面積割合を大きくすることは、凸部の密集度を増加させることに帰着し、そのような凸部が存在する基板に対して上記のラテラル成長を生起せしめると、成長開始から短時間で凸部の上方部から専ら成長された層にて凹凸面が覆われ、結果としてより薄くて、而してより反り問題が改善された結晶層が得られるのである。

請求項４に係る発明は、転位欠陥の極小化を目指した具体的アプローチの発明であって、例えば凸部を平行なストライプ状に設ける場合等において、凸部の幅aが０＜a＜１μmの範囲とされ、且つ、該凸部の幅ａが前記凹部の幅ｂと同等以下とされている部分を有するよう凸部を形成するので、転位線の遮断効のある凹部が支配的なストライプ形状となり、転位欠陥の承継性が低く抑ええられて結果的に転位欠陥が抑制されることになる。

以上説明した通りの本発明の半導体基材及びその作製方法によれば、基板に対して凸部を設けておくことで、マスク層を使用することなく低転位領域を形成可能なラテラル成長を行わせることができる。従ってマスク層を形成することに起因する問題点である軸の微小チルティングによるラテラル成長部の合体部分の新たな欠陥の発生の問題やオートドーピングの問題、Al含有半導体材料が選択成長不可という問題を解消できる。 また、基板に凹凸面を設けた後に、一回の成長でバッファ層成長から発光部等の半導体結晶層の成長を連続して行えるので、製造プロセスの簡略化が図れるという利点がある。また貫通転位のもととなる凸部の幅、面積を規定することで低転位密度領域を相対的に広くしたり、凹凸を覆い平坦化するのに用する厚みを薄くできる利点がある。
さらに空洞部の利用による反射率向上や、残留歪の現象などの効果もあり特性向上、低コスト化の面から非常に価値のある発明である。

以下図面に基いて、本発明の実施態様につき詳細に説明する。
図１（ａ）乃至（ｃ）は本発明に係る半導体基材の結晶成長状態を説明するための断面図である。図において、１は基板であり、２は該基板１上に気相成長された半導体結晶をそれぞれ示している。基板１の結晶成長面には凸部１１及び凹部１２が形成されており、前記凸部１１の上方部から専ら結晶成長が行われるよう構成されている。

本発明でいう基板とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＧａＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。またこれら基板からｏｆｆしたものを用いてもよい。

基板1上に成長される半導体結晶としては種々の半導体材料を用いることができ、ＡｌＸＧａ1-Ｘ-ＹＩｎＹＮ（０≦ｘ≦１，０≦ｙ≦１）ではｘ、ｙの組成比を変化させたＧａＮ、Ａｌ_0.5Ｇａ_0.05Ｎ、Ｉｎ_0.5Ｇａ_0.05Ｎなどが例示できる。

中でも、ＡｌＧａＮ等のＡｌを含有する半導体材料の場合、従来のマスク方式ではＳｉＯ₂マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりかかる問題が解消されるため、従来できなかったＡｌＧａＮのラテラル成長が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるＧａＮ層による光吸収がなくなり応用上特に好適である。

基板1の結晶成長面に形成される凸部１１は、その上方部から専ら結晶成長が行われるような形状とすると有効である。「上方部から専ら結晶成長が行われる」とは、凸部１１の頂点ないし頂面及びその近傍での結晶成長が優勢に行い得る状態をいい、成長初期には凹部での成長が生じてもよいが最終的には凸部１１の結晶成長が優勢となることを指す。つまり上方部を起点としたラテラル成長により低転位領域が形成されれば、従来のマスクを要するＥＬＯと同様の効果がある。これが本発明ではマスクレスで成長可能である事が特徴である。以下、この点についての説明を、図１に基づいて行う。

図１は凸部１１をストライプ状に形成したものの横断面図である。
本発明にあっては、この凸部１１の幅ａが、０＜ａ＜１μｍとされる。このように、サブミクロンオーダーに凸部１１の幅ａを抑制するのは、前述の通り、基板の凹凸面を覆うに要する結晶の厚さを薄肉化するため、並びに、凸部の基板表面に占める面積割合と相俟って、転位欠陥を減少させることにある。この観点より、凸部１１の幅ａを１μｍ以上とした場合は、薄肉化の目的が十分達成できないことから好ましくない。従って、幅ａは可及的に細い方が望ましいが、凹凸加工の作業性を考慮すると細すぎる幅は逆に好ましくなく、０．１＜ａ＜０．７μｍ程度の範囲で選定することが望ましい。なお、本発明でいう「凸部の幅」とは一般的には凸部頂面の幅を指すが、凸部の頂面幅と立ち上がり基底部の幅が相違する場合等においては、基底部の幅を指す場合も有る。また、溝深さ（凸部高さｈ）は本発明の効果が出る範囲内で適宜選べば良い。

凸部１１が基板表面に占める面積の割合は、目的に応じて設定することができる。先ず、半導体結晶２の厚さを薄くし、しかも低転位化を図るという本発明の一般的観点からは、凸部が占める面積割合は５０％以下とされる。サファイア基板からの転位がまっすぐ伸びる成長モードの場合、凸部の占める面積割合が少ないほど転位の承継数が減るからである。

従って凸部が占める面積割合は少ない方が好ましく、４０％以下、更には３０％以下とすることが望ましい。特に３０％以下とした場合は、転位の承継を極小化するという目的を達成し得る。但し、極端に凸部が占める面積割合を少なくするとラテラル成長自体が発生し難くなる、乃至は成長に相当の時間を要してしまうことから、２％以上は凸部面積を確保しておくことが望ましい。ゆえに、転位の承継を極小化するという観点からは、凸部が占める面積割合は２〜３０％、望ましくは４〜２０％とすることが好ましい。

一方、半導体結晶２の厚さを極小化するという観点からは、凸部が占める面積割合は５０〜７０％の範囲で選択される。このように凸部の密集度を上げることで、各凸部上方部から始まった結晶成長が互いに合体する時間を早めることができ、結果として半導体結晶２の厚さの極小化が目指せるからである。なお、面積割合が７０％を超えるよう設定すると、転位の遮断効が大きく減少するため望ましくない。

後述するが、凸部１１の望ましい形態として、ストライプ状の凸部がある。このような凸部の場合は、凸部１１の幅ａと、凹部１２の幅ｂとの関係において凸部の態様を定義できる。即ち、凸部１１の幅ａが、０＜ａ＜１μｍであることを前提とした上で、該凸部の幅ａを前記凹部の幅ｂと同等以下とすることによっても、転位欠陥の極小化を目指すことができる。この場合、幅ａと幅ｂとの関係は、基板表面全面において厳格に満たされていることは必ずしも必要でなく、基板表面の主要部分が少なくともそのように構成されていれば良い。

以下、ストライプ状の凸部の場合について、実施例を説明する。
図１(ａ)に示したものは、凸部の幅が０．５μm、基板表面に占める面積割合が５０％程度で、凸部高さｈも同程度とした場合を表している。この場合原料ガスは凹部１２及びその近傍にまで到達し得るため凹部１２での成長も生じる。また、凸部１１の上方部からも結晶成長が生じ、図１(ｂ)に示すように、凸部１１の上方部と凹部１２表面に、それぞれ結晶単位２０、２１が生成される状態となる。このような状況下、結晶成長が続くと凸部１１の上方部を起点とし横方向に成長した膜がつながって、やがて図１(ｃ)のように基板１の凹凸面を覆うことになる。この場合、凹部１２上部には低転位領域が形成され、作製した膜の高品質化が図れている。なおこの時の凹部が覆われ平坦になるまでに要する厚みは０．５μmであった。

本発明にあっては、このような凸部１１であれば特に制限はなく各種の形状を採用することができる。
具体的には、上述したような溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い場合、溝幅Ｂに対し溝深さ（凸部高さ）ｈが浅い場合、さらに溝幅Ｂに対し溝深さ（凸部高さ）ｈが非常に浅い場合、もしくは凸部１１の幅Ａに対し溝幅Ｂが非常に広い場合など種々の組み合わせを行う事ができる。特に溝幅Ｂに対し溝深さ（凸部高さ）ｈが深い場合、気相成長時に原料ガスが実質的に底部まで拡散できないため原料が効率良く凸部１１上部の成長に寄与する点で好ましい。また凸部１１の幅Ａに対し溝幅Ｂが広い場合、横方向成長の領域が多くなり低転位領域が広く形成される点で好ましい。

このような凹凸面の形成の態様としては、島状の点在型の凸部、ストライプ型の凸条からなる凸部、格子状の凸部、これらを形成する線が曲線である凸部などが例示できる。
これら凸部の態様の中でも、ストライプ型の凸条を設ける態様のものは、その作製工程を簡略化できると共に、規則的なパターンが作製容易である点で好ましい。ストライプの長手方向は任意であってよいが、基板上に成長させる材料をＧａＮとし、ＧａＮ系材料の＜１−１００＞方向にした場合｛１−１０１｝面などの斜めファセットが形成され難いため横方向成長（ラテラル成長）が早くなる。この結果凹凸面を覆うのが速くなる点で特に好ましい。

図１に示す実施例のように、空洞部１３を残したまま基板１の凹凸面を埋め込み、続いてその上に発光部を成長して発光素子を作製した場合、空洞部と半導体界面の屈折率差が大きく取れる。この結果発光部下方に向かった光がこの界面で反射される割合が増える。例えばＬＥＤを、サファイア基板面を下側にしてダイボンドを行った場合は、上方に取り出せる光量が増えるため好ましい。

また空洞部１３を残したまま埋め込む事は、基板１とその上に成長する半導体層との接触面積を小さくできるという事であるため、半導体中に格子定数差や熱膨張係数差に起因する歪を低減できる面で好ましい。この歪の低減は、サファイア上にＧａＮ系材料を厚く成長した時に発生する反りを低減させる効果がある。特に従来法ではＳｉ基板上にＧａＮ系材料を結晶成長する際に熱膨張係数差に起因した反りやクラックが発生し良質の結晶成長を行えない問題があったが、本発明による歪低減によりこの問題を解消できる。

さらに基板１とその上に成長する半導体層２との接触面積を小さくできる事を利用すると、半導体層２を厚く成長していった場合、この小さい接触部に応力が集中し、この部分から基板１と半導体層２の分離が可能となる。これを応用する事でＧａＮなどの基板が作製可能となる。

以上、基板１の上に半導体層２を一層だけ成長する場合について説明したが、転位欠陥をより少なくするために、同様な工程を２回繰り返すようにしてもよい。即ち図２に示すように、上記と同様な手法にて基板１の凹凸面を覆うように第一の半導体層２ａの結晶成長を行った後に、該第一の半導体層２ａの表面を凹凸面とする加工を施し、その上に気相成長により第一半導体層２ａの凸部の上方部から専ら結晶成長するようにして第二の半導体結晶２ｂを形成することもできる。この場合、特に基板１の凸部１１と上記第一の半導体層２ａに形成する凸部１１ａの位置とを、垂直方向にずらす態様にすれば、第二の半導体層２ｂには第一の半導体層２ａの凸部１１ａ上部にある多くの転位が伝播しないことになる。つまり、かかる構成とすれば、第二の半導体層２ｂ全域を低転位領域とすることができ、より高品質の半導体層が得られるものである。

また、第二の半導体結晶２ｂの表面をさらに凹凸面とし、その上に同様に気相成長法により形成される第３の半導体層を形成するようにしても良い。或いは、さらに同様の工程を繰り返して、複数の半導体層を多重的に形成するようにしても良い。このような構成とすれば、上述したような上下間の凸部の位置調整を意図的に行わずとも、層を重ねる毎に伝播する転位を漸減させることができる。

凸部の形成は、例えば通常のフォトリソグラフイ技術を使って凸部形状に応じてパターン化し、ＲＩＥ技術等を使ってエッチング加工を行うことで作製できる。

基板上に半導体層の結晶成長を行う方法はＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する場合はＭＯＣＶＤ法が好ましい。

基板上に半導体層の結晶成長を行う時の成長条件（ガス種、成長圧力、成長温度、など）は、本発明の効果が出る範囲内であれば、目的に応じ使い分ければよい。

［実施例１］
ｃ面サファイア基板上にフォトレジストのパターニング（幅：０．３μｍ、周期：４μｍ、ストライプ方位：ストライプ延伸方向がサファイア基板の＜１１−２０＞方向）を行い、ＲＩＥ（Reactive Ion Etching）装置で３μｍの深さまで断面方形型にエッチングした。フォトレジストを除去後、ＭＯＶＰＥ装置に基板を装着した。その後、水素雰囲気下で１１００℃まで昇温し、サーマルエッチングを行った。その後温度を５００℃まで下げ、３族原料としてトリメチルガリウム（以下ＴＭＧ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低温バッファー層を成長した。つづいて温度を１０００℃に昇温し原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流しｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における４μｍに相当する時間とした。

成長後の断面を観察すると基板凹部に成長は生じているが、図１(ｃ)に示すように凹部に空洞部１３を残したまま凹凸部を覆い、平坦になったＧａＮ膜が得られた。
この膜の上にＩｎＧａＮ（ＩｎＮ混晶比＝０．２、１００ｎｍ厚）を続けて成長して現れるピット（転位に対応している）をカウントして転位密度の評価を行ったところ２×１０⁶cm^-3と転位密度が通常報告例に比べ低減していた。

比較のために、通常のｃ面サファイア基板上に同じ成長条件でＧａＮ層、更にＩｎＧａＮ層を成膜し評価を行なった。結果は２×１０⁹cm^-3と通常報告例と同程度であり実施例−１に比べ非常に多い数であった。

通常のＥＬＯ法により実施例−１との比較を行なう事を試みた。まずサファイア基板上にバッファー層を介しＧａＮ層を１．５μm形成した。その後ＳｉＯ²膜をリフトオフにより形成するためのレジストを塗布し、露光を試みた。ところがウエハーの中心部は０．５μmのストライプが形成されるものの、ウエハー周辺部ではパターンが形成されなかった。これはウエハーの反りに起因しマスクとウエハーの距離が面内で変動しているためであることがわかった。このため０．３μmのパターン形成は断念した。

［実施例２］
実施例１で得られた膜に連続してｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を順に形成し、発光波長３７０ｎｍの紫外ＬＥＤウエハーを作製した。
その後、電極形成、素子分離を行い、ＬＥＤ素子とした。ウェハ全体で採取されたＬＥＤチップの出力の平均値と逆電流特性を評価した。比較対象としては、通常のサファイア基板を使って上記構造を作製した紫外ＬＥＤチップである。これらの評価結果を表１に示す。

表２に示すように本発明を用い作製したサンプルでは従来例に比べ出力が高く、リーク電流の少ない高品質のＬＥＤが作製できる事がわかった。

［実施例３］
実施例１で作製したＧａＮ結晶を第一結晶とし、その上に第二結晶を成長させた。まずＧａＮ第一結晶にフォトレジストのパターニング（幅：２μｍ、周期：４μｍ、ストライプ方位：ＧａＮ基板の＜１−１００＞）を行い、ＲＩＥ装置で２μｍの深さまで断面方形型にエッチングした。この時のパターニングは基板凸部の上に第一結晶の凹部がくるような配置とした。この時のアスペクト比は1であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で１０００℃まで昇温した。その後、原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流しｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における４μｍに相当する時間とした。

成長後の断面を観察すると基板凹部への成長、凸部側面への成長が見られるものの、図２に示すように空洞部を残したまま凹凸部を覆い、平坦になったＧａＮ膜が得られた。続いて得られた膜のピットの評価を行ったところ２×１０⁵cm^-3にピットが減少している事がわかった。このように本実施例を繰り返す事により更なる転位密度低減効果があることが確認できた。

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。 本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。

符号の説明

１ 基板
１１ 凸部
１２ 凹部
１３ 空洞部
２ 半導体層

Claims (2)

1. サファイア、ＳｉＣ、Ｓｉ、スピネル、ＺｎＯまたはＮＧＯから選ばれるいずれかひとつの材料からなる基板と、該基板上に気相成長したＡｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）結晶層とを有し、該結晶層上に該結晶層側からｎ型クラッド層、発光層、ｐ型クラッド層をこの順に含む複数のＧａＮ系半導体層を形成してなる半導体発光素子において、
   前記基板の結晶成長面が格子状の凸部を有する凹凸面とされ、前記結晶層が該凸部の上方部からラテラル成長した部分を含むことを特徴とする発光素子。
2. サファイア、ＳｉＣ、Ｓｉ、スピネル、ＺｎＯまたはＮＧＯから選ばれるいずれかひとつの材料からなる基板と、該基板上に気相成長したＡｌ_xＧａ_1-x-yＩｎ_yＮ（０≦ｘ≦１，０≦ｙ≦１）結晶層とを有し、該結晶層上に該結晶層側からｎ型クラッド層、発光層、ｐ型クラッド層をこの順に含む複数のＧａＮ系半導体層を形成してなる半導体発光素子において、
   前記基板の結晶成長面が島状の点在型の凸部を有する凹凸面とされ、前記結晶層が該凸部の上方部からラテラル成長した部分を含むとともに空洞部を残すことなく前記凹凸面を埋め込んでいることを特徴とする発光素子。

Images