JP3811144B2 - 半導体結晶の製造方法 - Google Patents
半導体結晶の製造方法 Download PDFInfo
- Publication number
- JP3811144B2 JP3811144B2 JP2003199774A JP2003199774A JP3811144B2 JP 3811144 B2 JP3811144 B2 JP 3811144B2 JP 2003199774 A JP2003199774 A JP 2003199774A JP 2003199774 A JP2003199774 A JP 2003199774A JP 3811144 B2 JP3811144 B2 JP 3811144B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- crystal
- substrate
- facet
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【発明が属する技術分野】
本発明は、半導体基材及びその作製方法に関し、特に転位欠陥が生じ易い半導体材料を用いる場合に有用な構造及び方法に関するものである。
【0002】
【従来の技術】
GaN系材料を結晶成長する場合、GaN系材料は格子整合する基板がないためにサファイア、SiC、スピネル、最近ではSiなどの格子整合しない基板を用いている。しかしながら、格子整合しないことに起因し作製したGaNの膜中には1010個/cm2もの転位が存在している。近年高輝度の発光ダイオード、半導体レーザーなどが実現されているが、特性向上を図るためには転位密度の低減が望まれている。
【0003】
【発明が解決しようとする課題】
この転位密度低減を図る方法としては、例えばGaN系半導体結晶等を、バッファ層及びGaN基板上に気相成長するにあたり、前記基板上に部分的なマスクを設けて選択成長する事でラテラル方向の結晶成長を行わせ、転位密度を低減した高品質な結晶を得る方法が提案されている(例えば特開平10−312971号公報)。
【0004】
しかしながら上記の方法によれば、マスク層上にラテラル方向成長された部分において、ラテラル成長方向にc軸が微小量ながら傾斜するといった問題が生じ、これにより結晶品質が低下するという新たな問題が有ることが判明した(MRS1998 Fall 、Meeting 予稿集G3・1)。これは、X線ロッキングカーブ測定(XRC)の入射方位依存性を測定(¢スキャン)することでも確認できる。即ち、ラテラル成長方向からの入射X線によるX線ロッキングカーブの半値全幅(FWHM)は、マスク層のストライプ方向からのX線によるFWHM値より大きくなっており、C軸の微小傾斜(チルティング)に方位依存性がある事を示している。この事は、マスク上のラテラル成長の合体部分に新たな欠陥を多数誘起する可能性を示唆している。
【0005】
また、マスク層材料として汎用されているものはSiO2などであるが、その上に結晶成長層が積重されるとSi成分がこの結晶成長層中に移行するという、いわゆるオートドーピング汚染の問題があることも判明した。
さらに、Alを含む半導体材料、例えばAlGaNをSiO2マスク層付き基板上に成長させた場合、マスク層上にも結晶成長し、選択成長自体が効果的に行えないという問題もあった。
【0006】
このような問題を解消する試みとして、SiCのベース基板上にバッファ層及びGaN層を設けた基板に対して、SiC層にまで至るストライプ溝加工を施して凸部を形成し、この凸部の上方部に位置することになるGaN層から結晶成長させる方法が提案されている(MRS 1998 Fall Meeting予稿集G3.38)。この方法によればSiO2マスク層無しで選択成長させる事も出来、上述のSiO2マスクを用いることに起因する各種の問題を解消することが可能となる。
【0007】
上記方法は、ベース基板としてサファイア基板を使用する事ができその方法も開示されている(例えば、特開平11−191659号公報)。しかしながら上記方法では、サファイアベース基板上にバッファ層材料ならびにGaN系材料を結晶成長させ、一旦成長炉から取り出して溝加工を施し、その後再び結晶成長を行うというステップが必要となることから、製造プロセスが複雑化するという新たな不都合が発生し、作業工程が多くなりコストがかかるなどの問題を有していた。
【0008】
また、基板に凹凸状の溝を設け、凹部に空洞を作るように窒化ガリウム系半導体を成長することにより転位の伝播を抑制する方法(特開2000−106455号公報)が開示されている。この方法を用いると一回の成長で低転位密度領域を形成する事が可能であるが、空洞部を作製しなければならないため、発光素子などを作製した場合、発光部で生じた熱を基板側に逃がす上で不利であり、レーザーダイオードなどの熱劣化を助長する問題があった。また、転位の伝播を積極的に制御していないので凸部上部には転位が伝播し転位密度低減が不充分となる問題があった。
【0009】
従って本発明は上記問題に鑑み、マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ることを目的としている。また従来困難であったAlGaNの選択成長ができない問題を解決する事を目的としている。更に空洞部を形成することに起因する熱の問題を回避する事を目的としている。
【0010】
【課題を解決するための手段】
本発明の半導体基材は、基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は凹部及び/または凸部からファセット構造を形成しながら成長されたものであることを特徴とするものである。
また、本発明の製造方法は、AlxGa1−x−yInyN(0≦x≦1、0≦y≦1)からなる半導体結晶の製造方法であって、結晶成長面が凹凸面とされた単一の材料からなる基板の該結晶成長面上に、前記半導体結晶を結晶層として成長させる工程を有し、該工程において、前記半導体結晶を、ファセット面を有する形状に成長させた後、横方向成長が促進されるように成長条件を変化させて成長させ、成長面を平坦化させて前記結晶層とすることを特徴とするものである。
上記工程では、例えば、NH3分圧の低い減圧成長によって、ファセット面を有する形状に成長させた後、NH3分圧を上げて横方向成長を促進させ成長面を平坦化させる。
また、上記工程では、ファセット面を有する形状に成長させた後の、横方向成長を促進させる際の成長条件の変化は、常圧成長から減圧成長への変化を含んでいてもよい。
また、上記工程では、ファセット面を有する形状に成長させた後の、横方向成長を促進させる際の成長条件の変化は、成長温度を上げることを含んでいてもよい。
また、上記工程では、半導体結晶を、バッファ層を介して結晶成長面上に成長させてもよい。
【0011】
また、上記半導体結晶がInGaAlNである場合には特に有効であるものである。
【0012】
上記基板の結晶成長面の凸部を、平行なストライプ形状からなる凸部とすることが好ましい。さらに、上記半導体結晶がInGaAlNであって、かつストライプの長手方向が該InGaAlN結晶の(1−100)面もしくは(11−20)面と平行であるストライプとすることがより好ましい。
【0013】
上記基板に凹凸加工したストライプ構造において、ストライプの長手方向が上記InGaAlN結晶の(1−100)面もしくは(11−20)面と平行であり、その精度が1°以内であることが望ましい。また、凸部の幅Aと、これに隣接する凹部の幅Bとの合計A+Bが20μm以内とされ、前記凹部の深さHをA,Bのいずれか長い方の幅の20%以上とすることも好ましいストライプ構造である。
【0014】
さらに、上記基板に凹凸加工した凸部の立上り斜面と基板平面とが成す角度を60°以上とすることが望ましい。また、凹部の底面に、曲面部を具備させるようにしても良い。
【0015】
さらに上記半導体基材において、凹凸面の凹面に、その表面からは実質的に結晶成長し得ない加工を施し、半導体結晶を凸部からファセット構造を形成しながら成長するようにしても良い。
【0016】
【作用】
本発明は、バッファ層等すら形成していない状態の基板に対して凹凸面を設けることで、結晶成長当初からファセット面を形成可能な素地面を予め提供しておく点に特徴を有する。即ち、基板に凹凸面を具備させることで、気相成長を行うに際し、相互の段差にて区画された凹面と凸面のそれぞれ又はいずれかを、ファセット構造成長が生成される単位基準面として準備するものである。ここで、凹面と凸面の双方がファセット構造成長可能な面として準備された場合は、成長初期には基板表面全体で結晶成長が起こり、凸部及び凹部それぞれでファセット面を具備した成長となる。一方、凹面と凸面のいずれかが極めて微小幅である等の理由で実質的に結晶成長不可能な面である場合、或は結晶成長自体は可能であるが(請求項9の構成のように)加工を施して実質的に結晶成長し得ない場合は、凸部又は凹部のいずれかからファセット構造成長が起こることになる。さらに、凸部又は凹部のいずれかからファセット構造成長が起こるが、他方の面からは非ファセット構造成長がおこるという場合もある。
【0017】
この結果基板からC軸方向に伸びる転位線がファセット面で横方向に曲げられ、上方に伝播しなくなる。その後成長を続ける事でやがて成長面は平坦化され、その表面近傍は基板からの転位の伝播がない為に低転位密度領域となる。すなわち低転位密度領域の形成が、従来のようにマスク層を用いることなしに、かつ、下地層が不要で達成されることになる。また特には空洞部を形成する必要が無い為、熱放散の問題が回避できるようになるものである。
【0018】
【発明の実施の態様】
以下図面に基いて、本発明の実施態様につき詳細に説明する。
図1(a)乃至(c)は本発明に係る半導体基材の結晶成長状態を説明するための断面図である。図において、1は基板であり、2は該基板1上に気相成長された半導体結晶をそれぞれ示している。基板1の結晶成長面には凸部11及び凹部12が形成されており、前記凸部11及び/または凹部12からファセット面を形成し得る素地面とされている。
【0019】
上記した基板1とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア(C面、A面、R面)、SiC(6H、4H、3C)、GaN、AlN、Si、スピネル、ZnO,GaAs,NGOなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。なお、基板の面方位は特に限定されなく、更にジャスト基板でも良いしオフ角を付与した基板であっても良い。
【0020】
基板1上に成長される半導体層としては種々の半導体材料を用いることができ、Al x Ga 1−x−y In y N(0≦x≦1、0≦y≦1、0≦x+y≦1)ではx、yの組成比を変化させたGaN、Al0.2Ga0.8N、In0.4Ga0.6Nなどが例示できる。
【0021】
中でも、AlGaN等のAlを含有する半導体材料の場合、従来のマスク方式ではSiO2マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりかかる問題が解消されるため、従来できなかったAlGaN低転位密度化が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるGaN層による光吸収がなくなり応用上特に好適である。
【0022】
基板1の結晶成長面に凹凸形状部11、12を形成することにより、ファセット面を形成し得る素地面とされている状態について説明する。
GaNの一般的な成長はMOCVD法などによりサファイアC面基板に低温バッファー層を介し、高温GaN膜を成長するものである。低温バッファー層上に高温GaNを成長するとバッファー層を核とし、その核が横方向成長しながら合体し、やがて平坦になるというものである。この時、サファイア基板には何も施されていない為、安定であるC面が出るように成長が進むため平坦化される。これは安定であるC面の成長速度に比べ横方向の成長速度が速い為である。
一方、横方向成長速度を抑え、C軸方向の成長速度を上げると、{1−101}などの斜めのファセットが形成し得る。本発明では基板の成長面に凹凸加工を施す事で、上記横方向成長を抑えている。
【0023】
本発明にあっては、上記効果が出る凹凸形状であれば特に制限はなく各種の形状を採用することができる。
このような凹凸面の形成の態様としては、島状の点在型の凸部、ストライプ型の凸条からなる凸部、格子状の凸部、これらを形成する線が曲線である凸部などが例示できる。
【0024】
これら凸部の態様の中でも、ストライプ型の凸条を設ける態様のものは、その作製工程を簡略化できると共に、規則的なパターンが作製容易である点で好ましい。ストライプの長手方向は任意であってよいが、基板上に成長させる材料をGaNとし、GaN系材料の<11−20>方向にした場合、横方向成長が抑制され、{1−101}面などの斜めファセットが形成され易くなる。この結果、基板側からC軸方向に伝播した転位がこのファセット面で横方向に曲げられ、上方に伝播しにくくなり、低転位密度領域を形成できる点で特に好ましい。
【0025】
一方ストライプ方向を<1−100>方向にした場合であっても、ファセット面が形成されやすい成長条件を選ぶ事により前述と同様の効果を得ることができる。
【0026】
上記基板に凹凸加工したストライプの方向はInGaAlN結晶の<1−100>方向もしくは<11−20>方向とすることが最も好ましい。しかしながら、隣り合うファセットが合体し、平坦化するという成長現象を伴うことから、厳格には前記の方向に一致しない場合が生ずる。従って若干の方向誤差を有していても良いが、可及的にストライプの方向をInGaAlN結晶の<1−100>方向もしくは<11−20>方向に対して、その精度が1°以内でに収まるようにすることが望ましく、特に好ましくは0.2°以内とすることが好ましい。
【0027】
図1では、(a)図に示すように凹部11の幅Bと凸部12の幅Aが同じ基板1を用いる場合を例示している。この場合凸部11、凹部12の双方でファセット面を形成しながら成長が進み結晶単位20,21がそれぞれ形成されるが、凹部12ではその側壁とファセット面の谷の部分での成長が生じるため、図1(b)に示すように谷埋め部を備えた状態になる。このような状況下、結晶成長が続くと凸部11の上の結晶単位21および、凹部の結晶単位21が成長し、やがて膜がつながって、図1(c)のように基板1の凹凸面を覆うことになる。この場合、一旦ファセット面が形成された上方部には低転位領域が形成され、作製した膜の高品質化が図れることになる。
【0028】
図2では、(a)図に示すように凹部幅Bに対し凸部11幅Aが狭い基板1を用いる場合を例示している。この場合凸部11ではファセット面を形成しながら成長が進むが、凹部12でも結晶成長が生じる(b)図。このような状況下、結晶成長が続くと凸部11及び凹部12から成長した膜がつながって、やがて図2(c)のように凹凸面を覆うことになる。この場合、一旦ファセット面が形成された凸部11上部には低転位領域が形成されるが、凹部11ではその形状からファセット面は形成され難く、転位を横方向に曲げる効果は薄れる。よって、図1の例に比べると転位密度の低減効果は少ないものの、作製した膜の高品質化が図れることになる。
【0029】
以上の様に凹部の幅Bと凸部の幅Aとの組み合わせによってファセット面を形成する領域が色々と変化しうるが、ファセット面が形成される事により転位の伝播を曲げる事ができ、低転位密度化が図れる。即ち、このファセット面は転位の伝播を折曲させ得る程度のものであれば良いが、好ましい態様は図1に示すように、1つのファセット構造成長ベース面から成長された結晶単位20が、その頂面に平坦部を有すること無く完全に両ファセット面が頂部で交差する山型の態様である(図4は完全にファセットが形成された場合を、図5は不完全な場合をそれぞれ示す断面写真である)。このような図1(図4)に示す如きファセット面であれば、前記ベース面から承継された転位線を概ね全て曲げることができ、その直上の転位密度をより低減できるので好ましい。図6はそのような状態を示す断面写真であって、転位線(写真中の黒線)がファセット成長に伴って折曲されている様子が明確に観察される。
なお幅の組み合わせだけでなく、凹部の深さ(凸部の高さ)hを変化させる事でもファセット面形成領域の制御が可能である。
【0030】
上述したように、凹凸のコンビネーションは種々の組み合わせが考えられるが、凹部12及び凸部11の幅、並びに凹部深さhは、発光素子に応用することを考えると、上記基板に凹凸加工した凸部の幅Aと、これに隣接する凹部の幅Bとの合計A+Bが20μm以内とされ、前記凹部の深さhをA,Bのいずれか長い方の幅の20%以上とする事が好ましい。
【0031】
形成されるファセット面が{1−101}面の場合、そのファセット面の基板平面に対する角度は約60°となる。従って、この場合ファセットが完全に形成される高さは、底面の幅に対し√3/2となる。この底面がファセットを形成する凹部幅Bもしくは凸部幅Aに対応すると考えた場合、A又はB×√3/2の高さが必要である。AもしくはBが20μmを超えると必要高さが17μm程度となり、基板の厚肉化に伴う反りの発生や成長時間の長時間化などの問題が発生しがちになる。本発明者らの検討の結果、A+B≦20μmの時、反りの発生を少なくでき長時間を要さない成長とすることができた。
また、凹部深さhは上記と同様の考えのもと検討をした結果、A,Bいずれか長い方の幅の20%以上とした時にファセットの形成が生じ、転位低減が促進されることが確認された。
【0032】
また基板に凹凸加工した凸部11の立上り斜面と基板平面が成す角度は、60°以上とすることが好ましく、可及的に直角に近いことが特に望ましい。角度が60°よりも小さい場合、凸部斜面から成長が始まりファッセット成長進行後の平坦化が良好に行えない問題が発生した。本発明者らの検討の結果、60°以上の角度を形成する事で、とりわけ直角に近い立上り斜面にすると、ファセット形成並びにその後の平坦化が実質的に阻害されないことを見出した。なお可能であれば、90°を超える斜面角度とするのも好ましい。
【0033】
基板に凹凸加工した凹部12の底面に、曲面部を具備させるようにしても良い。代表的には、一つの凸部11の立上り基部とこれに隣接する凸部11の立上り基部との間が、断面でみて緩やかな凹曲面となっている曲面である。かかる曲面部を具備する場合、凹部12からの成長が遅くなり凸部11からの成長が優性になるよう調整することができる。
【0034】
図3は本発明の他の実施態様を示している。凹凸の形成等は図1に示したものと同じであるが、図3(a)に示すように、本実施例では基板1の凹部12に、その表面からは実質的に結晶成長し得ないマスク層3を設けている。この場合、凸部11のみからファセット面を形成しながらの成長が起こり結晶単位20が形成され(図3(b)参照)、さらに結晶成長を続けると、各凸部11から成長した結晶単位20がつながって、やがて図3(c)のように凹凸面を覆うことになる。かかる態様にあっても、ファセット面が形成されることにより転位の伝播を曲げる事ができ、低転位密度化を図ることができる。
【0035】
上記実施例において、マスク層3としてはSiO2マスク等を用いることができる。このように薄膜を形成する他、実質的に結晶成長し得ない加工であれば特に制限はない。また、凹部又は凸部のいずれかを、実質的な結晶成長自体が起こり得ないような微小開口の凹部、又は微小幅の凸部とすることで、いずれかのみからファセット構造成長が起こるようにすることもできる。
【0036】
以上、基板1の上に半導体層2を一層だけ成長する場合について説明したが、転位欠陥をより少なくするために、同様な工程を2回繰り返すようにしてもよい。さらに同様の工程を繰り返して、複数の半導体層を多重的に形成するようにしても良い。このような構成とすれば、層を重ねる毎に伝播する転位を漸減させることができる。
【0037】
凸部の形成は、例えば通常のフォトリソグラフイ技術を使って凸部形状に応じてパターン化し、RIE技術等を使ってエッチング加工を行うことで作製できる。
【0038】
基板上に半導体層の結晶成長を行う方法はHVPE、MOCVD、MBE法などがよい。厚膜を作製する場合はHVPE法が好ましいが、薄膜を形成する場合はMOCVD法やMBE法が好ましい。
【0039】
ファセット面の形成は結晶成長を行う時の成長条件(ガス種、成長圧力、成長温度、など)により制御する事ができる。減圧成長ではNH3分圧が低い場合<1−101>面のファセットが出易く、常圧成長では減圧に比べファセット面が出易い。
また成長温度を上げると横方向成長が促進されるが、低温成長すると横方向成長よりもC軸方向の成長が速くなり、ファセット面が形成されやすくなる。
以上成長条件によってファセット形状の制御が可能である事を示したが、本発明の効果が出る範囲内であれば、目的に応じ使い分ければよい。
【0040】
なおファセット面を形成し、転位が横方向に曲げられた後は、GaNを平坦化するための横方向成長を促進するように、成長条件を変化させると良い。これを行うためには、上述の逆であるファセット面が出にくい成長条件を選択すれば良い。
【0041】
【実施例】
[実施例1]
c面サファイア基板上にフォトレジストのパターニング(幅:2μm、周期:4μm、ストライプ方位:ストライプ延伸方向がサファイア基板の<1−100>方向)を行い、RIE(Reactive Ion Etching)装置で2μmの深さまで断面方形型にエッチングした。この時のアスペクト比は1であった。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、水素雰囲気下で1100℃まで昇温し、サーマルエッチングを行った。その後温度を500℃まで下げ、3族原料としてトリメチルガリウム(以下TMG)を、N原料としてアンモニアを流し、GaN低温バッファー層を成長した。つづいて温度を1000℃に昇温し原料としてTMG・アンモニアを、ドーパントとしてシランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における2μmに相当する時間とした。
成長後の断面を観察すると、図1(b)に示すように凸部、凹部両方での成長が観察された。
【0042】
同様の方法で通常の凹凸の施していない場合のGaN成長における6μmに相当する時間成長を行なった。結果、凹凸部を覆い、平坦になったGaN膜が得られた。
【0043】
転位密度の測定のため、上記サンプルをH2SO4:H3PO4=1:1(250℃)の溶液中で90minエッチングを行ない、形成されたピットを数えた。また得られた膜のキャリア濃度をHall測定にて行なった。さらにX線ロッキングカーブ半値幅測定も行なった。
【0044】
なお比較の為に、凹凸加工を施していないサファイ基板に成長したサンプル及び、凹凸加工を施していないサファイア基板上にGaNを2μm形成しSiO2のマスクを上記と同様のストライプ方向、幅で形成した基材の上にGaNを4μm成長したサンプルも作成した。各サンプルの評価結果を表1に示す。
【0045】
【表1】
【0046】
実施例のサンプルでは、転位密度の低減が従来ELOよりも図れている事が判る。
これは凹部でも貫通転位が曲げられる事が生じたためと考えられる。
一方、キャリア濃度は通常GaN成長と同程度であった。またXRCのFWHMは107secと一番小さく、総合的にみて高品質の膜であるといえる。
【0047】
[実施例2]
実施例1の内、凹凸部の形状を以下の様に変更した以外は同じとした。
(幅:2μm、周期:6μm、ストライプ方位:サファイア基板の<1−100>)を行い、RIE装置で0.5μmの深さまで断面方形型にエッチングした。
【0048】
成長後の断面を観察すると、図2(c)に示すように、実施例1と同様に凹凸部が埋め込まれ平坦化した膜が得られていた。転位密度の観察を行なう為、実施例1と同様の手法でピットを形成し数を数えた。
凸部上部には転位に対応したピットはほとんど観測されなかった。これは凸部上ではファセット面が形成された状態で成長が進み、転位が横方向に曲げられた結果と考えられる。
一方、凹部のうち、凸部に近いあたりではピットはあまり観測されなかったが、中央付近の幅4μmの領域ではピットが多数見られた。これは、凹部中央付近ではファセット面の形成が生じていないため、転位が表面まで伝播した結果と考えられる。しかしウエハー全体でみると、凹凸加工を施していない基板上の成長に比べ転位密度は低減していることがわかる。
【0049】
[実施例3]
実施例1の内、凹部にSiO2マスクを形成した以外は同じとし、GaNの成長を行なった。2μm相当成長した膜の断面を観察すると、図3(b)に示すように凸部上部にはファセット面を形成したGaNが成長していた。一方、凹部には膜は形成されていなかった。
成長をさらに行なうと隣り合う凸部上部のファセットはやがて合体した。その後、合体した谷部が埋まるように成長が進み、やがて凹部上部に空洞を残し平坦となったGaN膜が得られた。
エッチングによりピットを形成したところ凹部中央に若干の転位に対応するピットが確認されたが、それ以外ではピットはほとんど観測されなかった。
【0050】
[実施例4]
実施例1で得られた膜に連続してn型AlGaNクラッド層、InGaN発光層、p型AlGaNクラッド層、p型GaNコンタクト層を順に形成し、発光波長370nmの紫外LEDウエハーを作製した。
その後、電極形成、素子分離を行い、LED素子とした。ウェハ全体で採取されたLEDチップの出力の平均値と逆電流特性を評価した。比較対象としては、従来のELO技術を使って上記構造を作製した紫外LEDチップと通常のサファイア基板を使って上記構造を作製した紫外LEDチップである。これらの評価結果を表2に示す。
【0051】
【表2】
【0052】
表2に示すように本発明を用い作製したサンプルでは従来例に比べ出力が高く、リーク電流の少ない高品質のLEDが作製できる事がわかった。
【0053】
[実施例5]
実施例1の内、半導体層成長時にトリメチルアルミニウム(TMA)を追加した以外は同じとした。
結果、AlGaN(Al組成0.2)の膜が凹凸部を覆うように平坦な膜が成長できていた。エッチングによりピットを形成したところ凸部上方部には転位に対応するピットは少なかった。これにより従来のELO技術では成し得なかったAlGaN膜の高品質化(低転位密度化)が本発明を用いてできた事を確認した。
【0054】
[実施例6]
次にGaNを基板として用いた例を示す。GaN基板上にフォトレジストのパターニング(幅:2μm、周期:4μm、ストライプ方位:GaN基板の<11−20>)を行い、RIE装置で2μmの深さまで断面方形型にエッチングした。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で1000℃まで昇温した。その後、原料としてTMG・アンモニアを、ドーパントとしてシランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における4μmに相当する時間とした。
【0055】
成長後の断面を観察すると基板の凹凸部を覆い、平坦になったGaN膜が得られた。続いて得られた膜のピットの評価を行った。基板としてもちいたGaNのピット密度は2×106cm-3であったが、本実施例の成長を行うと凹部上部で1×106cm-3、凸部上部で5×104cm-3にピットが減少している事がわかった。このように既に転位の少ない基板に対しても更なる転位密度低減効果があることが確認できた。
【0056】
[実施例7]
実施例1で作製したGaN結晶を第一結晶とし、その上に第二結晶を成長させた。まずGaN第一結晶にフォトレジストのパターニング(幅:2μm、周期:4μm、ストライプ方位:GaN基板の<11−20>)を行い、RIE装置で2μmの深さまで断面方形型にエッチングした。この時のパターニングは基板凸部の上に第一結晶の凹部がくるような配置とした。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で1000℃まで昇温した。その後、原料としてTMG・アンモニアを、ドーパントとしてシランを流しn型GaN層を成長した。その時の成長時間は、通常の凹凸の施していない場合のGaN成長における4μmに相当する時間とした。
【0057】
成長後の断面を観察すると基板の凹凸部を覆い、平坦になったGaN膜が得られた。続いて得られた膜のピットの評価を行ったところ8×105cm-3にピットが減少している事がわかった。このように本実施例を繰り返す事により更なる転位密度低減効果があることが確認できた。
【0058】
【発明の効果】
以上説明した通りの本発明の半導体基材及びその作製方法によれば、基板に凹凸加工を施すことで、マスク層を使用することなく結晶成長当初からファセット面を形成可能な素地面とする事が出きる。従ってマスク層を形成することに起因する問題点である軸の微小チルティングによるラテラル成長部の合体部分の新たな欠陥の発生の問題やオートドーピングの問題、Al含有半導体材料が選択成長不可という問題を解消できる。 また、基板に凹凸面を設けた後に、一回の成長でバッファ層成長から発光部等の半導体結晶層の成長を連続して行えるので、製造プロセスの簡略化が図れるという利点がある。また特には空洞部を形成する必要が無い為、熱放散の問題が回避できるなどの効果もあり特性向上、低コスト化の面から非常に価値のある発明である。
【図面の簡単な説明】
【図1】本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。
【図2】本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。
【図3】本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。
【図4】完全にファセットが形成された場合を示す断面写真である。
【図5】不完全なファセットが形成された場合を示す断面写真である。
【図6】転位線(写真中の黒線)がファセット成長に伴って折曲されている状態を示す断面写真である。
【符号の説明】
1 基板
11 凸部
12 凹部
13 空洞部
2 半導体層
Claims (5)
- AlxGa1−x−yInyN(0≦x≦1、0≦y≦1)からなる半導体結晶の製造方法であって、
結晶成長面が凹凸面とされた単一の材料からなる基板の該結晶成長面上に、前記半導体結晶を結晶層として成長させる工程を有し、
該工程において、前記半導体結晶を、ファセット面を有する形状に成長させた後、横方向成長が促進されるように成長条件を変化させて成長させ、成長面を平坦化させて前記結晶層とすることを特徴とする、
前記半導体結晶の製造方法。 - 上記工程において、NH3分圧の低い減圧成長によって、ファセット面を有する形状に成長させた後、NH3分圧を上げて横方向成長を促進させ成長面を平坦化させるものである、請求項1に記載の製造方法。
- 上記工程において、ファセット面を有する形状に成長させた後に、横方向成長を促進させる際の、成長条件の変化が、常圧成長から減圧成長への変化を含んでいる、請求項1に記載の製造方法。
- 上記工程において、ファセット面を有する形状に成長させた後に、横方向成長を促進させる際の、成長条件の変化が、成長温度を上げることを含んでいる、請求項1〜3のいずれかに記載の製造方法。
- 上記半導体結晶を、バッファ層を介して上記結晶成長面上に成長させる、請求項1〜4のいずれかに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199774A JP3811144B2 (ja) | 2000-09-18 | 2003-07-22 | 半導体結晶の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000282047 | 2000-09-18 | ||
JP2003199774A JP3811144B2 (ja) | 2000-09-18 | 2003-07-22 | 半導体結晶の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001068067A Division JP3556916B2 (ja) | 2000-09-18 | 2001-03-12 | 半導体基材の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005369807A Division JP3927218B2 (ja) | 2000-09-18 | 2005-12-22 | 半導体基材 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004006937A JP2004006937A (ja) | 2004-01-08 |
JP2004006937A5 JP2004006937A5 (ja) | 2005-10-27 |
JP3811144B2 true JP3811144B2 (ja) | 2006-08-16 |
Family
ID=30445642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199774A Expired - Lifetime JP3811144B2 (ja) | 2000-09-18 | 2003-07-22 | 半導体結晶の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3811144B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100624449B1 (ko) * | 2004-12-08 | 2006-09-18 | 삼성전기주식회사 | 요철 구조를 포함하는 발광 소자 및 그 제조 방법 |
JP2006339534A (ja) * | 2005-06-03 | 2006-12-14 | Sony Corp | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
JP2008053602A (ja) * | 2006-08-28 | 2008-03-06 | Matsushita Electric Ind Co Ltd | 半導体素子及びその製造方法 |
-
2003
- 2003-07-22 JP JP2003199774A patent/JP3811144B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004006937A (ja) | 2004-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3556916B2 (ja) | 半導体基材の製造方法 | |
JP3471685B2 (ja) | 半導体基材及びその製造方法 | |
KR100677683B1 (ko) | 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법 | |
JP4720125B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法並びにiii−v族窒化物系半導体 | |
US7622791B2 (en) | III-V group nitride system semiconductor substrate | |
KR101142745B1 (ko) | 질화갈륨 단결정 기판 및 그 제조방법 | |
JP4005275B2 (ja) | 窒化物半導体素子 | |
US20120068192A1 (en) | CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES | |
JP3471700B2 (ja) | 半導体基材 | |
JP4766071B2 (ja) | 半導体基材及びその製造方法 | |
JP2005340747A (ja) | Iii−v族窒化物系半導体基板及びその製造方法、iii−v族窒化物系半導体デバイス、iii−v族窒化物系半導体基板のロット | |
JP4780113B2 (ja) | 半導体発光素子 | |
JP4788665B2 (ja) | 半導体発光素子およびその製造方法 | |
JP3927218B2 (ja) | 半導体基材 | |
JP4612617B2 (ja) | 半導体基材 | |
JP3811144B2 (ja) | 半導体結晶の製造方法 | |
JP2002289540A (ja) | GaN系半導体結晶の製造方法およびGaN系半導体基材 | |
JP3819398B2 (ja) | 半導体発光素子およびその製造方法 | |
JP3471687B2 (ja) | 半導体基材及びその製造方法 | |
JP4517770B2 (ja) | 窒化物半導体素子 | |
JP7284983B2 (ja) | 半導体基板の製造方法及びそれに用いる下地基板 | |
JP2004006931A (ja) | 半導体基材及びその作製方法 | |
JP2006313944A (ja) | 紫外線発光素子 | |
JP2006093744A (ja) | 紫外線発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20051014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3811144 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |