JP4612617B2 - 半導体基材 - Google Patents

Description

本発明は、半導体基材及びその作製方法に関し、特に転位欠陥が生じ易い半導体材料を用いる場合に有用な構造及び方法に関するものである。

ＧａＮ系材料を結晶成長する場合、ＧａＮ系材料は格子整合する基板がないためにサファイア、ＳｉＣ、スピネル、最近ではＳｉなどの格子整合しない基板を用いている。しかしながら、格子整合しないことに起因し作製したＧａＮの膜中には１０¹⁰個／ｃｍ²もの転位が存在している。近年高輝度の発光ダイオード、半導体レーザーなどが実現されているが、特性向上を図るためには転位密度の低減が望まれている。

この転位密度低減を図る方法としては、例えばＧａＮ系半導体結晶等を、バッファ層及びＧａＮ基板上に気相成長するにあたり、前記基板上に部分的なマスクを設けて選択成長する事でラテラル方向の結晶成長を行わせ、転位密度を低減した高品質な結晶を得る方法が提案されている（例えば特開平１０−３１２９７１号公報）。

しかしながら上記の方法によれば、マスク層上にラテラル方向成長された部分において、ラテラル成長方向にｃ軸が微小量ながら傾斜するといった問題が生じ、これにより結晶品質が低下するという新たな問題が有ることが判明した（MRS1998 Fall 、Meeting 予稿集G3・1）。これは、Ｘ線ロッキングカーブ測定（ＸＲＣ）の入射方位依存性を測定（¢スキャン）することでも確認できる。即ち、ラテラル成長方向からの入射Ｘ線によるＸ線ロッキングカーブの半値全幅（ＦＷＨＭ）は、マスク層のストライプ方向からのＸ線によるＦＷＨＭ値より大きくなっており、C軸の微小傾斜（チルティング）に方位依存性があ
る事を示している。この事は、マスク上のラテラル成長の合体部分に新たな欠陥を多数誘起する可能性を示唆している。

また、マスク層材料として汎用されているものはＳｉＯ₂などであるが、その上に結晶
成長層が積重されるとＳｉ成分がこの結晶成長層中に移行するという、いわゆるオートドーピング汚染の問題があることも判明した。
さらに、Ａｌを含む半導体材料、例えばＡｌＧａＮをＳｉＯ₂マスク層付き基板上に成長
させた場合、マスク層上にも結晶成長し、選択成長自体が効果的に行えないという問題もあった。

このような問題を解消する試みとして、ＳｉＣのベース基板上にバッファ層及びＧａＮ層を設けた基板に対して、ＳｉＣ層にまで至るストライプ溝加工を施して凸部を形成し、この凸部の上方部に位置することになるＧａＮ層から結晶成長させる方法が提案されている（MRS 1998 Fall Meeting予稿集G3．38）。この方法によればＳｉＯ₂マスク層無しで選択成長させる事も出来、上述のＳｉＯ₂マスクを用いることに起因する各種の問題を解
消することが可能となる。

上記方法は、ベース基板としてサファイア基板を使用する事ができその方法も開示されている（例えば、特開平１１−１９１６５９号公報）。しかしながら上記方法では、サファイアベース基板上にバッファ層材料ならびにＧａＮ系材料を結晶成長させ、一旦成長炉から取り出して溝加工を施し、その後再び結晶成長を行うというステップが必要となることから、製造プロセスが複雑化するという新たな不都合が発生し、作業工程が多くなりコストがかかるなどの問題を有していた。

また、基板に凹凸状の溝を設け、凹部に空洞を作るように窒化ガリウム系半導体を成長することにより転位の伝播を抑制する方法（特開２０００−１０６４５５号公報）が開示されている。この方法を用いると一回の成長で低転位密度領域を形成する事が可能であるが、空洞部を作製しなければならないため、発光素子などを作製した場合、発光部で生じた熱を基板側に逃がす上で不利であり、レーザーダイオードなどの熱劣化を助長する問題があった。また、転位の伝播を積極的に制御していないので凸部上部には転位が伝播し転位密度低減が不充分となる問題があった。

従って本発明は上記問題に鑑み、マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ることを目的としている。また従来困難であったＡｌＧａＮの選択成長ができない問題を解決する事を目的としている。更に空洞部を形成することに起因する熱の問題を回避する事を目的としている。

本発明の半導体基材は、サファイアＣ面基板を備え、前記基板の表面である結晶成長面は、段差で区画された凹面および凸面からなる凹凸面とされており、該段差は、該結晶成長面上に成長するＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶の＜１１−２０＞方向に平行となるように形成されており、ＳｉがドープされたＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶が、前記結晶成長面における凹部および凸部のそれぞれから成長し、隙間を残すことなくつながって、該結晶成長面を平坦に覆っている、半導体基材である。
また、本発明の半導体基材は、サファイアＣ面基板を備え、前記基板の表面である結晶成長面は、段差で区画された凹面および凸面からなる凹凸面とされており、該段差は、該結晶成長面上に成長するＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶の＜１１−２０＞方向に平行となるように形成されており、Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶（マグネシウムを含むものを除く）が、前記基板の結晶成長面における凹部および凸部のそれぞれから成長し、隙間を残すことなくつながって、該結晶成長面を平坦に覆っている、半導体基材である。

また、上記半導体結晶がＩｎＧａＡｌＮである場合には特に有効であるものである。

上記基板の結晶成長面の凸部を、平行なストライプ形状からなる凸部とすることが好ましい。さらに、上記半導体結晶がＩｎＧａＡｌＮであって、かつストライプの長手方向が該ＩｎＧａＡｌＮ結晶の（１−１００）面もしくは（１１−２０）面と平行であるストライプとすることがより好ましい。

上記基板に凹凸加工したストライプ構造において、ストライプの長手方向が上記ＩｎＧａＡｌＮ結晶の（１−１００）面もしくは（１１−２０）面と平行であり、その精度が１°以内であることが望ましい。また、凸部の幅Ａと、これに隣接する凹部の幅Ｂとの合計Ａ＋Ｂが２０μm以内とされ、前記凹部の深さＨをＡ，Ｂのいずれか長い方の幅の２０％以上とすることも好ましいストライプ構造である。

さらに、上記基板に凹凸加工した凸部（即ち、凹凸面とされた結晶成長面の凸部）の立上がり斜面と基板平面とが成す角度を６０°以上とすることが望ましい。また、凹部の底面に、曲面部を具備させるようにしても良い。

さらに上記半導体基材において、凹凸面の凹面に、その表面からは実質的に結晶成長し得ない加工を施し、半導体結晶を凸部からファセット構造を形成しながら成長するようにしても良い。

以上説明した通りの本発明の半導体基材及びその作製方法によれば、基板に凹凸加工を施すことで、マスク層を使用することなく結晶成長当初からファセット面を形成可能な素地面とする事が出きる。従ってマスク層を形成することに起因する問題点である軸の微小チルティングによるラテラル成長部の合体部分の新たな欠陥の発生の問題やオートドーピングの問題、Ａｌ含有半導体材料が選択成長不可という問題を解消できる。 また、基板
に凹凸面を設けた後に、一回の成長でバッファ層成長から発光部等の半導体結晶層の成長を連続して行えるので、製造プロセスの簡略化が図れるという利点がある。また特には空洞部を形成する必要が無い為、熱放散の問題が回避できるなどの効果もあり特性向上、低
コスト化の面から非常に価値のある発明である。

作用

本発明は、バッファ層等すら形成していない状態の基板に対して凹凸面を設けることで、結晶成長当初からファセット面を形成可能な素地面を予め提供しておく点に特徴を有する。即ち、基板に凹凸面を具備させることで、気相成長を行うに際し、相互の段差にて区画された凹面と凸面のそれぞれ又はいずれかを、ファセット構造成長が生成される単位基準面として準備するものである。ここで、凹面と凸面の双方がファセット構造成長可能な面として準備された場合は、成長初期には基板表面全体で結晶成長が起こり、凸部及び凹部それぞれでファセット面を具備した成長となる。一方、凹面と凸面のいずれかが極めて微小幅である等の理由で実質的に結晶成長不可能な面である場合、或いは結晶成長自体は可能であるが加工を施して実質的に結晶成長し得ない場合は、凸部又は凹部のいずれかからファセット構造成長が起こることになる。さらに、凸部又は凹部のいずれかからファセット構造成長が起こるが、他方の面からは非ファセット構造成長がおこるという場合もある。

この結果基板からＣ軸方向に伸びる転位線がファセット面で横方向に曲げられ、上方に伝播しなくなる。その後成長を続ける事でやがて成長面は平坦化され、その表面近傍は基板からの転位の伝播がない為に低転位密度領域となる。すなわち低転位密度領域の形成が、従来のようにマスク層を用いることなしに、かつ、下地層が不要で達成されることになる。また特には空洞部を形成する必要が無い為、熱放散の問題が回避できるようになるものである。

以下図面に基いて、本発明の実施態様につき詳細に説明する。
図１（ａ）乃至（ｃ）は本発明に係る半導体基材の結晶成長状態を説明するための断面図である。図において、１は基板であり、２は該基板１上に気相成長された半導体結晶をそれぞれ示している。基板１の結晶成長面には凸部１１及び凹部１２が形成されており、前記凸部１１及び／または凹部１２からファセット面を形成し得る素地面とされている。

上記した基板１とは、各種の半導体結晶層を成長させるためのベースとなる基板であって、格子整合のためのバッファ層等も未だ形成されていない状態のものを言う。このような基板としては、サファイア（Ｃ面、Ａ面、Ｒ面）、ＳｉＣ（６Ｈ、４Ｈ、３Ｃ）、ＧａＮ、ＡｌＮ、Ｓｉ、スピネル、ＺｎＯ，ＧａＡｓ，ＮＧＯなどを用いることができるが、発明の目的に対応するならばこのほかの材料を用いてもよい。なお、基板の面方位は特に限定されなく、更にジャスト基板でも良いしオフ角を付与した基板であっても良い。また、サファイア基板などに数μｍのＧａＮ系半導体をエピタキシャル成長してある基板を用いても良い。

基板１上に成長される半導体層としては種々の半導体材料を用いることができ、Ａｌ _ｘ Ｇａ _{１−ｘ−ｙ} Ｉｎ _ｙ Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ+ｙ≦１）ではｘ、ｙの組成比を変化させたＧａＮ、Ａｌ_0.2Ｇａ_0.8Ｎ、Ｉｎ_0.4Ｇａ_0.6Ｎなどが例示できる。

中でも、ＡｌＧａＮ等のＡｌを含有する半導体材料の場合、従来のマスク方式ではＳｉＯ₂マスク層上に成長するという問題があったが、本発明によるとマスクレス化によりか
かる問題が解消されるため、従来できなかったＡｌＧａＮ低転位密度化が可能となり低転位で高品質な膜の成長が基板直上から可能となる。このため紫外線発光素子等で問題となるＧａＮ層による光吸収がなくなり応用上特に好適である。

基板１の結晶成長面に凹凸形状部１１、１２を形成することにより、ファセット面を形
成し得る素地面とされている状態について説明する。
ＧａＮの一般的な成長はＭＯＣＶＤ法などによりサファイアＣ面基板に低温バッファー層を介し、高温ＧａＮ膜を成長するものである。低温バッファー層上に高温ＧａＮを成長するとバッファー層を核とし、その核が横方向成長しながら合体し、やがて平坦になるというものである。この時、サファイア基板には何も施されていない為、安定であるＣ面が出るように成長が進むため平坦化される。これは安定であるＣ面の成長速度に比べ横方向の成長速度が速い為である。
一方、横方向成長速度を抑え、Ｃ軸方向の成長速度を上げると、｛１−１０１｝などの斜めのファセットが形成し得る。本発明では基板の成長面に凹凸加工を施す事で、上記横方向成長を抑えている。

本発明にあっては、上記効果が出る凹凸形状であれば特に制限はなく各種の形状を採用することができる。
このような凹凸面の形成の態様としては、島状の点在型の凸部、ストライプ型の凸条からなる凸部、格子状の凸部、これらを形成する線が曲線である凸部などが例示できる。

これら凸部の態様の中でも、ストライプ型の凸条を設ける態様のものは、その作製工程を簡略化できると共に、規則的なパターンが作製容易である点で好ましい。ストライプの長手方向は任意であってよいが、基板上に成長させる材料をＧａＮとし、ＧａＮ系材料の＜１１−２０＞方向にした場合、横方向成長が抑制され、｛１−１０１｝面などの斜めファセットが形成され易くなる。この結果、基板側からＣ軸方向に伝播した転位がこのファセット面で横方向に曲げられ、上方に伝播しにくくなり、低転位密度領域を形成できる点で特に好ましい。

一方ストライプ方向を＜１−１００＞方向にした場合であっても、ファセット面が形成されやすい成長条件を選ぶ事により前述と同様の効果を得ることができる。

上記基板に凹凸加工したストライプの方向はＩｎＧａＡｌＮ結晶の＜１−１００＞方向もしくは＜１１−２０＞方向とすることが最も好ましい。しかしながら、隣り合うファセットが合体し、平坦化するという成長現象を伴うことから、厳格には前記の方向に一致しない場合が生ずる。従って若干の方向誤差を有していても良いが、可及的にストライプの方向をＩｎＧａＡｌＮ結晶の＜１−１００＞方向もしくは＜１１−２０＞方向に対して、その精度が１°以内でに収まるようにすることが望ましく、特に好ましくは０．２°以内とすることが好ましい。

図１では、(ａ)図に示すように凹部１２の幅Ｂと凸部１１の幅Ａが同じ基板１を用いる場合を例示している。この場合凸部１１、凹部１２の双方でファセット面を形成しながら成長が進み結晶単位２０，２１がそれぞれ形成されるが、凹部１２ではその側壁とファセット面の谷の部分での成長が生じるため、図１(ｂ)に示すように谷埋め部を備えた状態になる。このような状況下、結晶成長が続くと凸部１１の上の結晶単位２１および、凹部の結晶単位２１が成長し、やがて膜がつながって、図１(ｃ)のように基板１の凹凸面を覆うことになる。この場合、一旦ファセット面が形成された上方部には低転位領域が形成され、作製した膜の高品質化が図れることになる。

図２では、(ａ)図に示すように凹部幅Ｂに対し凸部１１幅Ａが狭い基板１を用いる場合を例示している。この場合凸部１１ではファセット面を形成しながら成長が進むが、凹部１２でも結晶成長が生じる（ｂ）図。このような状況下、結晶成長が続くと凸部１１及び凹部１２から成長した膜がつながって、やがて図２(ｃ)のように凹凸面を覆うことになる。この場合、一旦ファセット面が形成された凸部１１上部には低転位領域が形成されるが、凹部１２ではその形状からファセット面は形成され難く、転位を横方向に曲げる効果は薄れる。よって、図１の例に比べると転位密度の低減効果は少ないものの、作製した膜の高品質化が図れることになる。

以上の様に凹部の幅Ｂと凸部の幅Ａとの組み合わせによってファセット面を形成する領域が色々と変化しうるが、ファセット面が形成される事により転位の伝播を曲げる事ができ、低転位密度化が図れる。即ち、このファセット面は転位の伝播を折曲させ得る程度のものであれば良いが、好ましい態様は図１に示すように、１つのファセット構造成長ベース面から成長された結晶単位２０が、その頂面に平坦部を有すること無く完全に両ファセット面が頂部で交差する山型の態様である（図４は完全にファセットが形成された場合を、図５は不完全な場合をそれぞれ示す断面写真である）。このような図１(図４)に示す如きファセット面であれば、前記ベース面から承継された転位線を概ね全て曲げることができ、その直上の転位密度をより低減できるので好ましい。図６はそのような状態を示す断面写真であって、転位線（写真中の黒線）がファセット成長に伴って折曲されている様子が明確に観察される。
なお幅の組み合わせだけでなく、凹部の深さ（凸部の高さ）ｈを変化させる事でもファセット面形成領域の制御が可能である。

上述したように、凹凸のコンビネーションは種々の組み合わせが考えられるが、凹部１２及び凸部１１の幅、並びに凹部深さｈは、発光素子に応用することを考えると、上記基板に凹凸加工した凸部の幅Ａと、これに隣接する凹部の幅Ｂとの合計Ａ＋Ｂが２０μm以内とされ、前記凹部の深さｈをＡ，Ｂのいずれか長い方の幅の２０％以上とする事が好ましい。

形成されるファセット面が｛１−１０１｝面の場合、そのファセット面の基板平面に対する角度は約６０°となる。従って、この場合ファセットが完全に形成される高さは、底面の幅に対し√３／２となる。この底面がファセットを形成する凹部幅Ｂもしくは凸部幅Ａに対応すると考えた場合、Ａ又はＢ×√３／２の高さが必要である。ＡもしくはＢが２０μｍを超えると必要高さが１７μm程度となり、基板の厚肉化に伴う反りの発生や成長時間の長時間化などの問題が発生しがちになる。本発明者らの検討の結果、A＋B≦２０μｍの時、反りの発生を少なくでき長時間を要さない成長とすることができた。
また、凹部深さｈは上記と同様の考えのもと検討をした結果、Ａ，Ｂいずれか長い方の幅の２０％以上とした時にファセットの形成が生じ、転位低減が促進されることが確認された。

また基板に凹凸加工した凸部１１の立上り斜面と基板平面が成す角度は、６０°以上とすることが好ましく、可及的に直角に近いことが特に望ましい。角度が６０°よりも小さい場合、凸部斜面から成長が始まりファッセット成長進行後の平坦化が良好に行えない問題が発生した。本発明者らの検討の結果、６０°以上の角度を形成する事で、とりわけ直角に近い立上り斜面にすると、ファセット形成並びにその後の平坦化が実質的に阻害されないことを見出した。なお可能であれば、９０°を超える斜面角度とするのも好ましい。

基板に凹凸加工した凹部１２の底面に、曲面部を具備させるようにしても良い。代表的には、一つの凸部１１の立上り基部とこれに隣接する凸部１１の立上り基部との間が、断面でみて緩やかな凹曲面となっている曲面である。かかる曲面部を具備する場合、凹部１２からの成長が遅くなり凸部１１からの成長が優性になるよう調整することができる。

図３は本発明の他の実施態様を示している。凹凸の形成等は図１に示したものと同じであるが、図３(ａ)に示すように、本実施例では基板１の凹部１２に、その表面からは実質的に結晶成長し得ないマスク層３を設けている。この場合、凸部１１のみからファセット面を形成しながらの成長が起こり結晶単位２０が形成され（図３(ｂ)参照）、さらに結晶
成長を続けると、各凸部１１から成長した結晶単位２０がつながって、やがて図３(ｃ)のように凹凸面を覆うことになる。かかる態様にあっても、ファセット面が形成されることにより転位の伝播を曲げる事ができ、低転位密度化を図ることができる。

上記実施例において、マスク層３としてはＳｉＯ₂マスク等を用いることができる。こ
のように薄膜を形成する他、実質的に結晶成長し得ない加工であれば特に制限はない。また、凹部又は凸部のいずれかを、実質的な結晶成長自体が起こり得ないような微小開口の凹部、又は微小幅の凸部とすることで、いずれかのみからファセット構造成長が起こるようにすることもできる。

以上、基板１の上に半導体層２を一層だけ成長する場合について説明したが、転位欠陥をより少なくするために、同様な工程を２回繰り返すようにしてもよい。さらに同様の工程を繰り返して、複数の半導体層を多重的に形成するようにしても良い。このような構成とすれば、層を重ねる毎に伝播する転位を漸減させることができる。

凸部の形成は、例えば通常のフォトリソグラフイ技術を使って凸部形状に応じてパターン化し、ＲＩＥ技術等を使ってエッチング加工を行うことで作製できる。

基板上に半導体層の結晶成長を行う方法はＨＶＰＥ、ＭＯＣＶＤ、ＭＢＥ法などがよい。厚膜を作製する場合はＨＶＰＥ法が好ましいが、薄膜を形成する場合はＭＯＣＶＤ法やＭＢＥ法が好ましい。

ファセット面の形成は結晶成長を行う時の成長条件（ガス種、成長圧力、成長温度、など）により制御する事ができる。減圧成長ではＮＨ₃分圧が低い場合＜１−１０１＞面の
ファセットが出易く、常圧成長では減圧に比べファセット面が出易い。
また成長温度を上げると横方向成長が促進されるが、低温成長すると横方向成長よりもＣ軸方向の成長が速くなり、ファセット面が形成されやすくなる。
以上成長条件によってファセット形状の制御が可能である事を示したが、本発明の効果が出る範囲内であれば、目的に応じ使い分ければよい。

なおファセット面を形成し、転位が横方向に曲げられた後は、ＧａＮを平坦化するための横方向成長を促進するように、成長条件を変化させると良い。これを行うためには、上述の逆であるファセット面が出にくい成長条件を選択すれば良い。

［実施例1］
ｃ面サファイア基板上にフォトレジストのパターニング（幅：２μｍ、周期：４μｍ、ストライプ方位：ストライプ延伸方向がサファイア基板の＜１−１００＞方向）を行い、ＲＩＥ（Reactive Ion Etching）装置で２μｍの深さまで断面方形型にエッチングした。この時のアスペクト比は１であった。フォトレジストを除去後、ＭＯＶＰＥ装置に基板を装着した。その後、水素雰囲気下で１１００℃まで昇温し、サーマルエッチングを行った。その後温度を５００℃まで下げ、３族原料としてトリメチルガリウム（以下ＴＭＧ）を、Ｎ原料としてアンモニアを流し、ＧａＮ低温バッファー層を成長した。つづいて温度を１０００℃に昇温し原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流しｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における２μｍに相当する時間とした。
成長後の断面を観察すると、図１(b)に示すように凸部、凹部両方での成長が観察され
た。

同様の方法で通常の凹凸の施していない場合のＧａＮ成長における６μｍに相当する時
間成長を行なった。結果、凹凸部を覆い、平坦になったＧａＮ膜が得られた。

転位密度の測定のため、上記サンプルをＨ₂ＳＯ₄：Ｈ₃ＰＯ₄＝１：１（２５０℃）の溶液中で９０minエッチングを行ない、形成されたピットを数えた。また得られた膜のキャ
リア濃度をＨａｌｌ測定にて行なった。さらにＸ線ロッキングカーブ半値幅測定も行なった。

なお比較の為に、凹凸加工を施していないサファイ基板に成長したサンプル及び、凹凸加工を施していないサファイア基板上にＧａＮを２μｍ形成しＳｉＯ₂のマスクを上記と
同様のストライプ方向、幅で形成した基材の上にＧａＮを４μｍ成長したサンプルも作成した。各サンプルの評価結果を表１に示す。

実施例のサンプルでは、転位密度の低減が従来ＥＬＯよりも図れている事が判る。
これは凹部でも貫通転位が曲げられる事が生じたためと考えられる。
一方、キャリア濃度は通常ＧａＮ成長と同程度であった。またＸＲＣのＦＷＨＭは１０７ｓｅｃと一番小さく、総合的にみて高品質の膜であるといえる。

［実施例２］
実施例1の内、凹凸部の形状を以下の様に変更した以外は同じとした。
（幅：２μｍ、周期：６μｍ、ストライプ方位：サファイア基板の＜1−1００＞）を行い、ＲＩＥ装置で０．５μｍの深さまで断面方形型にエッチングした。

成長後の断面を観察すると、図２(c)に示すように、実施例１と同様に凹凸部が埋め込
まれ平坦化した膜が得られていた。転位密度の観察を行なう為、実施例１と同様の手法でピットを形成し数を数えた。
凸部上部には転位に対応したピットはほとんど観測されなかった。これは凸部上ではファセット面が形成された状態で成長が進み、転位が横方向に曲げられた結果と考えられる。
一方、凹部のうち、凸部に近いあたりではピットはあまり観測されなかったが、中央付近の幅４μmの領域ではピットが多数見られた。これは、凹部中央付近ではファセット面
の形成が生じていないため、転位が表面まで伝播した結果と考えられる。しかしウエハー全体でみると、凹凸加工を施していない基板上の成長に比べ転位密度は低減していることがわかる。

［参考例１］
実施例１の内、凹部にＳｉＯ₂マスクを形成した以外は同じとし、ＧａＮの成長を行なった。２μｍ相当成長した膜の断面を観察すると、図３(ｂ)に示すように凸部上部にはファセット面を形成したＧａＮが成長していた。一方、凹部には膜は形成されていなかった。
成長をさらに行なうと隣り合う凸部上部のファセットはやがて合体した。その後、合体した谷部が埋まるように成長が進み、やがて凹部上部に空洞を残し平坦となったＧａＮ膜が得られた。
エッチングによりピットを形成したところ凹部中央に若干の転位に対応するピットが確認されたが、それ以外ではピットはほとんど観測されなかった。

［実施例３］
実施例１で得られた膜に連続してｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を順に形成し、発光波長３７０ｎｍの紫外ＬＥＤウエハーを作製した。
その後、電極形成、素子分離を行い、ＬＥＤ素子とした。ウェハ全体で採取されたＬＥＤチップの出力の平均値と逆電流特性を評価した。比較対象としては、従来のＥＬＯ技術を使って上記構造を作製した紫外ＬＥＤチップと通常のサファイア基板を使って上記構造を作製した紫外ＬＥＤチップである。これらの評価結果を表２に示す。

表２に示すように本発明を用い作製したサンプルでは従来例に比べ出力が高く、リーク電流の少ない高品質のＬＥＤが作製できる事がわかった。

［実施例４］
実施例１の内、半導体層成長時にトリメチルアルミニウム（ＴＭＡ）を追加した以外は同じとした。
結果、ＡｌＧａＮ（Ａｌ組成０．２）の膜が凹凸部を覆うように平坦な膜が成長できていた。エッチングによりピットを形成したところ凸部上方部には転位に対応するピットは少なかった。これにより従来のＥＬＯ技術では成し得なかったＡｌＧａＮ膜の高品質化（低転位密度化）が本発明を用いてできた事を確認した。

［参考例２］
次にＧａＮを基板として用いた例を示す。ＧａＮ基板上にフォトレジストのパターニング（幅：２μｍ、周期：４μｍ、ストライプ方位：ＧａＮ基板の＜１１−２０＞）を行い、ＲＩＥ装置で２μｍの深さまで断面方形型にエッチングした。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で１０００℃まで昇温した。その後、原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流しｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における４μｍに相当する時間とした。

成長後の断面を観察すると基板の凹凸部を覆い、平坦になったＧａＮ膜が得られた。続いて得られた膜のピットの評価を行った。基板としてもちいたＧａＮのピット密度は２×１０⁶cm^-3であったが、本実施例の成長を行うと凹部上部で1×１０⁶cm^-3、凸部上部で５
×１０⁴cm^-3にピットが減少している事がわかった。このように既に転位の少ない基板に
対しても更なる転位密度低減効果があることが確認できた。

［実施例５］
実施例１で作製したＧａＮ結晶を第一結晶とし、その上に第二結晶を成長させた。まずＧａＮ第一結晶にフォトレジストのパターニング（幅：２μｍ、周期：４μｍ、ストライプ方位：ＧａＮ基板の＜１１−２０＞）を行い、ＲＩＥ装置で２μｍの深さまで断面方形型にエッチングした。この時のパターニングは基板凸部の上に第一結晶の凹部がくるような配置とした。フォトレジストを除去後、MOVPE装置に基板を装着した。その後、窒素、水素、アンモニア混合雰囲気下で１０００℃まで昇温した。その後、原料としてＴＭＧ・アンモニアを、ドーパントとしてシランを流しｎ型ＧａＮ層を成長した。その時の成長時間は、通常の凹凸の施していない場合のＧａＮ成長における４μｍに相当する時間とした。

成長後の断面を観察すると基板の凹凸部を覆い、平坦になったＧａＮ膜が得られた。続いて得られた膜のピットの評価を行ったところ８×１０⁵cm^-3にピットが減少している事
がわかった。このように本実施例を繰り返す事により更なる転位密度低減効果があることが確認できた。

本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。 本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。 本発明に係わる半導体基材の結晶成長状態を説明するための断面図である。 完全にファセットが形成された場合を示す断面写真である。 不完全なファセットが形成された場合を示す断面写真である。 転位線（写真中の黒線）がファセット成長に伴って折曲されている状態を示す断面写真である。

符号の説明

１ 基板
１１ 凸部
１２ 凹部
１３ 空洞部
２ 半導体層

Claims (2)

1. サファイアＣ面基板を備え、
   前記基板の表面である結晶成長面は、段差で区画された凹面および凸面からなる凹凸面とされており、
   該段差は、該結晶成長面上に成長するＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶の＜１１−２０＞方向に平行となるように形成されており、
   ＳｉがドープされたＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶が、前記結晶成長面における凹部および凸部のそれぞれからファセット構造を形成しながら成長し、隙間を残すことなくつながって、該結晶成長面を平坦に覆っている、
   半導体基材。
2. サファイアＣ面基板を備え、
   前記基板の表面である結晶成長面は、段差で区画された凹面および凸面からなる凹凸面とされており、
   該段差は、該結晶成長面上に成長するＡｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶の＜１１−２０＞方向に平行となるように形成されており、
   Ａｌ_ｘＧａ_{１−ｘ−ｙ}Ｉｎ_ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）結晶（マグネシウムを含むものを除く）が、前記結晶成長面における凹部および凸部のそれぞれからファセット構造を形成しながら成長し、隙間を残すことなくつながって、該結晶成長面を平坦に覆っている、
   半導体基材。

Images