JPH01170015A - エピタキシャル成長方法 - Google Patents

エピタキシャル成長方法

Info

Publication number
JPH01170015A
JPH01170015A JP32714487A JP32714487A JPH01170015A JP H01170015 A JPH01170015 A JP H01170015A JP 32714487 A JP32714487 A JP 32714487A JP 32714487 A JP32714487 A JP 32714487A JP H01170015 A JPH01170015 A JP H01170015A
Authority
JP
Japan
Prior art keywords
epitaxial growth
pattern
substrate
crystal material
growth method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32714487A
Other languages
English (en)
Other versions
JP2569099B2 (ja
Inventor
Juichi Shimada
嶋田 寿一
Masanobu Miyao
正信 宮尾
Akitoshi Ishizaka
彰利 石坂
Masakazu Ishino
正和 石野
Toshiyuki Yoshimura
俊之 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62327144A priority Critical patent/JP2569099B2/ja
Publication of JPH01170015A publication Critical patent/JPH01170015A/ja
Application granted granted Critical
Publication of JP2569099B2 publication Critical patent/JP2569099B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は異種材料のエピタキシャル成長方法に係り、特
に格子定数差の大きい異種材料のエピタキシャル成長方
法に関する。
[従来の技術] 従来の格子定数差の大きい異種材料のエビタキシャル成
長技術、極端にはアモルファス基板上への単結晶成長法
として、いわゆるグラフオエピタキシ技術が知られてい
る。また単結晶基板の上に格子定数差の大きい材料を単
結晶薄膜として成長させるいわゆる2段成長方法もある
。前者の方法は例えばクリスタルグロウス、63巻、(
1983年)第527頁−546頁(Crastal 
growth63 (1983)527−546)に、
後者の方法は例えば応用物理学会、応用電子物性分科会
研実報告Nα415(昭和61年9月12日(金)第1
6頁−21頁)において論じられている。
[発明が解決しようとする問題点] 上記従来技術のうち、グラフオエピタキシャル方法は基
板の格子定数に起因する問題から、開放いう されると、ユ坊メリットがあり、例えば極端にはガラス
質もしくはアモルファス質の基板の上にも単結晶材料を
成長することが出来るという特長がある。しかしながら
基板の格子定数を直接反映する形でエピタキシャル成長
する方式ではないので結晶方位の制御性は良いが、その
結晶性が良くないという問題があった。
またいわゆる二段成長方法によるヘテロエピタキシャル
成長は基板の格子定数との整合性を部分的には取りなが
ら成長するため、局所的には良好な結晶性が期待できる
。しかし局部整合したエピタキシャル部分間の整合につ
いては不十分であり、たとえ単一ドメイン構造となって
いても転位の発生が多く、実用上問題があった。
本発明の目的は上述した格子定数差の大きいヘテロエピ
タキシ層の結晶性を格段に向上させて実用に供するヘテ
ロ接合を形成することが可能なヘテロエピタキシャル法
を提供することにある。
[問題点を解決するための手段] 上記目的は、結晶方位の制御や、単結晶化に必要な一定
以上の面積笥囲にわたる原子配列の規則性の制御を基板
表面に微細な周期的凹凸や、周期的な化学修飾等を行う
ことにより達成される。
より詳細には、第1の格子定数を有する第1の結晶材料
上に第2の格子定数を有する第2の結晶材料を成長させ
るエピタキシャル成長方法であって、上記第1の結晶材
料の表面に上記第1の格子定数と上記第2の格子定数の
最小公倍数のほぼ整数倍に対応する周期構造を有するパ
ターンを形成する第1の工程と、上記パターンを設けた
上記第1の結晶材料上に上記第2の結晶材料を形成する
第2の工程とを有することを特徴とするエピタキシャル
成長方法を採用することにより達成される。
[作用] 第1図の(a)および(b)は本発明の原理をわかりや
すく説明するための模式図である。(a)の1は基板と
して用いる単結晶材料であり、2はその上にエピタキシ
ャル成長させた1とは異なる格子定数を持つ材料の格子
構造を示している。
(b)はこれを連続体的に描いたもので、本発明は基板
11に凹凸を着け、その上に22の材料をエピタキシャ
ル成長をすることを示しており、(a)と全く同じもの
を表わしている。(a)で黒丸は1の材料の原子を、白
丸は2の材料の原子を現わしており、この場合材料1の
格子定数に対し材料2の格子定数は615倍である。そ
のため材料1のから見て6格子ごとにダングリングボン
ド3が発生し、格子定数によるミスマツチを消滅させて
いることがわかる。この様に基板に着ける凹凸の間隔は
各々の材料の格子定数の最小公倍数となっている。この
様に局所的には基板の格子を反映したエピタキシャル成
長をし、かつ各々の局所的なエピタキシャル部分間は凹
凸の周期によって規則的に配列されるため、エピタキシ
ャル層内へ深く拡がる転位等が発生せず、極めて良好な
エピタキシャル層が得られる。この様に本発明によれば
、基板とエピタキシャル成長させる両材料の格子定数の
最小公倍数に対応する周期構造を基板に有させることに
より、上述の如く極めて良行なヘテロ接合を形成するこ
とができる。
以下実施例を用いて本発明の詳細な説明する。
[実施例1] 第2図(a)〜(e)は本発明の一実施例に係る工程概
略を説明するための図である。
図(a)に示すように通常の方法で単結晶Si基板4の
上にPMMA (ポリーメチルメタクリレ−ト)5を厚
さ0.5μmに回転塗布し、170’C20分間のプリ
ベークを行なった。加速電圧30kVの可変矩形ビーム
型の電子線6を用いた描画装置によりパターンを描画し
た(図(b))。
電子線照射量は300μC/atである。次に現像液と
してtpA(イソプロピルアルコール)を用い、3分間
静止現像することにより0.19μmラインアンド・ス
ペースパターンを得た(図(C))。
得られたパターンをマスクとして用い、50mT or
rのCBrF3プラズマ中で約10分間ドライエツチン
グを行ないStの表面に凹凸のパターン(段差0.05
μm)形成を行なった。その後アセトンを用いてウェハ
を洗浄し、PMMAを除去し、図(d)の構造を得た。
この結果、Si表面上に0.05μmの段差を有し、0
.19μmのラインアンドスペースはSiの格子間隔(
5,431人)とG a A sの格子間隔(5,65
3人)との最小公倍数(135,8人)の14倍の間隔
となっている。又、上記のラインアンドスペースを形成
する際、電子線描画以外のいかなる技術を用いても本発
明の有効性には変化はない。
得られたSi基板(図(d))に通常の分子線蒸着(M
BF)法、又は有機金属の熱分解による気相成長(MO
CVD)法を用いてaaAsR4を成長した(図(e)
)。
典形的な成長シーケンスは以下の通りである。
即ち、先ずSi基板表面に清浄にする為に900℃で熱
処理をする。次にMOCVD法ならば400〜450℃
MBE法ならば150〜400℃の低い温度で20nm
位の厚さの非晶質GaAs層をSi基板上に堆積する。
その後、成長を一時中断し基板温度を700〜750℃
に上げ、2回目の成長を厚さ300nmだけ行なう。基
板温度が−ヒがると非晶質GaAs層は単結晶化し、そ
の上に2回目に成長するGaAs層は単結晶となる。こ
れは2段成長法の典形的なシーケンスであるが、2段成
長法の代りにG a A sとSi界面に系超格子を導
入する方法を用いても良い。
この様にして形成したGaAs結晶を電子顕微鏡を用い
て観察したところ、GaAs中には10f1個/d程度
の格子欠陥が含まれている事がわかった。
この値は通常の平滑なSi基板表面上に形成したG a
 A s中に残存する格子欠陥(107個/aJ)に比
して約1指低い値となっており、即ち本発明の有効性が
わかる。
[実施例2] 次に81表面の凹凸の周期を狭め0.054μm、即ち
SiとGaAsの格子間隔の最小公倍数の4倍−800
(東京応化1)を厚さ0.4 μmに回転塗布し、18
0℃1o分間のプリベークを行なう。
その上面にPMMA (ポリ−メチルメタクリレート)
を厚さ0.15μmに回転塗布し、170℃20分間の
プリベークを行なう。そして加速電圧30kVの可変矩
形ビーム型の電子線描画装置を用いてパターンを描画す
る。ここで電子線照射量は300μC/−である、現像
液としてはIPA(イソプロピルアルコール)を用い、
1分間静止現像することで0.054μmラインアンド
スペースパターンを得た。そしてS OG (S pi
n−on−G 1ass)厚さ0.2μイ回転塗布して
パターン段差を平坦化する。次に100 mTorrC
HF3プラズマ中で20分間ドライエツチングし、So
GをPMMA表面が露出するまでエッチバックする。
そして100Torrの0□プラズマ中において反応性
イオンエツチングすることでPMMA及びOF11i)
R−800を異方性エツチングする。ここでSOGが残
った部分、即ち電子線描画によってPMMAが除去され
た部分がエツチングに際して残存する。その後50 m
 TorrのCBrF3プラズマ中でドライエツチング
することによってSi表面を加工した。その後アセトン
を用いてウェハを洗浄し、0FPR−800を除去した
。その結果、Si表面に0.054μmラインアンドス
ペースの凹凸(段差0.05μm)のパターンを得た。
ここて、はじめ電子線描画で得たPMMAのパターンか
ら反転したパターンが得られる。
以上の工程は「実施例1」で説明した工程と大略同じで
あり電T−線描画プロセスで通常用いられる方法により
形成出来る。又電子線描画以外の他の手法を用い上記の
ラインアンドスペースを形成しても、以下に示す本発明
の有効性には変化はない。
その後、[実施例1]と同じ方法を用いSi基板上にG
aAs結晶を成長させた。これらの試料を電子顕微鏡a
察により評価したところ、GaAs中に残存する格子欠
陥は103個/d程度に迄減少していた。即ち、Si表
面の凹凸の0.19μmから0.054μm迄狭める事
でその上に形成したGaAs中の格子欠陥が減少する事
がわかる。
Si基板表面の凹凸の一周期の距離(d)を横軸に、又
GaAs中に残存する格子欠陥密度を縦軸に取り整理し
た結果を第3図に示す、直線(31)はdが0.054
μm、0.135/Am、0.189μmの時の結果で
あり、即ちGaAsと81との格子間隔の最小公倍数(
0,0135μm)の各々の4倍、10倍、16倍の時
の結果である。dの減少と共に格子欠陥密度が顕著に減
少している事がわかる。
一方、第3図中の直線(32)はdが0.061μm、
0.088μm、0.155μの時の結果である。即ち
dがGaAsとSiとの格子間隔の最小公倍数(0,0
135μm)の4.5倍、6.5倍、11.5倍となっ
ている。この図かられかる様にdが0.0135μmの
整数倍から50%程度ズしていてもSi表面に凹凸の周
期を形成する事でGaAs中の格子欠陥密度は減少する
以上の実施例に於けるSt表面部の凹凸はライン・アン
ド・スペース即ち凹部と凸部の距離比が1:1に構成さ
れていた。凹凸構造の一周期(d)がSi格子とGaA
s格子の最小公倍数(0,0135μm)の整数倍又は
その50%のズレの範囲内であれば凹部と凸部の比が1
=1でなくても良い。
第4図はそれも示す1つの実施例である。図(a)はd
を構成する凹部と凸部の比が1=1、図(b)は1:3
9図(c)は3:1の構造となっている。
これらの試料を用い実施例(1)及び(2)と同じ実験
を行った。ところ、図(a)〜(c)の構造の試料にお
いて大略同じ程度の結晶性を有するGaAs層がSi基
板上に成長する事が確認されている。
第2図〜第4図の実施例においては断面が凹凸型の構造
に関してのみ説明を行って来た。本発明の有効性が凹凸
型以外の構造に関しても有効である事は第1図の説明か
らも明らかである。実際第1図の如き鋸歯状→断面の周
期構造又は正弦曲線状→断面の周期構造を有するSi基
板を用いて第2図〜第4図と同じ実験を行ったところ、
これらの例においても本発明が有効である事が確認され
た。
ところでGaAsの結晶成長を制御するSi基板表面の
周期的な原因は、幾何学的なSi表面の凹凸である必要
性はなく、絶縁膜又は化学粗性の異なる物質の存在であ
っても良い。
第5図(a)及び(b)は第2図(e)に相当する構造
をSi表面の凹凸以外の方法で形成したものである。即
ち第5図(、)ではGaAsの結晶成長を制御するSi
表面上の周期構造51は酸化膜又は窒化膜の如き絶縁膜
で形成されている。又、第5図(b)の52は集束イオ
ンビームを用いF。
O20等の物質を打込む事Si表面近傍の化学的そ性を
変化する事により形成されている。これらの試料を用い
実施例(1)又は(2)と同じ方法でGaAsを成長さ
せた場合、実施例(1)又は(2)と同路間じ結晶性を
有するGaAs層がSi表面上に成長する事が確認され
た。
[実施例3] 以上の実施例に於いては説明を簡単にする為にSi表面
上に平行に配列する直線状のパターンを用いて説明して
来た。これらのパターンが2種類以上ありそれが直交し
ていても又ある任意の角度で交わっていても本発明は有
効である。第6図はそれらの実施例を説明する為の図で
ある。
即ち第6図(a)は(100)の面方位又は(100)
から数度程度傾むいた面方位を有するSi基板である。
第6図(b)及び(c)はその一部の拡大図である。即
ち(b)ではSi基板表面の凸部(62)と四部(63
)が[1101方向に平行に配置されている。又(c)
ではSi表面の凹部と凸部が[1101及び[110]
方向に配置即ち直線状のパターンが互いに直行している
一方、第6図(d)は(111)の面方位又は(111
)から数度傾いた面方位を有するSi基板である。(e
)ではSi表面に形成された凸部と四部が[101]方
向のみに平行に配列しているのに対しくf)ではそれら
が[101]及び[011]方向に配置しており即ち2
種類のパターンが120°で交さ本ている。又、(g)
に示されている様に、これらの直線状のパターンを各々
[101]、[011]及び[1101方向に平行に形
成し互いに交さしたパターンが正三角形を形成しても良
い。この様にして直線状の凹凸パターンを互いに交さし
形成したSi基板を用いて第2図〜第4図と同じ種類の
実験を行ったところ、これらの例においても本発明が有
効であり良質のG a A s結晶が形成される事が確
認された。この様に結晶方位にそってパターンを形成す
ることにより、より一層格子欠陥を減することが出来る
。加えてパターン結晶の対称性を保持する形で形成する
ことにより、より一層有効であることが明らかとなった
本実施例ではパターンは平行直線を例にとって説明した
が、これに限るものではない。例えば第6図(b)にお
いて62.63の直線は適当な間隔の点状であってもよ
い。また第6図(c)において直交する直線の交点のみ
点状に突起や、穴が配列されていてもよい。また交点で
なく、交点ト交点の中間に突起や、穴が配列されていて
もよい。
いずれにしろこれらの例で述べたごとく何らかの周期構
造を設けることが本発明の要点である。
以上の実施例においては、GaAs/Si構造を例に取
り説明して来た。しかしながら、本発明の方法が他のへ
テロ構造半導体に取っても有効である事はいう迄もない
。事実、本発明の方法を68P/Si、SiC/Si、
AI P/Si、GaP/Ge。
GaAs/Ge、5ixGe、Cz/Si (x+y+
z=1)等の応範囲のへテロ材料に適用した場合にも、
この方法が有効である事を確認している。
[実施例4] その実施例として、Geo、5Sio、5/Siヘテロ
エピタキシーへの適用例を述べる。本発明者等の知見に
よればG eo、 5 S io、 sとSiとは格子
定数が約2%異なり、〜100人の膜厚を超えると、s
io、5aeG、5膜中に歪を緩和するために転位が入
ってしまう。Si基板上に実施例2と同様にしてライン
アンドスペース0.054μm間隔の深さ0.05μm
の凹凸を形成し、その上にMBE法でSi、)、5Ge
(、,5膜を厚さ500人に形成した。その形成条件は
ベース真空度2 X 10−11Torr、成長中真空
度5 X 10−7Torr、基板温度550℃。
Geのセル温度1200℃、Si源は電子ビーム加熱で
分子ビームを生成した。形成後の膜を透過電子顕微鏡に
より観案じたところ、歪は緩和されているにもかかわら
ず、転位は導入されていなかった。このことは、5iJ
J5板上に形成した凹凸が、ヘテロエピタキシーに於て
格子定数差に起因する問題を極めて有効に解決すること
を示している。
[発明の効果] 本発明によれば、格子定数差の大きい2種の結晶層を転
位等の格子不整合に起因する種々の欠陥を極めて少くし
て接合することができるという効果がある。
【図面の簡単な説明】
第1図は本発明の概念図、第2図から第6図は本発明の
詳細な説明図である。 1・・・基板材料、2・・・成長材料、3・・・タング
リングボンド、4・・・基板材料、7・・・成長材料、
51・・・絶縁膜、52・・・イオン打込領域。 57 図 ノ / 凸 J、   j’ヅ“リニクネ゛ンド 33回 凹凸−−A覇り1陰(th4m 藁4目 ′IJs171 5zづオンオ丁込置夕4藝 [JT′]      、 、を薯よ t254し也亘の2−Φ [011J

Claims (1)

  1. 【特許請求の範囲】 1、第1の格子定数を有する第1の結晶材料上に、第2
    の格子定数を有する第2の結晶材料を成長させるエピタ
    キシャル成長方法であって、上記第1の結晶材料の表面
    に上記第1の格子定数と上記第2の格子定数の最小公倍
    数のほぼ整数倍に対応する周期構造を有するパターンを
    形成する第1の工程と、上記パターンを設け上記第1の
    結晶材料上に上記第2の結晶材料を形成する第2の工程
    とを有することを特徴とするエピタキシャル成長方法。 2、特許請求の範囲第1項に記載のエピタキシャル成長
    方法において、前記パターンの周期は前記格子定数の最
    小公倍数の整数倍に対応する値から、前記最小公倍数に
    対応する値の±50%以内で変化した周期であるエピタ
    キシャル成長方法。 3、特許請求の範囲第1項もしくは第2項に記載のエピ
    タキシャル成長方法において、前記パターンは前記第1
    の結晶材料の結晶軸に沿って形成されるエピタキシャル
    成長方法。 4、特許請求の範囲第1項から第3項のいずれかに記載
    のエピタキシャル成長方法において、前記パターンは周
    期的凹凸であるエピタキシャル成長方法。 5、特許請求の範囲第1項から第3項のいずれかに記載
    のエピタキシャル成長方法において、前記パターンは周
    期的化学修飾や、前記第1の結晶材料とは異なる材料に
    よるパターンであるエピタキシャル成長方法。
JP62327144A 1987-12-25 1987-12-25 エピタキシャル成長方法 Expired - Lifetime JP2569099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62327144A JP2569099B2 (ja) 1987-12-25 1987-12-25 エピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62327144A JP2569099B2 (ja) 1987-12-25 1987-12-25 エピタキシャル成長方法

Publications (2)

Publication Number Publication Date
JPH01170015A true JPH01170015A (ja) 1989-07-05
JP2569099B2 JP2569099B2 (ja) 1997-01-08

Family

ID=18195805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62327144A Expired - Lifetime JP2569099B2 (ja) 1987-12-25 1987-12-25 エピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JP2569099B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312821A (ja) * 1988-06-11 1989-12-18 Sony Corp ヘテロエピタキシャル成長方法
JP2000208427A (ja) * 1999-01-11 2000-07-28 Sony Corp 受光素子およびその製造方法
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
JP2008211250A (ja) * 1999-03-17 2008-09-11 Mitsubishi Chemicals Corp 半導体基材及びその作製方法
JP2010283398A (ja) * 2000-02-09 2010-12-16 North Carolina State Univ 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
WO2019009181A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312821A (ja) * 1988-06-11 1989-12-18 Sony Corp ヘテロエピタキシャル成長方法
JP2000208427A (ja) * 1999-01-11 2000-07-28 Sony Corp 受光素子およびその製造方法
JP2008211250A (ja) * 1999-03-17 2008-09-11 Mitsubishi Chemicals Corp 半導体基材及びその作製方法
JP2010283398A (ja) * 2000-02-09 2010-12-16 North Carolina State Univ 窒化ガリウム半導体構造体の製造方法、半導体構造体の製造方法および半導体構造体
JP2008053602A (ja) * 2006-08-28 2008-03-06 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
WO2019009181A1 (ja) * 2017-07-07 2019-01-10 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
JP2019014627A (ja) * 2017-07-07 2019-01-31 セイコーエプソン株式会社 単結晶基板および炭化ケイ素基板
US11404269B2 (en) 2017-07-07 2022-08-02 Seiko Epson Corporation Single crystal substrate with undulating ridges and silicon carbide substrate

Also Published As

Publication number Publication date
JP2569099B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
EP0430280B1 (en) Selective and non-selective deposition of Si1-x Gex on a Si substrate that is partially masked with Si O2
US6596377B1 (en) Thin film product and method of forming
US7888244B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US5156995A (en) Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US7517776B2 (en) Method for controlling dislocation positions in silicon germanium buffer layers
JP2596547B2 (ja) 太陽電池及びその製造方法
EP0177903A2 (en) Semiconductor device having a gallium arsenide crystal layer grown on a silicon substrate and method for producing it
JPH01170015A (ja) エピタキシャル成長方法
KR100355881B1 (ko) 단결정 박막의 형성 방법
JPH021115A (ja) 結晶の形成方法
JPH02260523A (ja) 結晶の形成方法および結晶物品
JPS60140813A (ja) 半導体装置の製造方法
EP0365166B1 (en) Crystal article and method for forming same
JP2000260711A (ja) 半導体基板製造方法
JPS62132312A (ja) 半導体薄膜の製造方法
JP3027947B2 (ja) 細線構造の形成方法
JP2705524B2 (ja) 半導体結晶の作成方法
JPH0524113B2 (ja)
JPH0443413B2 (ja)
JPS61203630A (ja) 半導体ウェーハとその製造方法
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPH01120011A (ja) InP半導体薄膜の製造方法
JPS58176921A (ja) 半導体基体およびその製法
JPS63192223A (ja) 半導体装置の製造方法
JPH02228027A (ja) 化合物半導体基板の製造方法