JPS61203630A - 半導体ウェーハとその製造方法 - Google Patents
半導体ウェーハとその製造方法Info
- Publication number
- JPS61203630A JPS61203630A JP4366885A JP4366885A JPS61203630A JP S61203630 A JPS61203630 A JP S61203630A JP 4366885 A JP4366885 A JP 4366885A JP 4366885 A JP4366885 A JP 4366885A JP S61203630 A JPS61203630 A JP S61203630A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- gaas
- layer
- amorphous
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基板材料上にこの基板材料とは異種の材料によ
る結晶層を配した半導体デバイス材料の構造に関する。
る結晶層を配した半導体デバイス材料の構造に関する。
■−■化合物半導体は、ポストＳｉ材料として注目され
ていることは周知であるが、原料である■族あるいはＶ
族元素のクラーク数がＳｉとは異なり小さなものである
こと、ならびにＡｓに代表されるように原料は生物にと
って有害な元素であるところから、今後、■−■化合物
半導体デバイスの実用化に向かっては原料を如何に節約
するかという課題を追求する必要がある。
ていることは周知であるが、原料である■族あるいはＶ
族元素のクラーク数がＳｉとは異なり小さなものである
こと、ならびにＡｓに代表されるように原料は生物にと
って有害な元素であるところから、今後、■−■化合物
半導体デバイスの実用化に向かっては原料を如何に節約
するかという課題を追求する必要がある。
こうした観点から最近、安価で高品質さらには大面積を
もった３ｉ基板上へのｍ−ｖ化合物半導体小結晶薄膜の
形成技術が注目されている。これはｍ−ｖ化合物半導体
の応用分野である超高速あるいは光デバイスの製作にお
いて、これらデバイスが数１００μｍ厚の基板結晶の表
面より僅か１μｍから１０μｍ以下の領域に括りつけら
れ動作するところから（る当然の帰結である。
もった３ｉ基板上へのｍ−ｖ化合物半導体小結晶薄膜の
形成技術が注目されている。これはｍ−ｖ化合物半導体
の応用分野である超高速あるいは光デバイスの製作にお
いて、これらデバイスが数１００μｍ厚の基板結晶の表
面より僅か１μｍから１０μｍ以下の領域に括りつけら
れ動作するところから（る当然の帰結である。
現在は、ｃａＡｓｆｉ積回路がｍ−ｖ化合物半導体デバ
イスの大きな応用分野と考えられており、安価で大面積
なＳｉ基板上へのＧａ、Ａｓ単結晶薄膜の形成には大き
な期待がかけられている。しかし、ＳｉとＧａＡｓでは
当然のことながら格子定数が異なり、現状ではＳｉ基板
上に直接形成されたＧａＡｓ薄膜の物性はＧａＡｓ基板
上のエピタキシャルＧａＡｓ薄膜の物性には遠く及ばず
、引き上げ結晶等のいわゆるバルクＧ ａ Ａ ｓ結晶
の物性にも及ぶものではない。このＳｉ基板上のＧａＡ
ｓ薄膜の結晶性の改良のためにはＧａＡｓと格子整合性
の比較的よいＧｅ、あるいは結晶化が十分でないアモル
ファス状のＧａＡｓをＳｉ基板上にまず形成した後に目
的とするＧａＡｓ単結晶薄膜を形成しようとする試みが
報告されていることは良く知られている。しかし、この
ような試みにも拘わらず目的とするＧａＡｓ単結晶薄膜
の物性は十分なものが得られていないのが現状である。
イスの大きな応用分野と考えられており、安価で大面積
なＳｉ基板上へのＧａ、Ａｓ単結晶薄膜の形成には大き
な期待がかけられている。しかし、ＳｉとＧａＡｓでは
当然のことながら格子定数が異なり、現状ではＳｉ基板
上に直接形成されたＧａＡｓ薄膜の物性はＧａＡｓ基板
上のエピタキシャルＧａＡｓ薄膜の物性には遠く及ばず
、引き上げ結晶等のいわゆるバルクＧ ａ Ａ ｓ結晶
の物性にも及ぶものではない。このＳｉ基板上のＧａＡ
ｓ薄膜の結晶性の改良のためにはＧａＡｓと格子整合性
の比較的よいＧｅ、あるいは結晶化が十分でないアモル
ファス状のＧａＡｓをＳｉ基板上にまず形成した後に目
的とするＧａＡｓ単結晶薄膜を形成しようとする試みが
報告されていることは良く知られている。しかし、この
ような試みにも拘わらず目的とするＧａＡｓ単結晶薄膜
の物性は十分なものが得られていないのが現状である。
例えばアモルファス状のＧａＡｓをＳｉ基板上にまず形
成した後に目的とするＧａＡｓ単結晶薄膜を形成する方
法を採った場合の例では室温でのホール移動度は平均す
ると２０００から３０００ｃｄ／■・ｓ話程度と低くな
り、転位密度も極めて高く、Ｘ線ロッキングカーブの半
価幅も３０秒以上であり、加えてこれら成長層の性質に
関する再現性も極めて悪い等、種々の欠点が存在してい
る。
成した後に目的とするＧａＡｓ単結晶薄膜を形成する方
法を採った場合の例では室温でのホール移動度は平均す
ると２０００から３０００ｃｄ／■・ｓ話程度と低くな
り、転位密度も極めて高く、Ｘ線ロッキングカーブの半
価幅も３０秒以上であり、加えてこれら成長層の性質に
関する再現性も極めて悪い等、種々の欠点が存在してい
る。
〔発明の目的〕
本発明の目的は、従来技術とその問題点で述べたＳｉ基
板上のＧａＡｓ単結晶薄膜の形成に代表されるように基
板とは異種の材料層を基板上に結晶成長する場合に前記
成長層に本来の物性を付与し、かつまたこうした優れた
物性を備えた成長層の製作再現性を著しく向上すること
のできる半導体デバイス材料の構造を提供することにあ
る。
板上のＧａＡｓ単結晶薄膜の形成に代表されるように基
板とは異種の材料層を基板上に結晶成長する場合に前記
成長層に本来の物性を付与し、かつまたこうした優れた
物性を備えた成長層の製作再現性を著しく向上すること
のできる半導体デバイス材料の構造を提供することにあ
る。
本発明の半導体デバイス材料の構造は、基板と、この基
板上に形成され、局所的に結晶化された領域を有するア
モルファス状材料層と、このアモルファス状材料層上に
形成され、前記基板の材料とは異種の材料による結晶層
とからなることを特徴としている。
板上に形成され、局所的に結晶化された領域を有するア
モルファス状材料層と、このアモルファス状材料層上に
形成され、前記基板の材料とは異種の材料による結晶層
とからなることを特徴としている。
以下、本発明を実施例に基づき詳細に説明する。
ここではＳｉ基板上にＧａＡｓ層を成長する場合につい
て示す、第１図（ａ）から（Ｃ）はＳｉ基板上にＧａＡ
ｓ層を成長する場合の工程図であり、何れもウェーハの
断面図を示している０本実施例では分子線エピタキシャ
ル成長法（ＭＢＥ法）によって行うものとする。まずＳ
ｉ基板の基板温度を２００℃に設定してＧａとＡｓを蒸
発源より基板面に供給する。Ｇａ束に対するＡｓ４束の
比を３以上にとるとＳｔ基板ｌｌ上にはアモルファス状
のＧａＡｓ１ｉｉ１２が形成される〔第１図（ａ））。
て示す、第１図（ａ）から（Ｃ）はＳｉ基板上にＧａＡ
ｓ層を成長する場合の工程図であり、何れもウェーハの
断面図を示している０本実施例では分子線エピタキシャ
ル成長法（ＭＢＥ法）によって行うものとする。まずＳ
ｉ基板の基板温度を２００℃に設定してＧａとＡｓを蒸
発源より基板面に供給する。Ｇａ束に対するＡｓ４束の
比を３以上にとるとＳｔ基板ｌｌ上にはアモルファス状
のＧａＡｓ１ｉｉ１２が形成される〔第１図（ａ））。
さて、このアモルファス状のＧａＡｓ層１２が３００人
から５０００人形成されたところで一旦、アモルファス
状のＧａＡｓ層１２が形成されたＳｔウェーハ１１をＭ
ＢＥ装置より外部に取り出し、第２図に示すような矩形
断面形状を持ち、内部に窒素あるいは水素等の高純度ガ
ス２１を流した石英管２２の中に設置する。そして、ア
％）Ｌ／ファス状ＧａＡｓＪｉｆ１２の形成されたＳｉ
ウェーハの表面に石英管２２の外部からＡｒレーザを照
射する。Ａｒレーザのウェーハ表面での照射径は約５μ
ｍとし、このパワーは５０ｍＷとした。
から５０００人形成されたところで一旦、アモルファス
状のＧａＡｓ層１２が形成されたＳｔウェーハ１１をＭ
ＢＥ装置より外部に取り出し、第２図に示すような矩形
断面形状を持ち、内部に窒素あるいは水素等の高純度ガ
ス２１を流した石英管２２の中に設置する。そして、ア
％）Ｌ／ファス状ＧａＡｓＪｉｆ１２の形成されたＳｉ
ウェーハの表面に石英管２２の外部からＡｒレーザを照
射する。Ａｒレーザのウェーハ表面での照射径は約５μ
ｍとし、このパワーは５０ｍＷとした。
Ａｒレーザの照射はレーザビームを走査することにより
、Ｓｉウェーハの表面５０ＩＩｍピッチでストライプ状
に行った。こうすることにより、Ｓｔウェーハ１１の表
面には第１図（ｂ）および第３図で示すように５０μｍ
ピッチでストライプ状に結晶化の進んだＧａＡｓ領域３
がアモルファス状ＧａＡｓ１ｉ１２の面内に形成される
。
、Ｓｉウェーハの表面５０ＩＩｍピッチでストライプ状
に行った。こうすることにより、Ｓｔウェーハ１１の表
面には第１図（ｂ）および第３図で示すように５０μｍ
ピッチでストライプ状に結晶化の進んだＧａＡｓ領域３
がアモルファス状ＧａＡｓ１ｉ１２の面内に形成される
。
この後、再びＭＢＥ装置の中にストライプ状の結晶性Ｇ
ａＡｓ領域３を持つアモルファス状ＧａＡｓＪｉｉ１２
が形成されたＳｉウェーハを設置し、再び基板温度５５
０℃でＧａ束に対するＡ ３４束の比を３以上にとって
ＭＢＥ成長を行うと、この段階においてストライプ状の
結晶性ＧａＡｓ領域３を持つアモルファス状Ｇ ａ Ａ
ｓ Ｎｌ ２上にＧａＡｓ単結晶層１３が得られる〔
第１図（Ｃ５）。
ａＡｓ領域３を持つアモルファス状ＧａＡｓＪｉｉ１２
が形成されたＳｉウェーハを設置し、再び基板温度５５
０℃でＧａ束に対するＡ ３４束の比を３以上にとって
ＭＢＥ成長を行うと、この段階においてストライプ状の
結晶性ＧａＡｓ領域３を持つアモルファス状Ｇ ａ Ａ
ｓ Ｎｌ ２上にＧａＡｓ単結晶層１３が得られる〔
第１図（Ｃ５）。
得られたＧａＡｓ単結晶層１３はＸ線ロッキングカーブ
の半価幅が通常１５秒以下、悪い場合にも２０秒を超え
ることのない結晶性の優れたものであり、また再現性よ
く形成される。さらに得られたＧａＡｓ単結晶層１３を
ホール測定で評価したところホール移動度は室温で約６
０００ｃｄ／Ｖ・Ｓｅｃ ＋液体窒素温度７７にで１２
００００ｃ＋Ｊ／Ｖ・ｓｅｃというように高い値が得ら
れた。また、Ａｒレーザ照射によるストライプ状の結晶
化工程を加えずウェーハ全面がアモルファス状のＧａＡ
ｓ層上にＧａＡｓ結晶層１３を成長した場合には、表面
は局部的に鏡面を呈するもののしばしば白濁した状態に
なり、こうした表面状態も再現性はないが、本実施例に
より成長したＧａＡｓ薄膜の表面は再現性よく鏡面を呈
するものとなる。
の半価幅が通常１５秒以下、悪い場合にも２０秒を超え
ることのない結晶性の優れたものであり、また再現性よ
く形成される。さらに得られたＧａＡｓ単結晶層１３を
ホール測定で評価したところホール移動度は室温で約６
０００ｃｄ／Ｖ・Ｓｅｃ ＋液体窒素温度７７にで１２
００００ｃ＋Ｊ／Ｖ・ｓｅｃというように高い値が得ら
れた。また、Ａｒレーザ照射によるストライプ状の結晶
化工程を加えずウェーハ全面がアモルファス状のＧａＡ
ｓ層上にＧａＡｓ結晶層１３を成長した場合には、表面
は局部的に鏡面を呈するもののしばしば白濁した状態に
なり、こうした表面状態も再現性はないが、本実施例に
より成長したＧａＡｓ薄膜の表面は再現性よく鏡面を呈
するものとなる。
以上本発明の一実施例について説明したが、本発明はこ
の実施例に限られるものではなく種々の変形、変更が可
能である。例えば、アモルファス状ＧａＡｓ層１２の結
晶化は、必ずしもストライプ状（線状）パターンに結晶
化させることは必要ではない。ウェーハ面内においてア
モルファス状ＧａＡｓ層１２に島状にすなわち基盤目状
に５０μｍピッチで単結晶化領域３を形成しても、この
単結晶化領域３を持つアモルファス状ＧａＡｓ層１２上
には良好なＧａＡｓ単結晶膜１３が成長する。また、ス
トライプあるいは基盤目状の単結晶化領域のピッチにつ
いても１５から１００μｍの間であれば良好なＧａＡｓ
単結晶層１３が成長することが試行により確認できた。
の実施例に限られるものではなく種々の変形、変更が可
能である。例えば、アモルファス状ＧａＡｓ層１２の結
晶化は、必ずしもストライプ状（線状）パターンに結晶
化させることは必要ではない。ウェーハ面内においてア
モルファス状ＧａＡｓ層１２に島状にすなわち基盤目状
に５０μｍピッチで単結晶化領域３を形成しても、この
単結晶化領域３を持つアモルファス状ＧａＡｓ層１２上
には良好なＧａＡｓ単結晶膜１３が成長する。また、ス
トライプあるいは基盤目状の単結晶化領域のピッチにつ
いても１５から１００μｍの間であれば良好なＧａＡｓ
単結晶層１３が成長することが試行により確認できた。
ただし、アモルファス状ＧａＡｓ層１２を全面に渡って
単結晶化するようなことをすればこの上に成長したＧａ
Ａｓ単結晶層１３の性質は著しく阻害されるし、また成
長温度の函数ではあるが実験における基板温度５５０℃
の場合には前記単結晶化領域３のピッチを１ｍｍと太き
（とった場合には単結晶化領域を形成した効果はほとん
どない。なお、アモルファス状材料の単結晶化のパター
ンは、線状または島状に限られるものではなく、良好な
ＧａＡｓ単結晶層が成長するパターンであればいかなる
ものでもよい。
単結晶化するようなことをすればこの上に成長したＧａ
Ａｓ単結晶層１３の性質は著しく阻害されるし、また成
長温度の函数ではあるが実験における基板温度５５０℃
の場合には前記単結晶化領域３のピッチを１ｍｍと太き
（とった場合には単結晶化領域を形成した効果はほとん
どない。なお、アモルファス状材料の単結晶化のパター
ンは、線状または島状に限られるものではなく、良好な
ＧａＡｓ単結晶層が成長するパターンであればいかなる
ものでもよい。
また、本実施例では、Ｓｉ基板上にＧａＡｓ単結晶層を
形成した構造について説明したが、本発明の構造はＳｉ
基板上へのＧｅの成長においてもまずアモルファス状Ｇ
ｅ層を形成し、このアモルファス状Ｇｅ層を局所的に島
状ないし線状に単結晶化し、単結晶化された領域を持つ
アモルファス状Ｇｅ層上にＧｅ単結晶層を成長した場合
にも顕著な効果がある。またＳｉ基板上にアモルファス
状Ｇｅ層をまず形成し、これを局所的に島状ないし線状
に単結晶化し、単結晶化された領域を持つアモルファス
状Ｇｅ層上にＧａＡｓ単結晶を成長した場合にも顕著な
効果がある。
形成した構造について説明したが、本発明の構造はＳｉ
基板上へのＧｅの成長においてもまずアモルファス状Ｇ
ｅ層を形成し、このアモルファス状Ｇｅ層を局所的に島
状ないし線状に単結晶化し、単結晶化された領域を持つ
アモルファス状Ｇｅ層上にＧｅ単結晶層を成長した場合
にも顕著な効果がある。またＳｉ基板上にアモルファス
状Ｇｅ層をまず形成し、これを局所的に島状ないし線状
に単結晶化し、単結晶化された領域を持つアモルファス
状Ｇｅ層上にＧａＡｓ単結晶を成長した場合にも顕著な
効果がある。
また、基板材料についてもＳｉは安価でかつ結晶性が優
れているが故に選んだにすぎず、本発明の構造は基板材
料の種類を問わず、また、その上のアモルファス材料さ
らには目的とする単結晶成長薄膜材料の種類をも本質的
に限定するものではない。
れているが故に選んだにすぎず、本発明の構造は基板材
料の種類を問わず、また、その上のアモルファス材料さ
らには目的とする単結晶成長薄膜材料の種類をも本質的
に限定するものではない。
さらに、アモルファス状材料の単結晶化工程はレーザに
よる必要はなく、電子ビームやイオンビーム等が使える
ことはいうまでもない。そもそも、実施例にて示した方
法においてもアモルファス状ＧａＡｓ層を形成後、試料
をＭＢＥ装置から出すことなくＭＢＥ装置内で電子ビー
ム走査等を行いアモルファス状ＧａＡｓ層の局所的単結
晶化を行うこともできる。
よる必要はなく、電子ビームやイオンビーム等が使える
ことはいうまでもない。そもそも、実施例にて示した方
法においてもアモルファス状ＧａＡｓ層を形成後、試料
をＭＢＥ装置から出すことなくＭＢＥ装置内で電子ビー
ム走査等を行いアモルファス状ＧａＡｓ層の局所的単結
晶化を行うこともできる。
本発明によれば、基板上に、この基板とは異なる材料の
単結晶薄膜を成長する場合に、優れた物性を備えた単結
晶薄膜の製作再現性を著しく向上することのできる半導
体デバイス材料の構造を得ることができる また、この発明の材料の構造を採用することにより、い
わゆるエピタキシャル成長結晶層の物性に近い良質なｍ
−ｖ化合物半導体薄膜等を高価基板材料を用いることな
く製作することができる。
単結晶薄膜を成長する場合に、優れた物性を備えた単結
晶薄膜の製作再現性を著しく向上することのできる半導
体デバイス材料の構造を得ることができる また、この発明の材料の構造を採用することにより、い
わゆるエピタキシャル成長結晶層の物性に近い良質なｍ
−ｖ化合物半導体薄膜等を高価基板材料を用いることな
く製作することができる。
さらには、例えばｍ−ｖ化合物半導体基板を使用する必
要がないため安価であるばかりか公害源となり易いｍ−
ｖ化合物半導体原料を著しく節約することができる利点
をも有する。
要がないため安価であるばかりか公害源となり易いｍ−
ｖ化合物半導体原料を著しく節約することができる利点
をも有する。
第１図はこの発明の一実施例であるＳｉ基板上へのＧａ
Ａｓ単結晶膜を形成した構造を得るための工程をウェー
ハの断面構造にて示す図、第２図は一実施例におけるア
モルファス状ＧａＡｓ層を局所的単結晶化する工程にお
ける装置の概略を示す図、 第３図は局所的単結晶化を行ったウェーハを表面より見
た図であり、−局所的単結晶化が行われたパターンを示
す図である。 ３・・・・・結晶性ＧａＡｓ領域 １１・・・・Ｓｔ基板 １２・・・・アモルファス状ＧａＡｓ層１３・・・・Ｇ
ａＡＳ単結晶層 ２１・・・・高純度ガス ２２・・・・石英管
Ａｓ単結晶膜を形成した構造を得るための工程をウェー
ハの断面構造にて示す図、第２図は一実施例におけるア
モルファス状ＧａＡｓ層を局所的単結晶化する工程にお
ける装置の概略を示す図、 第３図は局所的単結晶化を行ったウェーハを表面より見
た図であり、−局所的単結晶化が行われたパターンを示
す図である。 ３・・・・・結晶性ＧａＡｓ領域 １１・・・・Ｓｔ基板 １２・・・・アモルファス状ＧａＡｓ層１３・・・・Ｇ
ａＡＳ単結晶層 ２１・・・・高純度ガス ２２・・・・石英管
Claims (1)
- （１）基板と、この基板上に形成され、局所的に結晶化
された領域を有するアモルファス状材料層と、このアモ
ルファス状材料層上に形成され、前記基板の材料とは異
種の材料による結晶層とからなることを特徴とする半導
体デバイス材料の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043668A JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043668A JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203630A true JPS61203630A (ja) | 1986-09-09 |
| JPH0746684B2 JPH0746684B2 (ja) | 1995-05-17 |
Family
ID=12670224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043668A Expired - Lifetime JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746684B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123410A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 化合物半導体基板及びその製造方法 |
| US5548136A (en) * | 1993-07-08 | 1996-08-20 | Nec Corporation | Substrate with a compound semiconductor surface layer and method for preparing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210831A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-03-07 JP JP60043668A patent/JPH0746684B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210831A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123410A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 化合物半導体基板及びその製造方法 |
| US5548136A (en) * | 1993-07-08 | 1996-08-20 | Nec Corporation | Substrate with a compound semiconductor surface layer and method for preparing the same |
| US5549749A (en) * | 1993-07-08 | 1996-08-27 | Nec Corporation | Substrate with a compound semiconductor surface layer and method for preparing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746684B2 (ja) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900007901B1 (ko) | 단결정박막의 제조방법 | |
| US4046618A (en) | Method for preparing large single crystal thin films | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPS5869798A (ja) | 半導体結晶成長方法 | |
| KR100355881B1 (ko) | 단결정 박막의 형성 방법 | |
| JPH0297485A (ja) | 三次元物質上への二次元物質のヘテロエピタキシャル成長法 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JPS61203630A (ja) | 半導体ウェーハとその製造方法 | |
| JPS61205693A (ja) | 結晶成長方法 | |
| JP2569099B2 (ja) | エピタキシャル成長方法 | |
| JP2006253414A (ja) | Ｓｉ基板上への半導体薄膜形成方法及びその構造物 | |
| JPH0476217B2 (ja) | ||
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH02191321A (ja) | 結晶の形成方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JPH0453123A (ja) | 半導体膜の製造方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JPH03250621A (ja) | 半導体膜の製造方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| JPH0697401A (ja) | 半導体装置およびその製造方法 | |
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JPS61270295A (ja) | 化合物半導体単結晶膜の形成方法 | |
| JPH01122115A (ja) | 半導体ヘテロ構造の形成方法 |