JPH0697401A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0697401A JPH0697401A JP17274491A JP17274491A JPH0697401A JP H0697401 A JPH0697401 A JP H0697401A JP 17274491 A JP17274491 A JP 17274491A JP 17274491 A JP17274491 A JP 17274491A JP H0697401 A JPH0697401 A JP H0697401A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fluoride
- temperature
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、フッ化物を絶縁膜として用いた良
好なＳＯＩ構造の半導体装置を提供することを目的とす
る。 【構成】 本発明では、シリコン基板と同じ結晶方位
（タイプＡの結晶方位関係と呼ぶ）をもったフッ化物を
シリコン基板上に成長させるようにしている。また本発
明の方法ではシリコン基板表面に４００℃以下の低温で
フッ化シリコン層を堆積して初期成長層を得た後、基板
温度を６００℃以上とし、引き続きフッ化シリコン層を
成長させるようにしている。
好なＳＯＩ構造の半導体装置を提供することを目的とす
る。 【構成】 本発明では、シリコン基板と同じ結晶方位
（タイプＡの結晶方位関係と呼ぶ）をもったフッ化物を
シリコン基板上に成長させるようにしている。また本発
明の方法ではシリコン基板表面に４００℃以下の低温で
フッ化シリコン層を堆積して初期成長層を得た後、基板
温度を６００℃以上とし、引き続きフッ化シリコン層を
成長させるようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に他の素子との集積化が可能なＳＯ
Ｉ構造の半導体装置およびその製造方法に関する。
製造方法に係り、特に他の素子との集積化が可能なＳＯ
Ｉ構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】半導体技術の進歩に伴い、高集積化は進
む一方であり、ＳＯＩ構造の出現により、デバイスの高
速化および高集積化が可能となってきている。
む一方であり、ＳＯＩ構造の出現により、デバイスの高
速化および高集積化が可能となってきている。
【０００３】ＳＯＩ構造は、シリコン基板内に形成され
た集積回路上に絶縁膜を介してさらに半導体薄膜を形成
し、この半導体薄膜内に半導体素子を形成するもので、
基板との間の寄生容量をなくし高速化をはかることがで
きる上、高集積化が可能であることから注目が高まって
いる。
た集積回路上に絶縁膜を介してさらに半導体薄膜を形成
し、この半導体薄膜内に半導体素子を形成するもので、
基板との間の寄生容量をなくし高速化をはかることがで
きる上、高集積化が可能であることから注目が高まって
いる。
【０００４】例えば、絶縁膜上に化合物半導体層を用い
たデバイスの形成も研究がすすめられており、砒化ガリ
ウム（GaAs），砒化アルミニウムガリウム（Alx Ga1-x
As）等の化合物半導体層を絶縁層等の表面にエピタキシ
ャル成長させ、ＨＥＭＴなどの超高速デバイスを形成す
る研究もその１つである。
たデバイスの形成も研究がすすめられており、砒化ガリ
ウム（GaAs），砒化アルミニウムガリウム（Alx Ga1-x
As）等の化合物半導体層を絶縁層等の表面にエピタキシ
ャル成長させ、ＨＥＭＴなどの超高速デバイスを形成す
る研究もその１つである。
【０００５】しかしながら、格子定数の異なる下地層上
に化合物半導体層をエピタキシャル成長するのが極めて
困難であることから、実用化には程遠い状態であった。
に化合物半導体層をエピタキシャル成長するのが極めて
困難であることから、実用化には程遠い状態であった。
【０００６】最近フッ化物を絶縁膜として用いる方法が
提案されている。
提案されている。
【０００７】フッ化カルシウム（ＣａＦ2 ），フッ化ス
トロンチウム（ＳｒＦ2 ）、フッ化バリウム（Ｂａ
Ｆ2 ）などのフッ化物は、次のような点から、ＳＯＩ構
造の絶縁膜として優れている。
トロンチウム（ＳｒＦ2 ）、フッ化バリウム（Ｂａ
Ｆ2 ）などのフッ化物は、次のような点から、ＳＯＩ構
造の絶縁膜として優れている。
【０００８】（１）結晶構造が立方晶蛍石構造でありシ
リコンやゲルマニウムなどのダイヤモンド構造およびII
I −Ｖ化合物半導体の閃亜鉛鉱構造と類似しており、種
々の結晶面方位においてヘテロエピタキシャル成長を行
うことができる。
リコンやゲルマニウムなどのダイヤモンド構造およびII
I −Ｖ化合物半導体の閃亜鉛鉱構造と類似しており、種
々の結晶面方位においてヘテロエピタキシャル成長を行
うことができる。
【０００９】（２）格子定数がシリコンに近くかつ、混
晶比を変化させることにより格子定数を調整することが
できる。
晶比を変化させることにより格子定数を調整することが
できる。
【００１０】（３）比誘電率、禁止帯幅、電気抵抗率共
にデバイス中で絶縁膜として用いられるのに十分な特性
を有する。
にデバイス中で絶縁膜として用いられるのに十分な特性
を有する。
【００１１】（４）熱伝導率が酸化物系の絶縁物に比べ
て約１桁程度大きく、多層デバイスを形成するのに有利
である。
て約１桁程度大きく、多層デバイスを形成するのに有利
である。
【００１２】（５）加熱すると分子状で蒸発するため、
真空蒸着法等によって化学量論的組成を満足する膜を比
較的容易に形成することができる。
真空蒸着法等によって化学量論的組成を満足する膜を比
較的容易に形成することができる。
【００１３】しかし、このフッ化物層上にGaAsなどの半
導体層を成長させる場合、フッ化物と半導体との表面エ
ネルギーの差により良好な結晶状態の半導体層を得るこ
とはできない。
導体層を成長させる場合、フッ化物と半導体との表面エ
ネルギーの差により良好な結晶状態の半導体層を得るこ
とはできない。
【００１４】このような状況の中で、真空中でフッ化物
表面に電子線を照射することにより、フッ化物表面が改
質され、この上層に形成される半導体層は結晶状態の良
好なものとなる（特公平３−５０５６号公報，Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２２（１９８８）１６１６〜
１６２５）。
表面に電子線を照射することにより、フッ化物表面が改
質され、この上層に形成される半導体層は結晶状態の良
好なものとなる（特公平３−５０５６号公報，Ｊｐｎ．
Ｊ．Ａｐｐｌ．Ｐｈｙｓ．２２（１９８８）１６１６〜
１６２５）。
【００１５】このように電子線照射によるフッ化物の表
面改質によって、フッ化物上にも良質な半導体単結晶が
エピタキシャル成長できるようになったが、その表面状
態はピラミッド状であり、３次元的な成長が起こりやす
く依然として十分な結晶性を得ることはできなかった。
面改質によって、フッ化物上にも良質な半導体単結晶が
エピタキシャル成長できるようになったが、その表面状
態はピラミッド状であり、３次元的な成長が起こりやす
く依然として十分な結晶性を得ることはできなかった。
【００１６】この問題を解決するための方法として、数
度オフセットされたシリコン基板を用いる方法も提案さ
れている。
度オフセットされたシリコン基板を用いる方法も提案さ
れている。
【００１７】しかしながら、フッ化物は一般的に（１１
１）シリコン基板上ではシリコンの結晶方位に対して１
８０度回転した結晶方位（タイプＢの結晶方位関係）を
もって成長してしまう（つまりシリコンと回転双晶の関
係になる）。このため、図６に示すように、シリコン基
板表面に形成されるステップ上でフッ化物膜内にミスフ
ィット転位が発生してしまい、かえってフッ化物および
フッ化物上の半導体の表面状態や結晶性に悪影響を与え
てしまうことになる。
１）シリコン基板上ではシリコンの結晶方位に対して１
８０度回転した結晶方位（タイプＢの結晶方位関係）を
もって成長してしまう（つまりシリコンと回転双晶の関
係になる）。このため、図６に示すように、シリコン基
板表面に形成されるステップ上でフッ化物膜内にミスフ
ィット転位が発生してしまい、かえってフッ化物および
フッ化物上の半導体の表面状態や結晶性に悪影響を与え
てしまうことになる。
【００１８】
【発明が解決しようとする課題】このように、フッ化物
層を絶縁膜として用いる場合、この上層にはなかなか結
晶状態の良好な半導体層を形成することができず、素子
特性の良好な半導体装置を得ることができないという問
題があった。
層を絶縁膜として用いる場合、この上層にはなかなか結
晶状態の良好な半導体層を形成することができず、素子
特性の良好な半導体装置を得ることができないという問
題があった。
【００１９】本発明は前記実情に鑑みてなされたもの
で、フッ化物層を絶縁膜として用いた良好なＳＯＩ構造
の半導体装置を提供することを目的とする。
で、フッ化物層を絶縁膜として用いた良好なＳＯＩ構造
の半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】そこで本発明では、シリ
コン基板と同じ結晶方位（タイプＡの結晶方位関係と呼
ぶ）をもったフッ化物層をシリコン基板上に成長させる
ようにしている。
コン基板と同じ結晶方位（タイプＡの結晶方位関係と呼
ぶ）をもったフッ化物層をシリコン基板上に成長させる
ようにしている。
【００２１】また本発明の方法では、シリコン基板表面
にフッ化物層を形成するに際し、低温下でフッ化物層を
堆積して初期成長層を形成する低温工程と、この後、基
板温度を高温にし、引き続きフッ化物層を成長させる高
温工程の２段階成長法をとるようにしている。
にフッ化物層を形成するに際し、低温下でフッ化物層を
堆積して初期成長層を形成する低温工程と、この後、基
板温度を高温にし、引き続きフッ化物層を成長させる高
温工程の２段階成長法をとるようにしている。
【００２２】この初期成長温度すなわち低温工程では、
４００℃以下の低温とし、高温工程は、基板温度を６０
０℃以上とするのが望ましい。
４００℃以下の低温とし、高温工程は、基板温度を６０
０℃以上とするのが望ましい。
【００２３】また、低温工程は、数分子層レベルから数
十分子層レベル程度成長するのに十分な時間とする。
十分子層レベル程度成長するのに十分な時間とする。
【００２４】
【作用】上記構成によれば、シリコン基板と同じ結晶方
位をもったフッ化物層をシリコン基板上に成長させるよ
うにしているため、ミスフィット転移が発生することも
なく良好な膜形成をおこなうことができ、良好なフッ化
物層表面を得ることができるため、この上層に、良好な
界面状態でエピタキシャル成長層を形成することができ
る。
位をもったフッ化物層をシリコン基板上に成長させるよ
うにしているため、ミスフィット転移が発生することも
なく良好な膜形成をおこなうことができ、良好なフッ化
物層表面を得ることができるため、この上層に、良好な
界面状態でエピタキシャル成長層を形成することができ
る。
【００２５】また本発明の方法ではシリコン基板表面に
例えば４００℃以下の低温で、結晶方位を揃え数分子層
あるいは数十分子層レベルの厚さの初期成長層を得た
後、基板温度を例えば６００℃以上の高温とし、引き続
きそのままの方位を維持しながら結晶性の良好なフッ化
シリコン層を成長させることにより、良好なエピタキシ
ャル成長層を得ることができる。
例えば４００℃以下の低温で、結晶方位を揃え数分子層
あるいは数十分子層レベルの厚さの初期成長層を得た
後、基板温度を例えば６００℃以上の高温とし、引き続
きそのままの方位を維持しながら結晶性の良好なフッ化
シリコン層を成長させることにより、良好なエピタキシ
ャル成長層を得ることができる。
【００２６】
【実施例】以下、本発明の実施例について図面を参照し
つつ詳細に説明する。
つつ詳細に説明する。
【００２７】実施例１ まず、図１(a) に示すように、（１１１）シリコン基板
１表面を化学洗浄によって清浄化した後、ＭＢＥ成長装
置内に導入し超高真空下で基板温度を８５０℃程度に保
持し、シリコン基板表面の自然酸化膜の除去およびクリ
ーニングを行う。 この後、フッ化カルシウム粉末の充
填されたるつぼの温度を１２６０℃程度に昇温し、基板
温度を１００℃程度に保持し、るつぼからＣａＦ2 の分
子線を照射し、図１(b) に示すようにシリコン基板表面
にフッ化カルシウム薄膜ＣａＦ2２ａを約２０nm程度成
長させる。
１表面を化学洗浄によって清浄化した後、ＭＢＥ成長装
置内に導入し超高真空下で基板温度を８５０℃程度に保
持し、シリコン基板表面の自然酸化膜の除去およびクリ
ーニングを行う。 この後、フッ化カルシウム粉末の充
填されたるつぼの温度を１２６０℃程度に昇温し、基板
温度を１００℃程度に保持し、るつぼからＣａＦ2 の分
子線を照射し、図１(b) に示すようにシリコン基板表面
にフッ化カルシウム薄膜ＣａＦ2２ａを約２０nm程度成
長させる。
【００２８】次に分子線の照射を遮断し、基板温度を６
５０℃程度に上げ、１５分程度の真空アニールを行う。
このとき成長は中断している。
５０℃程度に上げ、１５分程度の真空アニールを行う。
このとき成長は中断している。
【００２９】さらに基板温度を６００℃程度に設定しフ
ッ化カルシウム薄膜２ｂの成長を再開し、膜厚２００nm
程度となるように成長を続行する（図１(c) ）。全工程
を通じてＣａＦ2 の成長速度は４nm／min となるように
設定した。
ッ化カルシウム薄膜２ｂの成長を再開し、膜厚２００nm
程度となるように成長を続行する（図１(c) ）。全工程
を通じてＣａＦ2 の成長速度は４nm／min となるように
設定した。
【００３０】この後、ＣａＦ2 薄膜上に電子線照射を行
い、最表面のフッ素原子を外しフッ素原子をヒ素原子に
置き換える。このときの基板温度は５５０℃、電子線エ
ネルギーは３ｋｅＶ、電子線照射量は１５０μＣ／cm2
で、３×１０-6torrのヒ素雰囲気中で行った。
い、最表面のフッ素原子を外しフッ素原子をヒ素原子に
置き換える。このときの基板温度は５５０℃、電子線エ
ネルギーは３ｋｅＶ、電子線照射量は１５０μＣ／cm2
で、３×１０-6torrのヒ素雰囲気中で行った。
【００３１】このようにしてＣａＦ2 表面の改質を行っ
た後、基板温度５５０℃、３×１０-6torrのヒ素雰囲気
中で、成長速度１μm ／ｈｒで図１(d) に示すようにGa
As層３の成長を行い、ＭＥＳＦＥＴを形成する。
た後、基板温度５５０℃、３×１０-6torrのヒ素雰囲気
中で、成長速度１μm ／ｈｒで図１(d) に示すようにGa
As層３の成長を行い、ＭＥＳＦＥＴを形成する。
【００３２】上記工程の温度プロファイルを図２に示
す。
す。
【００３３】この構造によれば、極めて整合性よくGaAs
層が形成されており、欠陥のない良好なエピタキシャル
成長層となっており、高速で信頼性の高いＭＥＳＦＥＴ
を得ることができる。
層が形成されており、欠陥のない良好なエピタキシャル
成長層となっており、高速で信頼性の高いＭＥＳＦＥＴ
を得ることができる。
【００３４】このようにして得られたフッ化カルシウム
薄膜とシリコン基板との結晶方位の関係をエレクトロン
チャネリングパターン（ＥＣＰ）で観察した。図３に
(a) および(b) はそれぞれシリコン基板および本発明の
方法で得られたフッ化カルシウム薄膜のエレクトロンチ
ャネリングパターンに示す図である。この結果からわか
るように本発明の方法で形成したフッ化カルシウム薄膜
は、図中の正三角形（｛１１３｝面をあらわしている）
が同じ方向に向いており、同じ結晶方位を有している
（タイプＡ）ことがわかる。
薄膜とシリコン基板との結晶方位の関係をエレクトロン
チャネリングパターン（ＥＣＰ）で観察した。図３に
(a) および(b) はそれぞれシリコン基板および本発明の
方法で得られたフッ化カルシウム薄膜のエレクトロンチ
ャネリングパターンに示す図である。この結果からわか
るように本発明の方法で形成したフッ化カルシウム薄膜
は、図中の正三角形（｛１１３｝面をあらわしている）
が同じ方向に向いており、同じ結晶方位を有している
（タイプＡ）ことがわかる。
【００３５】比較のために、通常のエピタキシャル成長
法で形成したフッ化カルシウム薄膜のエレクトロンチャ
ネリングパターンを図３(c) に示す。この図中の正三角
形はシリコン基板の場合と１８０度回転した方向に向い
ており、タイプＢとなっていることがわかる。
法で形成したフッ化カルシウム薄膜のエレクトロンチャ
ネリングパターンを図３(c) に示す。この図中の正三角
形はシリコン基板の場合と１８０度回転した方向に向い
ており、タイプＢとなっていることがわかる。
【００３６】さらに図４にこれらの比較図を示す。
【００３７】本発明の方法を用いた場合、(b) に示すよ
うにフッ化カルシウム薄膜はシリコン基板に対して同じ
結晶方位でエピタキシャル成長している。また(d) に示
すようにフッ化カルシウム薄膜表面には鋸歯構造（ｓａ
ｗ ｔｏｏｔｈ ｓｔｒｕｃｔｕｒｅ）の発生もなく平
滑な表面状態を得ることができる。そしてこの上層に形
成されるGaAs層は(f) に示すように極めて良好な表面状
態を維持していることがわかる。
うにフッ化カルシウム薄膜はシリコン基板に対して同じ
結晶方位でエピタキシャル成長している。また(d) に示
すようにフッ化カルシウム薄膜表面には鋸歯構造（ｓａ
ｗ ｔｏｏｔｈ ｓｔｒｕｃｔｕｒｅ）の発生もなく平
滑な表面状態を得ることができる。そしてこの上層に形
成されるGaAs層は(f) に示すように極めて良好な表面状
態を維持していることがわかる。
【００３８】これに対し従来の方法でフッ化カルシウム
薄膜を形成した場合、(a) に示すようにフッ化カルシウ
ム薄膜はシリコン基板に対して１８０度回転して成長し
ており、(c) に示すようにフッ化カルシウム薄膜表面に
は鋸歯構造が形成されており、そしてこの上層に形成さ
れるGaAs層は(e) に示すようにさらに凹凸が激しくなっ
ている。
薄膜を形成した場合、(a) に示すようにフッ化カルシウ
ム薄膜はシリコン基板に対して１８０度回転して成長し
ており、(c) に示すようにフッ化カルシウム薄膜表面に
は鋸歯構造が形成されており、そしてこの上層に形成さ
れるGaAs層は(e) に示すようにさらに凹凸が激しくなっ
ている。
【００３９】実施例２ 次に本発明の第２の実施例について説明する。
【００４０】まず、実施例１と同様に、図５(a) に示す
ように、（１１１）シリコン基板１表面を化学洗浄によ
って清浄化した後、ＭＢＥ成長装置内に導入し超高真空
下で基板温度を８５０℃程度に保持し、シリコン基板表
面の自然酸化膜の除去およびクリーニングを行う。
ように、（１１１）シリコン基板１表面を化学洗浄によ
って清浄化した後、ＭＢＥ成長装置内に導入し超高真空
下で基板温度を８５０℃程度に保持し、シリコン基板表
面の自然酸化膜の除去およびクリーニングを行う。
【００４１】この後、フッ化カルシウム粉末の充填され
た第１のるつぼの温度を１２６０℃程度に昇温し、基板
温度を１００℃程度に保持し、第１のるつぼからＣａＦ
2 の分子線を照射し、図５(b) に示すようにシリコン基
板表面にフッ化カルシウム薄膜ＣａＦ2 ２ａを約２４nm
程度成長させる。
た第１のるつぼの温度を１２６０℃程度に昇温し、基板
温度を１００℃程度に保持し、第１のるつぼからＣａＦ
2 の分子線を照射し、図５(b) に示すようにシリコン基
板表面にフッ化カルシウム薄膜ＣａＦ2 ２ａを約２４nm
程度成長させる。
【００４２】この後、分子線の照射を遮断し、基板温度
を６５０℃程度に上げ、１５分程度の真空アニールを行
う。このとき成長は中断している。
を６５０℃程度に上げ、１５分程度の真空アニールを行
う。このとき成長は中断している。
【００４３】次に、基板温度を６００℃程度に設定し、
フッ化カルシウム粉末の充填された第１のるつぼの温度
を１２６０℃程度に保持し、第１のるつぼからＣａＦ2
の分子線を再び照射し、図５(c) に示すようにフッ化カ
ルシウム薄膜ＣａＦ2 ２ａの上層にフッ化カルシウムＣ
ａＦ2 ２ｂを約７６nm程度成長させる。
フッ化カルシウム粉末の充填された第１のるつぼの温度
を１２６０℃程度に保持し、第１のるつぼからＣａＦ2
の分子線を再び照射し、図５(c) に示すようにフッ化カ
ルシウム薄膜ＣａＦ2 ２ａの上層にフッ化カルシウムＣ
ａＦ2 ２ｂを約７６nm程度成長させる。
【００４４】基板温度を６００℃程度に維持したままさ
らに、フッ化カルシウム粉末の充填された第１のるつぼ
の温度を１２６０℃程度に保持しＣａＦ2 の分子線を照
射するとともに、フッ化ストロンチウム粉末の充填され
た第２のるつぼの温度を１２４０℃程度に昇温し、第２
のるつぼからもＳｒＦ2 の分子線を照射し、フッ化カル
シウムストロンチウム薄膜Ｃａx Ｓｒ1-x Ｆ2 （x:0.5
）５ｂを、膜厚１００nm程度となるまで成長させる
（図５(d) ）。
らに、フッ化カルシウム粉末の充填された第１のるつぼ
の温度を１２６０℃程度に保持しＣａＦ2 の分子線を照
射するとともに、フッ化ストロンチウム粉末の充填され
た第２のるつぼの温度を１２４０℃程度に昇温し、第２
のるつぼからもＳｒＦ2 の分子線を照射し、フッ化カル
シウムストロンチウム薄膜Ｃａx Ｓｒ1-x Ｆ2 （x:0.5
）５ｂを、膜厚１００nm程度となるまで成長させる
（図５(d) ）。
【００４５】この後、Ｃａx Ｓｒ1-x Ｆ2 （x:0.5 ）薄
膜５ｂ上に電子線照射を行い、最表面のフッ素原子を外
しフッ素原子をヒ素原子に置き換える。このときの基板
温度は５５０℃、電子線エネルギーは３ｋｅＶ、電子線
照射量は１５０μＣ／cm2 で、３×１０-6torrのヒ素雰
囲気中で行った。
膜５ｂ上に電子線照射を行い、最表面のフッ素原子を外
しフッ素原子をヒ素原子に置き換える。このときの基板
温度は５５０℃、電子線エネルギーは３ｋｅＶ、電子線
照射量は１５０μＣ／cm2 で、３×１０-6torrのヒ素雰
囲気中で行った。
【００４６】このようにしてＣａx Ｓｒ1-x Ｆ2 表面の
改質を行った後、基板温度５５０℃、３×１０-6torrの
ヒ素雰囲気中で、成長速度１μm ／ｈｒで図５(d) に示
すようにGaAs層３の成長を行い、発光ダイオードを形成
する。
改質を行った後、基板温度５５０℃、３×１０-6torrの
ヒ素雰囲気中で、成長速度１μm ／ｈｒで図５(d) に示
すようにGaAs層３の成長を行い、発光ダイオードを形成
する。
【００４７】上記工程の温度プロファイルは図２に示し
た実施例１のものとほぼ同様であった。
た実施例１のものとほぼ同様であった。
【００４８】この構造によっても、極めて整合性よくGa
As層が形成されており、欠陥のない良好なエピタキシャ
ル成長層となっており、発光効率が高く信頼性の高い発
光ダイオードを得ることができる。
As層が形成されており、欠陥のない良好なエピタキシャ
ル成長層となっており、発光効率が高く信頼性の高い発
光ダイオードを得ることができる。
【００４９】このようにして得られたフッ化カルシウム
ストロンチウム薄膜（フッ化カルシウム）とシリコン基
板との結晶方位の関係をエレクトロンチャネリングパタ
ーン（ＥＣＰ）で観察した結果、実施例１と同様に、図
中の正三角形（｛１１３｝面をあらわしている）が同じ
方向に向いており、同じ結晶方位を有している（タイプ
Ａ）ことがわかる。
ストロンチウム薄膜（フッ化カルシウム）とシリコン基
板との結晶方位の関係をエレクトロンチャネリングパタ
ーン（ＥＣＰ）で観察した結果、実施例１と同様に、図
中の正三角形（｛１１３｝面をあらわしている）が同じ
方向に向いており、同じ結晶方位を有している（タイプ
Ａ）ことがわかる。
【００５０】このように本発明によればシリコン基板上
にＳＯＩ構造で発光ダイオードなどの光学素子を集積化
することができ、ＯＥＩＣ等の実用化が容易となる。
にＳＯＩ構造で発光ダイオードなどの光学素子を集積化
することができ、ＯＥＩＣ等の実用化が容易となる。
【００５１】なお、前記実施例において、フッ化カルシ
ウムの低温成長工程とフッ化カルシウムの高温成長工程
ののちにフッ化カルシウムストロンチウムを高温成長さ
せたが、フッ化カルシウムの低温成長工程（例えば約１
０nm）とフッ化カルシウムストロンチウムの低温成長工
程（例えば約１０nm）ののちにフッ化カルシウムストロ
ンチウムを高温成長（例えば約２００nm）させるように
してもよい。
ウムの低温成長工程とフッ化カルシウムの高温成長工程
ののちにフッ化カルシウムストロンチウムを高温成長さ
せたが、フッ化カルシウムの低温成長工程（例えば約１
０nm）とフッ化カルシウムストロンチウムの低温成長工
程（例えば約１０nm）ののちにフッ化カルシウムストロ
ンチウムを高温成長（例えば約２００nm）させるように
してもよい。
【００５２】また前記実施例において、低温での成長工
程と高温での成長工程との間および低温での成長工程中
にアニール工程を入れて形成したが、必ずしもアニール
工程はなくてもよい。また、この温度は、前記実施例に
限定されることなく低温工程は４００℃以下、アニール
工程は６００℃以上、高温工程は６００℃以上の範囲で
あれば良い。
程と高温での成長工程との間および低温での成長工程中
にアニール工程を入れて形成したが、必ずしもアニール
工程はなくてもよい。また、この温度は、前記実施例に
限定されることなく低温工程は４００℃以下、アニール
工程は６００℃以上、高温工程は６００℃以上の範囲で
あれば良い。
【００５３】さらに前記実施例では、ＣａＦ2 およびＣ
ａx Ｓｒ1-x Ｆ2 の成長についてのみ説明したが、フッ
化ストロンチウム（ＳｒＦ2 ）、フッ化バリウム（Ｂａ
Ｆ2）あるいはこれらの混晶等他のフッ化物にも適用可
能である。さらにまた、必要に応じて発光ダイオードを
構成する半導体層とフッ化物層との間にフッ化物層の組
成傾斜層を介在させ半導体層およびフッ化物層の界面を
なめらかにつなぐようにしてもよい。
ａx Ｓｒ1-x Ｆ2 の成長についてのみ説明したが、フッ
化ストロンチウム（ＳｒＦ2 ）、フッ化バリウム（Ｂａ
Ｆ2）あるいはこれらの混晶等他のフッ化物にも適用可
能である。さらにまた、必要に応じて発光ダイオードを
構成する半導体層とフッ化物層との間にフッ化物層の組
成傾斜層を介在させ半導体層およびフッ化物層の界面を
なめらかにつなぐようにしてもよい。
【００５４】また、前記実施例において各半導体層は、
基板上にエピタキシャル成長させる必要があり、このエ
ピタキシャル成長法としては、ここで用いた分子線エピ
タキシー法（ＭＢＥ法）の他、ガスソース分子線エピタ
キシー法（ＧＳＭＢＥ法）、有機金属気相成長法（ＭＯ
ＣＶＤ法）、液相成長法（ＬＰＥ法）等が用いられる。
また、各半導体層の組成は、下地との格子整合性等を
考慮し、適宜変更可能である。
基板上にエピタキシャル成長させる必要があり、このエ
ピタキシャル成長法としては、ここで用いた分子線エピ
タキシー法（ＭＢＥ法）の他、ガスソース分子線エピタ
キシー法（ＧＳＭＢＥ法）、有機金属気相成長法（ＭＯ
ＣＶＤ法）、液相成長法（ＬＰＥ法）等が用いられる。
また、各半導体層の組成は、下地との格子整合性等を
考慮し、適宜変更可能である。
【００５５】さらに、フッ化物層の組成や厚さについて
は、下層のシリコンおよび上層に形成される半導体層と
の格子整合性等を考慮し、適宜変更可能である。
は、下層のシリコンおよび上層に形成される半導体層と
の格子整合性等を考慮し、適宜変更可能である。
【００５６】加えて、その他、本発明はその趣旨を逸脱
しない範囲で種々変形して実施することが可能である。
しない範囲で種々変形して実施することが可能である。
【００５７】
【効果】以上説明してきたように、本発明によれば、シ
リコン基板と同じ結晶方位（タイプＡの結晶方位関係と
呼ぶ）をもったフッ化物をシリコン基板上に成長させる
ようにしているため素子特性が良好で信頼性の高いＳＯ
Ｉ構造の半導体装置を得ることができる。
リコン基板と同じ結晶方位（タイプＡの結晶方位関係と
呼ぶ）をもったフッ化物をシリコン基板上に成長させる
ようにしているため素子特性が良好で信頼性の高いＳＯ
Ｉ構造の半導体装置を得ることができる。
【図１】本発明の第１の実施例の半導体装置の製造工程
を示す図
を示す図
【図２】第１の実施例のフッ化カルシウム薄膜の成長工
程における基板温度のプロファイルを示す図。
程における基板温度のプロファイルを示す図。
【図３】第１の実施例の方法で形成したフッ化カルシウ
ム薄膜と従来の方法で形成したフッ化カルシウム薄膜と
のシリコン基板に対する結晶方位を示すためのＥＣＰを
示す比較図。
ム薄膜と従来の方法で形成したフッ化カルシウム薄膜と
のシリコン基板に対する結晶方位を示すためのＥＣＰを
示す比較図。
【図４】本発明実施例の実施例の方法で形成したフッ化
カルシウム薄膜を用いた場合と従来のフッ化カルシウム
薄膜を用いた場合の各表面状態および界面を示す比較
図。
カルシウム薄膜を用いた場合と従来のフッ化カルシウム
薄膜を用いた場合の各表面状態および界面を示す比較
図。
【図５】本発明の第２の実施例の半導体装置の製造工程
を示す図
を示す図
【図６】回転双晶およびミスフィット転移の説明図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 筒井 一生 神奈川県横浜市戸塚区上柏尾町525−１ 東 戸塚グリーンハイツ106
Claims (2)
- 【請求項１】 シリコン基板表面に、 前記シリコン基板と同じ結晶方位を有するように成長せ
しめられたフッ化物層と前記フッ化物層表面にエピタキ
シャル成長せしめられた半導体層とを具備したことを特
徴とする半導体装置。 - 【請求項２】 シリコン基板表面に、フッ化物層をエピ
タキシャル成長するフッ化物層成長工程と、 前記フッ化物表面に半導体層をエピタキシャル成長する
半導体層成長工程とを含み、 前記フッ化物層成長工程が前記基板温度を低温に維持
し、シリコン基板表面に、フッ化物層を堆積する第１の
成長工程と前記基板温度を昇温し前記第１の成長工程で
堆積されたフッ化物層の上層に高温下で連続的にフッ化
物層を堆積する第２の成長工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17274491A JPH0697401A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17274491A JPH0697401A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697401A true JPH0697401A (ja) | 1994-04-08 |
Family
ID=15947518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17274491A Pending JPH0697401A (ja) | 1991-07-12 | 1991-07-12 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697401A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| WO2000045442A1 (en) * | 1999-01-26 | 2000-08-03 | Trust & Obey Co., Ltd | Method for producing a thin film |
| CN100339975C (zh) * | 2003-08-25 | 2007-09-26 | 国际商业机器公司 | 应变绝缘硅的制造方法 |
-
1991
- 1991-07-12 JP JP17274491A patent/JPH0697401A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| WO2000045442A1 (en) * | 1999-01-26 | 2000-08-03 | Trust & Obey Co., Ltd | Method for producing a thin film |
| CN100339975C (zh) * | 2003-08-25 | 2007-09-26 | 国际商业机器公司 | 应变绝缘硅的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4493646B2 (ja) | 後続のターゲット材堆積のためのシリコン基板を改質するバッファ構造および該バッファ構造を形成する方法 | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| Golan et al. | Morphology and microstructural evolution in the early stages of hydride vapor phase epitaxy of GaN on sapphire | |
| JP2006327931A (ja) | 半導体層構造並びに半導体層構造の製造方法 | |
| US6933566B2 (en) | Method of forming lattice-matched structure on silicon and structure formed thereby | |
| JP2005303246A (ja) | 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法 | |
| US4994867A (en) | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy | |
| JP3795765B2 (ja) | 化合物半導体基板の製造方法 | |
| US20060130745A1 (en) | Domain epitaxy for thin film growth | |
| US5363793A (en) | Method for forming crystals | |
| US7235131B2 (en) | Method for forming a single crystalline film | |
| JP2001185487A (ja) | Ｉｉｉ族窒化物薄膜の形成方法 | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| US6419742B1 (en) | method of forming lattice matched layer over a surface of a silicon substrate | |
| JPH0697401A (ja) | 半導体装置およびその製造方法 | |
| EP0562273B1 (en) | Method for improving the interface characteristics of CaF2 on silicon | |
| JP3707211B2 (ja) | Ｉｉｉ族窒化物半導体薄膜の製造方法 | |
| US5438951A (en) | Method of growing compound semiconductor on silicon wafer | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| WO2003056073A1 (fr) | Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication | |
| CA1333248C (en) | Method of forming crystals | |
| JPH09260289A (ja) | 化合物半導体単結晶の成長方法 | |
| JP3962101B2 (ja) | 窒化物半導体のヘテロエピタキシャル成長方法 | |
| JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
| JP2004099405A (ja) | 窒化物半導体積層体及びその成長方法 |