JP3795765B2 - 化合物半導体基板の製造方法 - Google Patents
化合物半導体基板の製造方法 Download PDFInfo
- Publication number
- JP3795765B2 JP3795765B2 JP2001108017A JP2001108017A JP3795765B2 JP 3795765 B2 JP3795765 B2 JP 3795765B2 JP 2001108017 A JP2001108017 A JP 2001108017A JP 2001108017 A JP2001108017 A JP 2001108017A JP 3795765 B2 JP3795765 B2 JP 3795765B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- single crystal
- substrate
- crystal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、化合物半導体基板の製造方法に関し、詳しくは窒化ガリウム基板からなる化合物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）系青色半導体レーザは次世代の高密度ディスクシステムの光源として大きな期待がかけられている。最近になり、窒化ガリウム系青色半導体レーザ素子でも横方向成長（ＥＬＯ：Epitaxial Lateral Overgrowth）を使った結晶欠陥密度技術が、「特公平６−１０５７９７号公報」、「特開平１０−３１２９７１号公報」、「T.S.Zheleva et al., MRS Internet J. Nitride Semicond.Res.4S1,G3.38(1999)」等に開示されており、その技術を利用することで、実用的な寿命が得られることが「S.Nakamura et al., Proceedings of 2nd International Conference on Nitride Semiconductors, Tokushima (1997) p444」および「S.Nakamura et al., Jpn. J. Appl. Phys. 38(1999) p226」に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記横方向成長を利用した窒化ガリウム系青色半導体レーザ素子を安価に大量生産するには、まだまだ多くの問題点が残っている．特に、結晶成長基板として用いているサファイヤ基板は、熱伝導性が低いこと、へき開面の形成不良が発生しやすいこと等により、レーザ性能の低下を招くことがわかっている。
【０００４】
その有力な解決方法の一つとしては、低欠陥密度の導電性窒化ガリウム基板を量産し、その上にレーザ構造を作成することが提案されている。「A.Usui et al., Jpn.J.Appl.Phys.36(1997)L899.」および「特開平１０−３１２９７１号公報」には、ＨＶＰＥ（Hydride Vapor Phase Epitaxial growth の略）法を用いて窒化ガリウム基板を作製することが開示されており、またその窒化ガリウム基板上にレーザ構造を作製する試みが「M.Kuramoto et al., Jpn.J.Appl.Phys.38(1999)L184.」に開示されている。このときの窒化ガリウム基板の欠陥密度は１０7 ｃｍ-2程度であって、ＥＬＯ（Epitaxial Lateral Overgrowth）法を用いてサファイヤ基板上に形成される窒化ガリウム層で実現される欠陥密度の１０6 ｃｍ-2よりも高い値となる。
【０００５】
また、ＨＶＰＥ法でサファイヤ基板上に厚膜の窒化ガリウム層を成長させた後に、その窒化ガリウム層からサファイヤ基板を容易に剥離する技術が確立していないため、窒化ガリウム基板の大量生産には問題が残っている。
【０００６】
窒化ガリウム層からサファイヤ基板を剥離する一つの方法として、サファイヤ基板裏面よりエキシマレーザ光を照射し、基板・窒化物界面を溶融させる方法が提案されている。しかしながら、２インチ径のサファイヤ基板を再現性よく剥離することは困難である。また、サファイヤ基板を研磨により除去する方法も、考えられるが、サファイヤ基板上の窒化ガリウム層は、サファイヤ基板との熱膨張係数差のために大きな反りを有している。そのため、通常の研磨工程を行うことは困難である。
【０００７】
その他の窒化ガリウム基板の製造方法としては、高温高圧下でのバルク成長による製造方法が「S.Porowski, Mat. Sci. and Eng. B44(1997)407」に開示されている。この製造方法では、１０3 ｃｍ-2〜１０5 ｃｍ-2程度の低欠陥密度が実現されることが、「S.Porowski et al., Mat. Res. Soc. Symp. Proc. 499(1997)35」に開示されている。しかしながら、半導体レーザ素子を形成するために必要な実用的な結晶の大きさを実現するには至っていない。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた化合物半導体基板の製造方法である。
【０００９】
本発明の化合物半導体基板の製造方法は、単結晶基板上に、該単結晶基板との間に部分的に空間を設けた状態で結晶成長させてなる化合物半導体層を形成する工程と、前記単結晶基板と接合している前記化合物半導体層上および前記化合物半導体層の結晶成長させた際に生じた会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記化合物半導体層上に別の化合物半導体層を結晶成長させて形成する工程と、前記単結晶基板を透過して前記化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記化合物半導体層に照射して前記単結晶基板と前記化合物半導体層との界面を溶融させることにより前記化合物半導体層を前記単結晶基板より剥離する工程とを備えている。
【００１０】
本発明の化合物半導体層の第２の製造方法は、単結晶基板上に第１の化合物半導体層を結晶成長させる工程と、前記第１の化合物半導体層をストライプ状に形成するとともに前記ストライプ状に形成した第１の化合物半導体層間における前記単結晶基板の上層を除去してストライプ状に凹部を形成する工程と、前記単結晶基板との間に空間を維持しながら前記ストライプ状に形成した第１の化合物半導体層より主に横方向に結晶成長させることで第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層上方に結晶成長させた前記第２の化合物半導体層上および前記第２の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記第２の化合物半導体層上に第３の化合物半導体層を結晶成長させて形成する工程とによりなる。
【００１１】
もしくは、本発明の化合物半導体基板の第３の製造方法は、単結晶基板表面を加工してストライプ状の凸部を形成する工程と、前記ストライプ状の凸部上より主に横方向に結晶成長させることで第１の化合物半導体層を形成する工程と、前記ストライプ状の凸部上方に結晶成長させた前記第１の化合物半導体層上および前記第１の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記第１の化合物半導体層上に第２の化合物半導体層を結晶成長させて形成する工程とを備え、前記単結晶基板を透過して前記第１の化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記第１の化合物半導体層に照射して前記単結晶基板と前記第１の化合物半導体層との界面を溶融させることにより前記第１の化合物半導体層を前記単結晶基板より剥離する工程とを備えている。
【００１２】
上記化合物半導体基板の各製造方法では、結晶欠陥が多く存在している化合物半導体層上に絶縁膜もしくは高融点金属膜を形成した後、第１の製造方法では、別の化合物半導体層を形成し、第２の製造方法では第３の化合物半導体層を形成し、第３の製造方法では第２の化合物半導体層を形成していることから、低欠陥密度を有する厚膜の化合物半導体層を成長させることができる。その後、単結晶基板を透過して化合物半導体層（第２、３の製造方法では第１の化合物半導体層）に吸収されるレーザ光を単結晶基板側より化合物半導体層に照射して単結晶基板と化合物半導体層との界面を溶融させることにより化合物半導体層を単結晶基板より剥離することから、別の化合物半導体層（第２の製造方法では第３の化合物半導体層を形成し、第３の製造方法では第２の化合物半導体層）にダメージを与えることなく、単結晶基板を剥離することが可能となる。
【００１３】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでもサファイヤ基板の剥離が容易に行えるようになる。特に、単結晶基板との接合が化合物半導体層の全面ではなく一部分であるため、単結晶基板を接合していない部分には空間が存在している。そのため、単結晶基板と化合物半導体層とが接合している部分のみにレーザ光が吸収されるので、単結晶基板の剥離が容易になる。
【００１４】
【発明の実施の形態】
本発明の化合物半導体基板の製造方法に係る第１の実施の形態を、図１の概略構成断面図によって説明する。
【００１５】
図１の（１）に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法によって、単結晶基板（以下サファイヤ基板として説明する）１１のｃ面上に種結晶層となる第１の化合物半導体層１２を形成する。ここでは、厚さが３００μｍのサファイヤ基板を用い、一例として窒化物系III-Ｖ族化合物半導体の窒化ガリウム（ＧａＮ）を例えば２μｍ程度の厚さに結晶成長させて、上記第１の化合物半導体層１２を形成した。なお、窒化物系III-Ｖ族化合物半導体は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、インジウム（Ｉｎ）等のIII 族元素群のうちの少なくとも１種と、Ｖ族元素のうちの少なくとも窒素（Ｎ）を含むものをいう。上記ＭＯＣＶＤは、常圧雰囲気中、減圧雰囲気中もしくは加圧雰囲気中のいずれの雰囲気中でも行うことが可能ではあるが、加圧雰囲気中で行うことにより良質な結晶を得ることができる。
【００１６】
次いで、ＣＶＤ（Chemical Vapor Deposition）法によって、窒化シリコン膜もしくは酸化シリコン膜からなる絶縁膜(図示せず)を形成する。この絶縁膜は窒化シリコン膜と酸化シリコン膜との積層構造としてもよい。または、チタン、タングステン等の高融点金属膜を用いることも可能である。続いてレジスト塗布技術によりレジスト膜(図示せず)を形成した後、リソグラフィー技術により所定間隔にストライプ状のレジストパターン(図示せず)を形成する。一例として、２．５μｍ幅のレジストパターンを１３．５μｍ間隔で形成した。その後、このレジストパターンをマスクにして上記絶縁膜をストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。
【００１７】
さらに上記レジストパターンを除去した後、上記絶縁膜をマスクに用いて上記第１の化合物半導体層１２をストライプ状にエッチング加工する。さらに上記絶縁膜をマスクに用いてサファイヤ基板１１の上層をエッチング加工する。このサファイヤ基板１１の掘れ深さは１０ｎｍ以上であればよく、好ましくは１００ｎｍ以上、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。このように、１０ｎｍ以上とすることにより後述する第１の化合物半導体層１２からの横方向成長の際に、結晶成長層がサファイヤ基板１１に接触するのが防止される。また上記結晶成長層がサファイヤ基板１１に接触しなければよいので必要以上に深くエッチングする必要はない。そのため、１０００ｎｍ以下としている。このエッチングは、例えば塩素ガスを用いた反応性イオンエッチングにより行い、基板温度を０℃、エッチング雰囲気の圧力を０．５Ｐａに設定した。その後、例えばウエットエッチングにより上記絶縁膜を除去する。
【００１８】
次に、上記ストライプ状に形成された第１の化合物半導体層１２より窒化ガリウム結晶を主に横方向成長させて、第２の化合物半導体層１３を形成する。その際、第２の化合物半導体層１３は、第１の化合物半導体層１２の側壁からの成長のほうが第１の化合物半導体層１２上からの成長よりも速くできるため、一定時間が経過すると隣接している第１の化合物半導体層１２から結晶成長した第２の化合物半導体層１３が会合し、その成長面は平坦になる。この成長方法には、例えば、T.S.Zheleva らにより提案されている結晶成長方法〔MRS Internet J.Nitride Semicond.Res.4S1,G3.38(1999)〕を用いることができる。
【００１９】
ここで、横方向成長させた第２の化合物半導体層１３は、結晶欠陥である貫通転位Ｔが１０6 ｃｍ-2以下に低減されている。一方、第１の化合物半導体層１２、その第１の化合物半導体層１２上に成長した第２の化合物半導体層１３および第２の化合物半導体層１３の会合部１３ｍには結晶欠陥が大量（例えば結晶欠陥密度が１０6 ｃｍ-2より多い状態）に生じる。
【００２０】
そこで、図１の（２）に示すように、上記第２の化合物半導体層１３上に酸化シリコン膜１４と窒化シリコン膜１５とを積層する。なお、この膜は、酸化シリコン膜もしくは窒化シリコン膜の単層膜で形成しても良いが、ｃ軸の傾きが抑えられるという点では上述したように酸化シリコン膜と窒化シリコン膜との積層膜で形成することが望ましい。次いでレジスト塗布技術により窒化シリコン膜１５上にレジスト膜(図示せず)を形成した後、リソグラフィー技術により上記第１の化合物半導体層１２上および第２の化合物半導体層１３の会合部１３ｍ上にストライプ状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして上記酸化シリコン膜１４と窒化シリコン膜１５とをストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。このようにして、結晶欠陥が大量に残っている領域上を酸化シリコン膜１４と窒化シリコン膜１５とからなるマスク１６で覆う。なお、マスク１６の最表面は窒化シリコン層１５で覆うように形成されることにより、窒化シリコン層１５上に成長する窒化ガリウム層中のｃ軸揺らぎが防止される。このことは特開２０００−１６４９８８号公報に開示されている。
【００２１】
次に、ＨＶＰＥ法により、上記マスク１６を形成した上記第２の化合物半導体層１３上に厚膜の窒化ガリウムからなる第３の化合物半導体層１７を例えば１０μｍ〜１ｍｍの厚さに成長させる。この際、第３の化合物半導体層１７の伝導性を制御するために、不純物をドーピングすることが望ましい。
【００２２】
例えば、ｎ型の不純物としては、IV族元素の炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）とVI族元素のイオウ（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）とよりなる群から選択される少なくとも１種以上の元素を用いる。ｐ型の不純物としては、IV族元素の炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）とII族元素のベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）とよりなる群から選択される少なくとも１種以上の元素を用いる。これらのｎ型不純物、ｐ型不純物の原料としては、上記元素の単体、有機化合物、もしくは水素化物を用いることができる。
【００２３】
ここでは、酸化シリコン膜１４と窒化シリコン膜１５とを順に積層したマスク１６を用いているため、「A.Sakai et al., Appl. Phys. Lett. 71(1997)2259.」に開示されているように、上記マスク１６上の窒化ガリウム膜中のｃ軸揺らぎを防止し、より高品質な結晶が得られる。
【００２４】
上記ＨＶＰＥ法は、１時間に数μｍ〜数百μｍの厚さに窒化ガリウムを成長させることができる特徴を有しており、窒化ガリウム基板を形成する有効な方法とされている。このＨＶＰＥ法の原料には、III 族元素のホウ素、アルミニウム、ガリウム、インジウム等は単体もしくはIII 族元素を含む有機金属化合物を用いる。またハイドライドガスには、塩化水素（ＨＣｌ）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）、ヨウ化水素（ＨＩ）等を用いる。さらに窒素原料には、アンモニア、ヒドラジンジメチルヒドラジンモノメチルヒドラジン等の一般式Ｎ2 Ｒ4 （ただし、ＲはＨまたはアルキル基）で表されるヒドラジン系の原料、有機アミン等を用いる。有機アミンとしては、第１級アミンのプロピルアミン、イソプロピルアミン、ブチルアミン、イソブチルアミン、ターシャリブチルアミン、第２ブチルアミン等がある。また第２級アミンとしては、ジプロピルアミン、ジイソプロピルアミン、ジブチルアミン、ジイソブチルアミン、ジターシャリブチルアミン、ジ第２ブチルアミン等がある。また第３級アミンとしては、トリプロピルアミン、トリイソプロピルアミン、トリブチルアミン、トリイソブチルアミン、トリターシャリブチルアミン、トリ第２ブチルアミン、トリアリルアミン、トリエチルアミン、ジイソプロピルメチルアミン、ジプロピルメチルアミン、ジブチルメチルアミン、ジイソブチルメチルアミン、ジ第２ブチルメチルアミン、ジターシャリブチルメチルアミン等がある。
【００２５】
ＨＶＰＥ法により第３の化合物半導体層１７を形成する条件の一例としては、ガリウム単体を８００℃程度に加熱し、ハライドガスに塩化水素（ＨＣｌ）（流量：２０μｍｏｌ／ｍｉｎ）、窒素原料にアンモニア（ＮＨ3 ）（流量：１ｄｍ3 ／ｍｉｎ）と窒素（Ｎ2 ）（流量：０．５ｄｍ3 ／ｍｉｎ）とを用い、基板温度を９８０℃に設定した。
【００２６】
次に、図１の（３）に示すように、サファイヤ基板１１の裏面より、レーザ光Ｌを照射する。このレーザ光Ｌは、サファイヤ基板１１を透過しかつサファイヤ基板１１と第１の化合物半導体層１２との界面で吸収されるような波長を持つもので、上記界面近傍の第１の化合物半導体層１２を溶融するようなエネルギーを有するものを用いる。上記サファイヤ基板１１のサファイヤの透過率は２００ｎｍ以下の波長で低下し、１５０ｎｍの波長ではおよそ３０％程度になる。また、窒化ガリウムの透過スペクトルは３６０ｎｍの波長で急激に低下し３６０ｎｍ以下の波長はほとんど透過しない。したがって、上記レーザ光Ｌとして用いることができるものの一例としては、発振波長が２４８ｎｍのクリプトンフッ素（ＫｒＦ）エキシマレーザ光、発振波長が３５５ｎｍのＮｄ3+：ＹＡＧ（Yttrium Aluminium Garnet）レーザ光の３倍波等を用いることができる。上記レーザ光の照射エネルギー、照射時間等は、上記界面近傍の第１の化合物半導体層１２を溶融するような条件に適宜選択される。
【００２７】
そして、第２の化合物半導体層１３とサファイヤ基板１１との間には空間１８が形成されており、サファイヤ基板１１の一部しか第１の化合物半導体層１２は接合されていないため、レーザ光Ｌの照射によって、サファイヤ基板１１との界面における第１の化合物半導体層１２が溶融され、第２、第３の化合物半導体層１３、１７に大きなダメージを与えることなく、第１の化合物半導体層１２よりサファイヤ基板１１を容易に剥離することができる。
【００２８】
上記化合物半導体基板の製造方法では、結晶欠陥が多く存在している第１の化合物半導体層１２上方における第２の化合物半導体層１３上および第２の化合物半導体層１３の会合部１３ｍ上に絶縁膜もしくは高融点金属膜からなるマスク１６を形成した後、第２の化合物半導体層１３上に第３の化合物半導体層１７を形成することから、第３の化合物半導体層１７は低欠陥密度の厚膜の化合物半導体層になる。その後、サファイヤ基板１１を透過して第１の化合物半導体層１２に吸収されるレーザ光Ｌをサファイヤ基板１１側より第１の化合物半導体層１２に照射してサファイヤ基板１１と第１の化合物半導体層１２との界面を溶融させることにより第１の化合物半導体層１２をサファイヤ基板１１より剥離することから、厚膜の第３の化合物半導体層１７にダメージを与えることなく、サファイヤ基板１１を剥離することが可能となる。
【００２９】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでも、サファイヤ基板１１の剥離が容易に行えるようになる。特に、サファイヤ基板１１との接合が第１の化合物半導体層１２の全面ではなく一部分であるため、サファイヤ基板１１を接合していない部分には空間が存在している。そのため、サファイヤ基板１１と第１の化合物半導体層１２とが接合している部分のみにレーザ光Ｌが吸収されるので、サファイヤ基板１１の剥離が容易になる。
【００３０】
さらに、上記第１の実施の形態で説明した化合物半導体基板の製造方法により、高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板を製造することが可能になる。すなわち、上記第３の化合物半導体層１７を高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板とすることができる。その窒化ガリウム基板を用い、窒化ガリウム基板上にＬＥＤ（Light Emitting Diode）、レーザ構造またはＦＥＴ（電界効果トランジスタ）を作製することで、これまでのサファイヤ基板や炭化シリコン基板上に作製されたものより、さらに高いデバイス特性を引き出すことができるようになる。
【００３１】
次に、本発明の化合物半導体基板の製造方法に係る第２の実施の形態を、図２の概略構成断面図によって説明する。
【００３２】
図２の（１）に示すように、ＣＶＤ法によって、サファイヤ基板２１上に窒化シリコン膜もしくは酸化シリコン膜からなる絶縁膜(図示せず)を形成する。この絶縁膜は窒化シリコン膜と酸化シリコン膜との積層構造としてもよい。続いてレジスト塗布技術により絶縁膜上にレジスト膜(図示せず)を形成した後、リソグラフィー技術により所定間隔にストライプ状のレジストパターン(図示せず)を形成する。一例として、２．５μｍ幅のレジストパターンを７．５μｍ間隔で形成した。その後、このレジストパターンをマスクにして上記絶縁膜をストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。その後レジストパターンを除去した後、上記絶縁膜をマスクにしてサファイヤ基板２１をエッチング加工して溝状の凹部２１ｄを形成する。すなわち、ストライプ状の凸部２１ｃを形成する。上記凸部２１ｃの高さはその後に結晶成長させてなる化合物半導体層の厚さによって決定される。すなわち、化合物半導体層の下面に空間が形成されるような深さに形成する。ここでは、一例として、凸部２１ｃの高さを３μｍ程度とした。
【００３３】
次いで、上記凸部２１ｃ上部に低温バッファ層（図示せず）を成長させ、さらに窒化ガリウムからなる第１の化合物半導体層２２を主として横方向成長させる。その際、サファイヤ基板２１の凹部２１ｄの底部にも低温バッファ層（図示せず）と窒化ガリウムからなる第１の化合物半導体層２２が形成されるが、上記横方向成長させた第１の化合物半導体層２２の下面にはサファイヤ基板２１側との間に空間２３が形成される。このように、第１の化合物半導体層２２が横方向成長することは、「矢野,その他、第６１回応用物理学会学術講演会予稿集（2000.9）5p-Y-5」および「岡川,その他、第６１回応用物理学会学術講演会予稿集（2000.9）5p-Y-6」に記述されている。
【００３４】
上記第１の化合物半導体層２２には、上記サファイヤ基板２１の凸部２１ｃ上に成長した第１の化合物半導体層２２および第１の化合物半導体層２２の会合部２２ｍには結晶欠陥Ｔが大量（例えば結晶欠陥密度が１０6 ｃｍ-2より多い状態）に生じる。
【００３５】
そこで前記第１の実施の形態と同様の方法によって、上記結晶欠陥Ｔが大量に残っているサファイヤ基板２１の凸部２１ｃ上における第１の化合物半導体層２２上および第１の化合物半導体層２２の会合部２２ｍ上に、酸化シリコン膜２４および窒化シリコン膜２５からなるストライプ状のマスク２６を形成する。
【００３６】
次に、前記第１の実施の形態で説明したのと同様のＨＶＰＥ法によって、上記マスク２６を形成した上記第１の化合物半導体層２２上に第２の化合物半導体層２７を例えば窒化ガリウムを１０μｍ〜１ｍｍの厚さに成長させて形成する。この際、第２の化合物半導体層２７の伝導性を制御するために、第１の実施の形態で説明したのと同様な不純物をドーピングすることが望ましい。ここでは、酸化シリコン膜２４と窒化シリコン膜２５とを順に積層したマスク２６を用いているため、上記マスク２６上における第２の化合物半導体層２７中のｃ軸揺らぎが防止され、より高品質な結晶が得られる。
【００３７】
次に、図２の（２）に示すように、サファイヤ基板２１の裏面より、レーザ光Ｌを照射する。このレーザ光Ｌには、第１の実施の形態で説明したものと同様のものを用いる。その結果、サファイヤ基板２１との界面における第１の化合物半導体層２２が溶融され、サファイヤ基板２１と空間２３を介して存在する第１の化合物半導体層２２の横方向成長した部分および第２の化合物半導体層２７に大きなダメージを与えることなく、容易にサファイヤ基板２１を剥離することができる。
【００３８】
上記化合物半導体基板の製造方法では、サファイヤ基板２１の凸部２１ｃ上方の結晶欠陥が多く存在している第１の化合物半導体層２２上および第１の化合物半導体層２２の会合部２２ｍ上に絶縁膜もしくは高融点金属膜からなるマスク２５を形成した後、第１の化合物半導体層２２上に第２の化合物半導体層２７を形成することから、第２の化合物半導体層２７は低欠陥密度の厚膜の化合物半導体層になる。その後、サファイヤ基板２１を透過して第１の化合物半導体層２２に吸収されるレーザ光Ｌをサファイヤ基板２１側より第１の化合物半導体層２２に照射してサファイヤ基板２１と第１の化合物半導体層２２との界面を溶融させることにより第１の化合物半導体層２２をサファイヤ基板２１より剥離することから、厚膜の第２の化合物半導体層２７にダメージを与えることなく、サファイヤ基板２１を剥離することが可能となる。
【００３９】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでも、サファイヤ基板２１の剥離が容易に行えるようになる。特に、サファイヤ基板２１との接合が第１の化合物半導体層２２の全面ではなく一部分であるため、サファイヤ基板２１を接合していない部分には空間が存在している。そのため、サファイヤ基板２１と第１の化合物半導体層２２とが接合している部分のみにレーザ光Ｌが吸収されるので、サファイヤ基板２１の剥離が容易になる。
【００４０】
さらに、上記第１の実施の形態で説明した化合物半導体基板の製造方法により、高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板を製造することが可能になる。すなわち、上記第２の化合物半導体層２７を高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板とすることができる。その窒化ガリウム基板を用い、窒化ガリウム基板上にＬＥＤ（Light Emitting Diode）、レーザ構造またはＦＥＴ（電界効果トランジスタ）を作製することで、これまでのサファイヤ基板や炭化シリコン基板上に作製されたものより、さらに高いデバイス特性を引き出すことができるようになる。
【００４１】
【発明の効果】
以上、説明したように本発明の化合物半導体基板の製造方法によれば、２インチ径以上の単結晶基板（サファイヤ基板）上に低欠陥密度を有する厚膜の化合物半導体層を結晶成長させることができ、その後に、厚膜の化合物半導体層にダメージを与えることなく、単結晶基板を剥離することができる。そのため、窒化ガリウム層とサファイヤ基板のように、熱膨張係数差により大きく反ったものでもサファイヤ基板の剥離が容易に行えるようになる。特に、単結晶基板との接合が第１の化合物半導体層の全面ではなく一部分であり、単結晶基板を接合していない部分には空間が存在しているため、単結晶基板と第１の化合物半導体層とが接合している部分のみにレーザ光が吸収されて、単結晶基板の剥離が容易にできる。よって、結晶欠陥の少ない化合物半導体基板を製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の化合物半導体基板の製造方法に係る第１の実施の形態を示す概略構成断面図である。
【図２】本発明の化合物半導体基板の製造方法に係る第２の実施の形態を示す概略構成断面図である。
【符号の説明】
１１…単結晶基板（サファイヤ基板）、１２…第１の化合物半導体層、１３…第２の化合物半導体層、１７…第３の化合物半導体層、１８…空間
【発明の属する技術分野】
本発明は、化合物半導体基板の製造方法に関し、詳しくは窒化ガリウム基板からなる化合物半導体基板の製造方法に関する。
【０００２】
【従来の技術】
窒化ガリウム（ＧａＮ）系青色半導体レーザは次世代の高密度ディスクシステムの光源として大きな期待がかけられている。最近になり、窒化ガリウム系青色半導体レーザ素子でも横方向成長（ＥＬＯ：Epitaxial Lateral Overgrowth）を使った結晶欠陥密度技術が、「特公平６−１０５７９７号公報」、「特開平１０−３１２９７１号公報」、「T.S.Zheleva et al., MRS Internet J. Nitride Semicond.Res.4S1,G3.38(1999)」等に開示されており、その技術を利用することで、実用的な寿命が得られることが「S.Nakamura et al., Proceedings of 2nd International Conference on Nitride Semiconductors, Tokushima (1997) p444」および「S.Nakamura et al., Jpn. J. Appl. Phys. 38(1999) p226」に開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記横方向成長を利用した窒化ガリウム系青色半導体レーザ素子を安価に大量生産するには、まだまだ多くの問題点が残っている．特に、結晶成長基板として用いているサファイヤ基板は、熱伝導性が低いこと、へき開面の形成不良が発生しやすいこと等により、レーザ性能の低下を招くことがわかっている。
【０００４】
その有力な解決方法の一つとしては、低欠陥密度の導電性窒化ガリウム基板を量産し、その上にレーザ構造を作成することが提案されている。「A.Usui et al., Jpn.J.Appl.Phys.36(1997)L899.」および「特開平１０−３１２９７１号公報」には、ＨＶＰＥ（Hydride Vapor Phase Epitaxial growth の略）法を用いて窒化ガリウム基板を作製することが開示されており、またその窒化ガリウム基板上にレーザ構造を作製する試みが「M.Kuramoto et al., Jpn.J.Appl.Phys.38(1999)L184.」に開示されている。このときの窒化ガリウム基板の欠陥密度は１０7 ｃｍ-2程度であって、ＥＬＯ（Epitaxial Lateral Overgrowth）法を用いてサファイヤ基板上に形成される窒化ガリウム層で実現される欠陥密度の１０6 ｃｍ-2よりも高い値となる。
【０００５】
また、ＨＶＰＥ法でサファイヤ基板上に厚膜の窒化ガリウム層を成長させた後に、その窒化ガリウム層からサファイヤ基板を容易に剥離する技術が確立していないため、窒化ガリウム基板の大量生産には問題が残っている。
【０００６】
窒化ガリウム層からサファイヤ基板を剥離する一つの方法として、サファイヤ基板裏面よりエキシマレーザ光を照射し、基板・窒化物界面を溶融させる方法が提案されている。しかしながら、２インチ径のサファイヤ基板を再現性よく剥離することは困難である。また、サファイヤ基板を研磨により除去する方法も、考えられるが、サファイヤ基板上の窒化ガリウム層は、サファイヤ基板との熱膨張係数差のために大きな反りを有している。そのため、通常の研磨工程を行うことは困難である。
【０００７】
その他の窒化ガリウム基板の製造方法としては、高温高圧下でのバルク成長による製造方法が「S.Porowski, Mat. Sci. and Eng. B44(1997)407」に開示されている。この製造方法では、１０3 ｃｍ-2〜１０5 ｃｍ-2程度の低欠陥密度が実現されることが、「S.Porowski et al., Mat. Res. Soc. Symp. Proc. 499(1997)35」に開示されている。しかしながら、半導体レーザ素子を形成するために必要な実用的な結晶の大きさを実現するには至っていない。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた化合物半導体基板の製造方法である。
【０００９】
本発明の化合物半導体基板の製造方法は、単結晶基板上に、該単結晶基板との間に部分的に空間を設けた状態で結晶成長させてなる化合物半導体層を形成する工程と、前記単結晶基板と接合している前記化合物半導体層上および前記化合物半導体層の結晶成長させた際に生じた会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記化合物半導体層上に別の化合物半導体層を結晶成長させて形成する工程と、前記単結晶基板を透過して前記化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記化合物半導体層に照射して前記単結晶基板と前記化合物半導体層との界面を溶融させることにより前記化合物半導体層を前記単結晶基板より剥離する工程とを備えている。
【００１０】
本発明の化合物半導体層の第２の製造方法は、単結晶基板上に第１の化合物半導体層を結晶成長させる工程と、前記第１の化合物半導体層をストライプ状に形成するとともに前記ストライプ状に形成した第１の化合物半導体層間における前記単結晶基板の上層を除去してストライプ状に凹部を形成する工程と、前記単結晶基板との間に空間を維持しながら前記ストライプ状に形成した第１の化合物半導体層より主に横方向に結晶成長させることで第２の化合物半導体層を形成する工程と、前記第１の化合物半導体層上方に結晶成長させた前記第２の化合物半導体層上および前記第２の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記第２の化合物半導体層上に第３の化合物半導体層を結晶成長させて形成する工程とによりなる。
【００１１】
もしくは、本発明の化合物半導体基板の第３の製造方法は、単結晶基板表面を加工してストライプ状の凸部を形成する工程と、前記ストライプ状の凸部上より主に横方向に結晶成長させることで第１の化合物半導体層を形成する工程と、前記ストライプ状の凸部上方に結晶成長させた前記第１の化合物半導体層上および前記第１の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、前記第１の化合物半導体層上に第２の化合物半導体層を結晶成長させて形成する工程とを備え、前記単結晶基板を透過して前記第１の化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記第１の化合物半導体層に照射して前記単結晶基板と前記第１の化合物半導体層との界面を溶融させることにより前記第１の化合物半導体層を前記単結晶基板より剥離する工程とを備えている。
【００１２】
上記化合物半導体基板の各製造方法では、結晶欠陥が多く存在している化合物半導体層上に絶縁膜もしくは高融点金属膜を形成した後、第１の製造方法では、別の化合物半導体層を形成し、第２の製造方法では第３の化合物半導体層を形成し、第３の製造方法では第２の化合物半導体層を形成していることから、低欠陥密度を有する厚膜の化合物半導体層を成長させることができる。その後、単結晶基板を透過して化合物半導体層（第２、３の製造方法では第１の化合物半導体層）に吸収されるレーザ光を単結晶基板側より化合物半導体層に照射して単結晶基板と化合物半導体層との界面を溶融させることにより化合物半導体層を単結晶基板より剥離することから、別の化合物半導体層（第２の製造方法では第３の化合物半導体層を形成し、第３の製造方法では第２の化合物半導体層）にダメージを与えることなく、単結晶基板を剥離することが可能となる。
【００１３】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでもサファイヤ基板の剥離が容易に行えるようになる。特に、単結晶基板との接合が化合物半導体層の全面ではなく一部分であるため、単結晶基板を接合していない部分には空間が存在している。そのため、単結晶基板と化合物半導体層とが接合している部分のみにレーザ光が吸収されるので、単結晶基板の剥離が容易になる。
【００１４】
【発明の実施の形態】
本発明の化合物半導体基板の製造方法に係る第１の実施の形態を、図１の概略構成断面図によって説明する。
【００１５】
図１の（１）に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法によって、単結晶基板（以下サファイヤ基板として説明する）１１のｃ面上に種結晶層となる第１の化合物半導体層１２を形成する。ここでは、厚さが３００μｍのサファイヤ基板を用い、一例として窒化物系III-Ｖ族化合物半導体の窒化ガリウム（ＧａＮ）を例えば２μｍ程度の厚さに結晶成長させて、上記第１の化合物半導体層１２を形成した。なお、窒化物系III-Ｖ族化合物半導体は、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、ホウ素（Ｂ）、インジウム（Ｉｎ）等のIII 族元素群のうちの少なくとも１種と、Ｖ族元素のうちの少なくとも窒素（Ｎ）を含むものをいう。上記ＭＯＣＶＤは、常圧雰囲気中、減圧雰囲気中もしくは加圧雰囲気中のいずれの雰囲気中でも行うことが可能ではあるが、加圧雰囲気中で行うことにより良質な結晶を得ることができる。
【００１６】
次いで、ＣＶＤ（Chemical Vapor Deposition）法によって、窒化シリコン膜もしくは酸化シリコン膜からなる絶縁膜(図示せず)を形成する。この絶縁膜は窒化シリコン膜と酸化シリコン膜との積層構造としてもよい。または、チタン、タングステン等の高融点金属膜を用いることも可能である。続いてレジスト塗布技術によりレジスト膜(図示せず)を形成した後、リソグラフィー技術により所定間隔にストライプ状のレジストパターン(図示せず)を形成する。一例として、２．５μｍ幅のレジストパターンを１３．５μｍ間隔で形成した。その後、このレジストパターンをマスクにして上記絶縁膜をストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。
【００１７】
さらに上記レジストパターンを除去した後、上記絶縁膜をマスクに用いて上記第１の化合物半導体層１２をストライプ状にエッチング加工する。さらに上記絶縁膜をマスクに用いてサファイヤ基板１１の上層をエッチング加工する。このサファイヤ基板１１の掘れ深さは１０ｎｍ以上であればよく、好ましくは１００ｎｍ以上、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。このように、１０ｎｍ以上とすることにより後述する第１の化合物半導体層１２からの横方向成長の際に、結晶成長層がサファイヤ基板１１に接触するのが防止される。また上記結晶成長層がサファイヤ基板１１に接触しなければよいので必要以上に深くエッチングする必要はない。そのため、１０００ｎｍ以下としている。このエッチングは、例えば塩素ガスを用いた反応性イオンエッチングにより行い、基板温度を０℃、エッチング雰囲気の圧力を０．５Ｐａに設定した。その後、例えばウエットエッチングにより上記絶縁膜を除去する。
【００１８】
次に、上記ストライプ状に形成された第１の化合物半導体層１２より窒化ガリウム結晶を主に横方向成長させて、第２の化合物半導体層１３を形成する。その際、第２の化合物半導体層１３は、第１の化合物半導体層１２の側壁からの成長のほうが第１の化合物半導体層１２上からの成長よりも速くできるため、一定時間が経過すると隣接している第１の化合物半導体層１２から結晶成長した第２の化合物半導体層１３が会合し、その成長面は平坦になる。この成長方法には、例えば、T.S.Zheleva らにより提案されている結晶成長方法〔MRS Internet J.Nitride Semicond.Res.4S1,G3.38(1999)〕を用いることができる。
【００１９】
ここで、横方向成長させた第２の化合物半導体層１３は、結晶欠陥である貫通転位Ｔが１０6 ｃｍ-2以下に低減されている。一方、第１の化合物半導体層１２、その第１の化合物半導体層１２上に成長した第２の化合物半導体層１３および第２の化合物半導体層１３の会合部１３ｍには結晶欠陥が大量（例えば結晶欠陥密度が１０6 ｃｍ-2より多い状態）に生じる。
【００２０】
そこで、図１の（２）に示すように、上記第２の化合物半導体層１３上に酸化シリコン膜１４と窒化シリコン膜１５とを積層する。なお、この膜は、酸化シリコン膜もしくは窒化シリコン膜の単層膜で形成しても良いが、ｃ軸の傾きが抑えられるという点では上述したように酸化シリコン膜と窒化シリコン膜との積層膜で形成することが望ましい。次いでレジスト塗布技術により窒化シリコン膜１５上にレジスト膜(図示せず)を形成した後、リソグラフィー技術により上記第１の化合物半導体層１２上および第２の化合物半導体層１３の会合部１３ｍ上にストライプ状のレジストパターン(図示せず)を形成する。その後、このレジストパターンをマスクにして上記酸化シリコン膜１４と窒化シリコン膜１５とをストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。このようにして、結晶欠陥が大量に残っている領域上を酸化シリコン膜１４と窒化シリコン膜１５とからなるマスク１６で覆う。なお、マスク１６の最表面は窒化シリコン層１５で覆うように形成されることにより、窒化シリコン層１５上に成長する窒化ガリウム層中のｃ軸揺らぎが防止される。このことは特開２０００−１６４９８８号公報に開示されている。
【００２１】
次に、ＨＶＰＥ法により、上記マスク１６を形成した上記第２の化合物半導体層１３上に厚膜の窒化ガリウムからなる第３の化合物半導体層１７を例えば１０μｍ〜１ｍｍの厚さに成長させる。この際、第３の化合物半導体層１７の伝導性を制御するために、不純物をドーピングすることが望ましい。
【００２２】
例えば、ｎ型の不純物としては、IV族元素の炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）とVI族元素のイオウ（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）とよりなる群から選択される少なくとも１種以上の元素を用いる。ｐ型の不純物としては、IV族元素の炭素（Ｃ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）とII族元素のベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）とよりなる群から選択される少なくとも１種以上の元素を用いる。これらのｎ型不純物、ｐ型不純物の原料としては、上記元素の単体、有機化合物、もしくは水素化物を用いることができる。
【００２３】
ここでは、酸化シリコン膜１４と窒化シリコン膜１５とを順に積層したマスク１６を用いているため、「A.Sakai et al., Appl. Phys. Lett. 71(1997)2259.」に開示されているように、上記マスク１６上の窒化ガリウム膜中のｃ軸揺らぎを防止し、より高品質な結晶が得られる。
【００２４】
上記ＨＶＰＥ法は、１時間に数μｍ〜数百μｍの厚さに窒化ガリウムを成長させることができる特徴を有しており、窒化ガリウム基板を形成する有効な方法とされている。このＨＶＰＥ法の原料には、III 族元素のホウ素、アルミニウム、ガリウム、インジウム等は単体もしくはIII 族元素を含む有機金属化合物を用いる。またハイドライドガスには、塩化水素（ＨＣｌ）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）、ヨウ化水素（ＨＩ）等を用いる。さらに窒素原料には、アンモニア、ヒドラジンジメチルヒドラジンモノメチルヒドラジン等の一般式Ｎ2 Ｒ4 （ただし、ＲはＨまたはアルキル基）で表されるヒドラジン系の原料、有機アミン等を用いる。有機アミンとしては、第１級アミンのプロピルアミン、イソプロピルアミン、ブチルアミン、イソブチルアミン、ターシャリブチルアミン、第２ブチルアミン等がある。また第２級アミンとしては、ジプロピルアミン、ジイソプロピルアミン、ジブチルアミン、ジイソブチルアミン、ジターシャリブチルアミン、ジ第２ブチルアミン等がある。また第３級アミンとしては、トリプロピルアミン、トリイソプロピルアミン、トリブチルアミン、トリイソブチルアミン、トリターシャリブチルアミン、トリ第２ブチルアミン、トリアリルアミン、トリエチルアミン、ジイソプロピルメチルアミン、ジプロピルメチルアミン、ジブチルメチルアミン、ジイソブチルメチルアミン、ジ第２ブチルメチルアミン、ジターシャリブチルメチルアミン等がある。
【００２５】
ＨＶＰＥ法により第３の化合物半導体層１７を形成する条件の一例としては、ガリウム単体を８００℃程度に加熱し、ハライドガスに塩化水素（ＨＣｌ）（流量：２０μｍｏｌ／ｍｉｎ）、窒素原料にアンモニア（ＮＨ3 ）（流量：１ｄｍ3 ／ｍｉｎ）と窒素（Ｎ2 ）（流量：０．５ｄｍ3 ／ｍｉｎ）とを用い、基板温度を９８０℃に設定した。
【００２６】
次に、図１の（３）に示すように、サファイヤ基板１１の裏面より、レーザ光Ｌを照射する。このレーザ光Ｌは、サファイヤ基板１１を透過しかつサファイヤ基板１１と第１の化合物半導体層１２との界面で吸収されるような波長を持つもので、上記界面近傍の第１の化合物半導体層１２を溶融するようなエネルギーを有するものを用いる。上記サファイヤ基板１１のサファイヤの透過率は２００ｎｍ以下の波長で低下し、１５０ｎｍの波長ではおよそ３０％程度になる。また、窒化ガリウムの透過スペクトルは３６０ｎｍの波長で急激に低下し３６０ｎｍ以下の波長はほとんど透過しない。したがって、上記レーザ光Ｌとして用いることができるものの一例としては、発振波長が２４８ｎｍのクリプトンフッ素（ＫｒＦ）エキシマレーザ光、発振波長が３５５ｎｍのＮｄ3+：ＹＡＧ（Yttrium Aluminium Garnet）レーザ光の３倍波等を用いることができる。上記レーザ光の照射エネルギー、照射時間等は、上記界面近傍の第１の化合物半導体層１２を溶融するような条件に適宜選択される。
【００２７】
そして、第２の化合物半導体層１３とサファイヤ基板１１との間には空間１８が形成されており、サファイヤ基板１１の一部しか第１の化合物半導体層１２は接合されていないため、レーザ光Ｌの照射によって、サファイヤ基板１１との界面における第１の化合物半導体層１２が溶融され、第２、第３の化合物半導体層１３、１７に大きなダメージを与えることなく、第１の化合物半導体層１２よりサファイヤ基板１１を容易に剥離することができる。
【００２８】
上記化合物半導体基板の製造方法では、結晶欠陥が多く存在している第１の化合物半導体層１２上方における第２の化合物半導体層１３上および第２の化合物半導体層１３の会合部１３ｍ上に絶縁膜もしくは高融点金属膜からなるマスク１６を形成した後、第２の化合物半導体層１３上に第３の化合物半導体層１７を形成することから、第３の化合物半導体層１７は低欠陥密度の厚膜の化合物半導体層になる。その後、サファイヤ基板１１を透過して第１の化合物半導体層１２に吸収されるレーザ光Ｌをサファイヤ基板１１側より第１の化合物半導体層１２に照射してサファイヤ基板１１と第１の化合物半導体層１２との界面を溶融させることにより第１の化合物半導体層１２をサファイヤ基板１１より剥離することから、厚膜の第３の化合物半導体層１７にダメージを与えることなく、サファイヤ基板１１を剥離することが可能となる。
【００２９】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでも、サファイヤ基板１１の剥離が容易に行えるようになる。特に、サファイヤ基板１１との接合が第１の化合物半導体層１２の全面ではなく一部分であるため、サファイヤ基板１１を接合していない部分には空間が存在している。そのため、サファイヤ基板１１と第１の化合物半導体層１２とが接合している部分のみにレーザ光Ｌが吸収されるので、サファイヤ基板１１の剥離が容易になる。
【００３０】
さらに、上記第１の実施の形態で説明した化合物半導体基板の製造方法により、高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板を製造することが可能になる。すなわち、上記第３の化合物半導体層１７を高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板とすることができる。その窒化ガリウム基板を用い、窒化ガリウム基板上にＬＥＤ（Light Emitting Diode）、レーザ構造またはＦＥＴ（電界効果トランジスタ）を作製することで、これまでのサファイヤ基板や炭化シリコン基板上に作製されたものより、さらに高いデバイス特性を引き出すことができるようになる。
【００３１】
次に、本発明の化合物半導体基板の製造方法に係る第２の実施の形態を、図２の概略構成断面図によって説明する。
【００３２】
図２の（１）に示すように、ＣＶＤ法によって、サファイヤ基板２１上に窒化シリコン膜もしくは酸化シリコン膜からなる絶縁膜(図示せず)を形成する。この絶縁膜は窒化シリコン膜と酸化シリコン膜との積層構造としてもよい。続いてレジスト塗布技術により絶縁膜上にレジスト膜(図示せず)を形成した後、リソグラフィー技術により所定間隔にストライプ状のレジストパターン(図示せず)を形成する。一例として、２．５μｍ幅のレジストパターンを７．５μｍ間隔で形成した。その後、このレジストパターンをマスクにして上記絶縁膜をストライプ状にエッチング加工する。このエッチングは、例えば反応性イオンエッチングにより行う。その後レジストパターンを除去した後、上記絶縁膜をマスクにしてサファイヤ基板２１をエッチング加工して溝状の凹部２１ｄを形成する。すなわち、ストライプ状の凸部２１ｃを形成する。上記凸部２１ｃの高さはその後に結晶成長させてなる化合物半導体層の厚さによって決定される。すなわち、化合物半導体層の下面に空間が形成されるような深さに形成する。ここでは、一例として、凸部２１ｃの高さを３μｍ程度とした。
【００３３】
次いで、上記凸部２１ｃ上部に低温バッファ層（図示せず）を成長させ、さらに窒化ガリウムからなる第１の化合物半導体層２２を主として横方向成長させる。その際、サファイヤ基板２１の凹部２１ｄの底部にも低温バッファ層（図示せず）と窒化ガリウムからなる第１の化合物半導体層２２が形成されるが、上記横方向成長させた第１の化合物半導体層２２の下面にはサファイヤ基板２１側との間に空間２３が形成される。このように、第１の化合物半導体層２２が横方向成長することは、「矢野,その他、第６１回応用物理学会学術講演会予稿集（2000.9）5p-Y-5」および「岡川,その他、第６１回応用物理学会学術講演会予稿集（2000.9）5p-Y-6」に記述されている。
【００３４】
上記第１の化合物半導体層２２には、上記サファイヤ基板２１の凸部２１ｃ上に成長した第１の化合物半導体層２２および第１の化合物半導体層２２の会合部２２ｍには結晶欠陥Ｔが大量（例えば結晶欠陥密度が１０6 ｃｍ-2より多い状態）に生じる。
【００３５】
そこで前記第１の実施の形態と同様の方法によって、上記結晶欠陥Ｔが大量に残っているサファイヤ基板２１の凸部２１ｃ上における第１の化合物半導体層２２上および第１の化合物半導体層２２の会合部２２ｍ上に、酸化シリコン膜２４および窒化シリコン膜２５からなるストライプ状のマスク２６を形成する。
【００３６】
次に、前記第１の実施の形態で説明したのと同様のＨＶＰＥ法によって、上記マスク２６を形成した上記第１の化合物半導体層２２上に第２の化合物半導体層２７を例えば窒化ガリウムを１０μｍ〜１ｍｍの厚さに成長させて形成する。この際、第２の化合物半導体層２７の伝導性を制御するために、第１の実施の形態で説明したのと同様な不純物をドーピングすることが望ましい。ここでは、酸化シリコン膜２４と窒化シリコン膜２５とを順に積層したマスク２６を用いているため、上記マスク２６上における第２の化合物半導体層２７中のｃ軸揺らぎが防止され、より高品質な結晶が得られる。
【００３７】
次に、図２の（２）に示すように、サファイヤ基板２１の裏面より、レーザ光Ｌを照射する。このレーザ光Ｌには、第１の実施の形態で説明したものと同様のものを用いる。その結果、サファイヤ基板２１との界面における第１の化合物半導体層２２が溶融され、サファイヤ基板２１と空間２３を介して存在する第１の化合物半導体層２２の横方向成長した部分および第２の化合物半導体層２７に大きなダメージを与えることなく、容易にサファイヤ基板２１を剥離することができる。
【００３８】
上記化合物半導体基板の製造方法では、サファイヤ基板２１の凸部２１ｃ上方の結晶欠陥が多く存在している第１の化合物半導体層２２上および第１の化合物半導体層２２の会合部２２ｍ上に絶縁膜もしくは高融点金属膜からなるマスク２５を形成した後、第１の化合物半導体層２２上に第２の化合物半導体層２７を形成することから、第２の化合物半導体層２７は低欠陥密度の厚膜の化合物半導体層になる。その後、サファイヤ基板２１を透過して第１の化合物半導体層２２に吸収されるレーザ光Ｌをサファイヤ基板２１側より第１の化合物半導体層２２に照射してサファイヤ基板２１と第１の化合物半導体層２２との界面を溶融させることにより第１の化合物半導体層２２をサファイヤ基板２１より剥離することから、厚膜の第２の化合物半導体層２７にダメージを与えることなく、サファイヤ基板２１を剥離することが可能となる。
【００３９】
したがって、窒化ガリウム層とサファイヤ基板のように熱膨張係数差により大きく反ったものでも、サファイヤ基板２１の剥離が容易に行えるようになる。特に、サファイヤ基板２１との接合が第１の化合物半導体層２２の全面ではなく一部分であるため、サファイヤ基板２１を接合していない部分には空間が存在している。そのため、サファイヤ基板２１と第１の化合物半導体層２２とが接合している部分のみにレーザ光Ｌが吸収されるので、サファイヤ基板２１の剥離が容易になる。
【００４０】
さらに、上記第１の実施の形態で説明した化合物半導体基板の製造方法により、高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板を製造することが可能になる。すなわち、上記第２の化合物半導体層２７を高い熱伝導性と低欠陥密度の特性を有する窒化ガリウム基板とすることができる。その窒化ガリウム基板を用い、窒化ガリウム基板上にＬＥＤ（Light Emitting Diode）、レーザ構造またはＦＥＴ（電界効果トランジスタ）を作製することで、これまでのサファイヤ基板や炭化シリコン基板上に作製されたものより、さらに高いデバイス特性を引き出すことができるようになる。
【００４１】
【発明の効果】
以上、説明したように本発明の化合物半導体基板の製造方法によれば、２インチ径以上の単結晶基板（サファイヤ基板）上に低欠陥密度を有する厚膜の化合物半導体層を結晶成長させることができ、その後に、厚膜の化合物半導体層にダメージを与えることなく、単結晶基板を剥離することができる。そのため、窒化ガリウム層とサファイヤ基板のように、熱膨張係数差により大きく反ったものでもサファイヤ基板の剥離が容易に行えるようになる。特に、単結晶基板との接合が第１の化合物半導体層の全面ではなく一部分であり、単結晶基板を接合していない部分には空間が存在しているため、単結晶基板と第１の化合物半導体層とが接合している部分のみにレーザ光が吸収されて、単結晶基板の剥離が容易にできる。よって、結晶欠陥の少ない化合物半導体基板を製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の化合物半導体基板の製造方法に係る第１の実施の形態を示す概略構成断面図である。
【図２】本発明の化合物半導体基板の製造方法に係る第２の実施の形態を示す概略構成断面図である。
【符号の説明】
１１…単結晶基板（サファイヤ基板）、１２…第１の化合物半導体層、１３…第２の化合物半導体層、１７…第３の化合物半導体層、１８…空間
Claims (3)
- 単結晶基板上に、該単結晶基板との間に部分的に空間を設けた状態で結晶成長させてなる化合物半導体層を形成する工程と、
前記単結晶基板と接合している前記化合物半導体層上および前記化合物半導体層の結晶成長させた際に生じた会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、
前記化合物半導体層上に別の化合物半導体層を結晶成長させて形成する工程と、
前記単結晶基板を透過して前記化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記化合物半導体層に照射して前記単結晶基板と前記化合物半導体層との界面を溶融させることにより前記化合物半導体層を前記単結晶基板より剥離する工程と
を備えたことを特徴とする化合物半導体基板の製造方法。 - 単結晶基板上に第１の化合物半導体層を結晶成長させる工程と、
前記第１の化合物半導体層をストライプ状に形成するとともに前記ストライプ状に形成した第１の化合物半導体層間における前記単結晶基板の上層を除去してストライプ状に凹部を形成する工程と、
前記単結晶基板との間に空間を維持しながら前記ストライプ状に形成した第１の化合物半導体層より主に横方向に結晶成長させることで第２の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上方に結晶成長させた前記第２の化合物半導体層上および前記第２の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、
前記第２の化合物半導体層上に第３の化合物半導体層を結晶成長させて形成する工程と
を備え、
前記単結晶基板を透過して前記第１の化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記第１の化合物半導体層に照射して前記単結晶基板と前記第１の化合物半導体層との界面を溶融させることにより前記第１の化合物半導体層を前記単結晶基板より剥離する工程
を備えたことを特徴とする化合物半導体基板の製造方法。 - 単結晶基板表面を加工してストライプ状の凸部を形成する工程と、
前記ストライプ状の凸部上より主に横方向に結晶成長させることで第１の化合物半導体層を形成する工程と、
前記ストライプ状の凸部上方に結晶成長させた前記第１の化合物半導体層上および前記第１の化合物半導体層の会合部上に絶縁膜もしくは高融点金属膜を形成する工程と、
前記第１の化合物半導体層上に第２の化合物半導体層を結晶成長させて形成する工程と
を備え、
前記単結晶基板を透過して前記第１の化合物半導体層に吸収されるレーザ光を前記単結晶基板側より前記第１の化合物半導体層に照射して前記単結晶基板と前記第１の化合物半導体層との界面を溶融させることにより前記第１の化合物半導体層を前記単結晶基板より剥離する工程
を備えたことを特徴とする化合物半導体基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108017A JP3795765B2 (ja) | 2001-04-06 | 2001-04-06 | 化合物半導体基板の製造方法 |
| TW091106771A TW561652B (en) | 2001-04-06 | 2002-04-03 | Method of manufacturing compound semiconductor substrate |
| US10/114,057 US6667252B2 (en) | 2001-04-06 | 2002-04-03 | Method of manufacturing compound semiconductor substrate |
| CN2008101705589A CN101471246B (zh) | 2001-04-06 | 2002-04-05 | 化合物半导体衬底的制造方法 |
| CNB021054754A CN100481326C (zh) | 2001-04-06 | 2002-04-05 | 化合物半导体衬底的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108017A JP3795765B2 (ja) | 2001-04-06 | 2001-04-06 | 化合物半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305160A JP2002305160A (ja) | 2002-10-18 |
| JP3795765B2 true JP3795765B2 (ja) | 2006-07-12 |
Family
ID=18960234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108017A Expired - Fee Related JP3795765B2 (ja) | 2001-04-06 | 2001-04-06 | 化合物半導体基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6667252B2 (ja) |
| JP (1) | JP3795765B2 (ja) |
| CN (2) | CN101471246B (ja) |
| TW (1) | TW561652B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010050451A1 (ja) | 2008-10-28 | 2010-05-06 | パナソニック電工株式会社 | 半導体発光素子の製造方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221037B2 (en) * | 2003-01-20 | 2007-05-22 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing group III nitride substrate and semiconductor device |
| US7524691B2 (en) * | 2003-01-20 | 2009-04-28 | Panasonic Corporation | Method of manufacturing group III nitride substrate |
| US7176115B2 (en) * | 2003-03-20 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing Group III nitride substrate and semiconductor device |
| US7309534B2 (en) * | 2003-05-29 | 2007-12-18 | Matsushita Electric Industrial Co., Ltd. | Group III nitride crystals usable as group III nitride substrate, method of manufacturing the same, and semiconductor device including the same |
| JP3913194B2 (ja) * | 2003-05-30 | 2007-05-09 | シャープ株式会社 | 窒化物半導体発光素子 |
| US7255742B2 (en) * | 2003-07-02 | 2007-08-14 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing Group III nitride crystals, method of manufacturing semiconductor substrate, Group III nitride crystals, semiconductor substrate, and electronic device |
| JP4390640B2 (ja) * | 2003-07-31 | 2009-12-24 | シャープ株式会社 | 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法 |
| US7288152B2 (en) * | 2003-08-29 | 2007-10-30 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing GaN crystals and GaN crystal substrate, GaN crystals and GaN crystal substrate obtained by the method, and semiconductor device including the same |
| US7227172B2 (en) * | 2003-10-20 | 2007-06-05 | Matsushita Electric Industrial Co., Ltd. | Group-III-element nitride crystal semiconductor device |
| JP4817673B2 (ja) * | 2005-02-25 | 2011-11-16 | 三洋電機株式会社 | 窒化物系半導体素子の作製方法 |
| JP4735037B2 (ja) * | 2005-05-16 | 2011-07-27 | ソニー株式会社 | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器 |
| JP2007048869A (ja) | 2005-08-09 | 2007-02-22 | Sony Corp | ＧａＮ系半導体発光素子の製造方法 |
| KR100820498B1 (ko) * | 2007-02-07 | 2008-04-08 | 엘에스전선 주식회사 | 굽힘 특성이 우수한 미세 동축 케이블 |
| JP4605513B2 (ja) * | 2007-03-15 | 2011-01-05 | 住友電気工業株式会社 | 埋め込み基板結晶製造方法 |
| CN101556914B (zh) * | 2008-04-08 | 2011-07-27 | 北京大学 | 一种半导体氮化镓外延薄膜衬底的制备方法 |
| JP5146697B2 (ja) * | 2010-03-08 | 2013-02-20 | 住友電気工業株式会社 | 窒化物半導体 |
| CN113677833B (zh) * | 2019-04-24 | 2024-08-23 | 日本碍子株式会社 | 半导体膜 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3525061B2 (ja) * | 1998-09-25 | 2004-05-10 | 株式会社東芝 | 半導体発光素子の製造方法 |
| JP4667556B2 (ja) * | 2000-02-18 | 2011-04-13 | 古河電気工業株式会社 | 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法 |
| JP2002222773A (ja) * | 2001-01-29 | 2002-08-09 | Matsushita Electric Ind Co Ltd | 窒化物半導体ウェハの製造方法 |
-
2001
- 2001-04-06 JP JP2001108017A patent/JP3795765B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-03 US US10/114,057 patent/US6667252B2/en not_active Expired - Fee Related
- 2002-04-03 TW TW091106771A patent/TW561652B/zh active
- 2002-04-05 CN CN2008101705589A patent/CN101471246B/zh not_active Expired - Fee Related
- 2002-04-05 CN CNB021054754A patent/CN100481326C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010050451A1 (ja) | 2008-10-28 | 2010-05-06 | パナソニック電工株式会社 | 半導体発光素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW561652B (en) | 2003-11-11 |
| US20020146912A1 (en) | 2002-10-10 |
| US6667252B2 (en) | 2003-12-23 |
| CN1380682A (zh) | 2002-11-20 |
| CN100481326C (zh) | 2009-04-22 |
| CN101471246B (zh) | 2010-09-15 |
| CN101471246A (zh) | 2009-07-01 |
| JP2002305160A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3795765B2 (ja) | 化合物半導体基板の製造方法 | |
| EP1107296B1 (en) | Method of manufacturing a nitride system III-V compound layer and method of manufacturing a substrate | |
| JP5461773B2 (ja) | ハイドライド気相成長法による平坦で低転位密度のｍ面窒化ガリウムの成長 | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| US9012306B2 (en) | Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| US6146916A (en) | Method for forming a GaN-based semiconductor light emitting device | |
| JP4452252B2 (ja) | 窒化ガリウム系半導体の製造方法 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JP2000357663A (ja) | Ｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| JP4396793B2 (ja) | 基板の製造方法 | |
| JP4811376B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板 | |
| JP3841537B2 (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JP6249250B2 (ja) | Ｉｉｉ族窒化物半導体及びその製造方法 | |
| JP2004288934A (ja) | サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法 | |
| JP4123482B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物層およびそれを用いた基板 | |
| WO2003056073A1 (fr) | Substrat semi-conducteur a base de nitrure du groupe iii et son procede de fabrication | |
| JP2002299254A (ja) | 半導体基板の製造方法及び半導体素子 | |
| JP2004091278A (ja) | 半導体結晶の製造方法 | |
| JP2002246322A (ja) | 窒化物半導体基板及びその成長方法 | |
| JP2003151908A (ja) | 窒化物半導体基板の製造方法 | |
| JP2005057064A (ja) | Ｉｉｉ族窒化物半導体層およびその成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091117 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |