JPH0746684B2 - 半導体ウェーハとその製造方法 - Google Patents
半導体ウェーハとその製造方法Info
- Publication number
- JPH0746684B2 JPH0746684B2 JP60043668A JP4366885A JPH0746684B2 JP H0746684 B2 JPH0746684 B2 JP H0746684B2 JP 60043668 A JP60043668 A JP 60043668A JP 4366885 A JP4366885 A JP 4366885A JP H0746684 B2 JPH0746684 B2 JP H0746684B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- gaas
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は基板材料上にこの基板材料とは異種の材料によ
る結晶層を配した半導体デバイス材料の構造に関する。
る結晶層を配した半導体デバイス材料の構造に関する。
III−Ｖ化合物半導体は、ポストSi材料として注目され
ていることは周知であるが、原料であるIII族あるいは
Ｖ族元素のクラーク数がSiとは異なり小さなものである
こと，ならびにAsに代表されるように原料は生物にとっ
て有害な元素であるところから、今後、III−Ｖ化合物
半導体デバイスの実用化に向かっては原料を如何に節約
するかという課題を追求する必要がある。
ていることは周知であるが、原料であるIII族あるいは
Ｖ族元素のクラーク数がSiとは異なり小さなものである
こと，ならびにAsに代表されるように原料は生物にとっ
て有害な元素であるところから、今後、III−Ｖ化合物
半導体デバイスの実用化に向かっては原料を如何に節約
するかという課題を追求する必要がある。
こうした観点から最近、安価で高品質さらには大面積を
もったSi基板上へのIII−Ｖ化合物半導体単結晶薄膜の
形成技術が注目されている。これはIII−Ｖ化合物半導
体の応用分野である超高速あるいは光デバイスの製作に
おいて、これらデバイスが数100μｍ厚の基板結晶の表
面より僅か１μｍから10μｍ以下の領域に括りつけられ
動作するところからくる当然の帰結である。
もったSi基板上へのIII−Ｖ化合物半導体単結晶薄膜の
形成技術が注目されている。これはIII−Ｖ化合物半導
体の応用分野である超高速あるいは光デバイスの製作に
おいて、これらデバイスが数100μｍ厚の基板結晶の表
面より僅か１μｍから10μｍ以下の領域に括りつけられ
動作するところからくる当然の帰結である。
現在は、GaAs集積回路がIII−Ｖ化合物半導体デバイス
の大きな応用分野と考えられており、安価で大面積なSi
基板上へのGaAs単結晶薄膜の形成には大きな期待がかけ
られている。しかし、SiとGaAsでは当然のことながら格
子定数が異なり、現状ではSi基板上に直接形成されたGa
As薄膜の物性はGaAs基板上のエピタキシャルGaAs薄膜の
物性には遠く及ばす、引き上げ結晶等のいわゆるバルク
GaAs結晶の物性にも及ぶものではない。このSi基板上の
GaAs薄膜の結晶性の改良のためにはGaAsと格子整合性の
比較的よいGe、あるいは結晶化が十分でないアモルファ
ス状のGaAsをSi基板上にまず形成した後に目的とするGa
As単結晶薄膜を形成しようとする試みが報告されている
ことは良く知られている。しかし、このような試みにも
拘わらず目的とするGaAs単結晶薄膜の物性は十分なもの
が得られていないのが現状である。例えばアモルファス
状のGaAsをSi基板上にまず形成した後に目的とするGaAs
単結晶薄膜を形成する方法を採った場合の例では室温で
のホール移動度は平均すると2000から3000cm2/V・sec程
度と低くなり、転位密度も極めて高く、Ｘ線ロッキング
カーブの半価値も30秒以上であり、加えてこれら成長層
の性質に関する再現性も極めて悪い等、種々の欠点が存
在している。
の大きな応用分野と考えられており、安価で大面積なSi
基板上へのGaAs単結晶薄膜の形成には大きな期待がかけ
られている。しかし、SiとGaAsでは当然のことながら格
子定数が異なり、現状ではSi基板上に直接形成されたGa
As薄膜の物性はGaAs基板上のエピタキシャルGaAs薄膜の
物性には遠く及ばす、引き上げ結晶等のいわゆるバルク
GaAs結晶の物性にも及ぶものではない。このSi基板上の
GaAs薄膜の結晶性の改良のためにはGaAsと格子整合性の
比較的よいGe、あるいは結晶化が十分でないアモルファ
ス状のGaAsをSi基板上にまず形成した後に目的とするGa
As単結晶薄膜を形成しようとする試みが報告されている
ことは良く知られている。しかし、このような試みにも
拘わらず目的とするGaAs単結晶薄膜の物性は十分なもの
が得られていないのが現状である。例えばアモルファス
状のGaAsをSi基板上にまず形成した後に目的とするGaAs
単結晶薄膜を形成する方法を採った場合の例では室温で
のホール移動度は平均すると2000から3000cm2/V・sec程
度と低くなり、転位密度も極めて高く、Ｘ線ロッキング
カーブの半価値も30秒以上であり、加えてこれら成長層
の性質に関する再現性も極めて悪い等、種々の欠点が存
在している。
本発明の目的は、従来技術とその問題点で述べたSi基板
上のGaAs単結晶薄膜の形成に代表されるように基板とは
異種の材料層を基板上に結晶成長する場合に前記成長層
に本来の物性を付与し、かつまたこうした優れた物性を
備えた成長層の製作再現性を著しく向上することのでき
る半導体デバイス材料の構造を提供することにある。
上のGaAs単結晶薄膜の形成に代表されるように基板とは
異種の材料層を基板上に結晶成長する場合に前記成長層
に本来の物性を付与し、かつまたこうした優れた物性を
備えた成長層の製作再現性を著しく向上することのでき
る半導体デバイス材料の構造を提供することにある。
本発明の半導体ウェーハは、半導体単結晶基板と、この
半導体単結晶基板上に形成され局所的に単結晶化された
領域を有するアモルファス状材料層と、この局所的に単
結晶化された領域を有するアモルファス状材料層上に形
成され前記半導体単結晶基板とは異種の半導体単結晶層
とからなることを特徴としている。また、本発明の半導
体ウェーハの製造方法は、半導体単結晶基板上にアモル
ファス状材料層を形成する工程と、このアモルファス状
材料層表面の所定領域にレーザビーム、電子ビームまた
はイオンビームを照射して局所的に単結晶化する工程
と、この局所的に単結晶化されたアモルファス状材料層
上に前記半導体単結晶基板とは異種の半導体単結晶層を
形成する工程とを含むことを特徴としている。
半導体単結晶基板上に形成され局所的に単結晶化された
領域を有するアモルファス状材料層と、この局所的に単
結晶化された領域を有するアモルファス状材料層上に形
成され前記半導体単結晶基板とは異種の半導体単結晶層
とからなることを特徴としている。また、本発明の半導
体ウェーハの製造方法は、半導体単結晶基板上にアモル
ファス状材料層を形成する工程と、このアモルファス状
材料層表面の所定領域にレーザビーム、電子ビームまた
はイオンビームを照射して局所的に単結晶化する工程
と、この局所的に単結晶化されたアモルファス状材料層
上に前記半導体単結晶基板とは異種の半導体単結晶層を
形成する工程とを含むことを特徴としている。
以下、本発明を実施例に基づき詳細に説明する。
ここではSi基板上にGaAs層を成長する場合について示
す。第１図（ａ）から（ｃ）はSi基板上にGaAs層を成長
する場合の工程図であり、何れもウエーハの断面図を示
している。本実施例では分子線エピタキシャル成長法
（MBE法）によって行うものとする。まずSi基板の基板
温度を200℃に設定してGaとAsを蒸発源より基板面に供
給する。Ga束に対するAs4束の比を３以上にとるとSi基
板11上にはアモルファス状のGaAs層12が形成される〔第
１図（ａ））〕。さて、このアモルファス状のGaAs層12
が300Åから500Å形成されたところで一旦、アモルファ
ス状のGaAs層12が形成されたSiウエーハ11をMBE装置よ
り外部に取り出し、第２図に示すような矩形断面形状を
持ち、内部に窒素あるいは水素等の高純度ガス21を流し
た石英管22の中に設置する。そして、アモルファス状Ga
As層12の形成されたSiウエーハの表面に石英管22の外部
からArレーザを照射する。Arレーザのウエーハ表面での
照射径は約５μｍとし、このパワーは50mWとした。Arレ
ーザの照射はレーザビームを走査することにより、Siウ
エーハの表面50μｍピッチでストライプ状に行った。こ
うすることにより、Siウエーハ11の表面には第１図
（ｂ）および第３図で示すように50μｍピッチでストラ
イプ状に結晶化の進んでGaAs領域３がアモルファス状Ga
As層12の面内に形成される。
す。第１図（ａ）から（ｃ）はSi基板上にGaAs層を成長
する場合の工程図であり、何れもウエーハの断面図を示
している。本実施例では分子線エピタキシャル成長法
（MBE法）によって行うものとする。まずSi基板の基板
温度を200℃に設定してGaとAsを蒸発源より基板面に供
給する。Ga束に対するAs4束の比を３以上にとるとSi基
板11上にはアモルファス状のGaAs層12が形成される〔第
１図（ａ））〕。さて、このアモルファス状のGaAs層12
が300Åから500Å形成されたところで一旦、アモルファ
ス状のGaAs層12が形成されたSiウエーハ11をMBE装置よ
り外部に取り出し、第２図に示すような矩形断面形状を
持ち、内部に窒素あるいは水素等の高純度ガス21を流し
た石英管22の中に設置する。そして、アモルファス状Ga
As層12の形成されたSiウエーハの表面に石英管22の外部
からArレーザを照射する。Arレーザのウエーハ表面での
照射径は約５μｍとし、このパワーは50mWとした。Arレ
ーザの照射はレーザビームを走査することにより、Siウ
エーハの表面50μｍピッチでストライプ状に行った。こ
うすることにより、Siウエーハ11の表面には第１図
（ｂ）および第３図で示すように50μｍピッチでストラ
イプ状に結晶化の進んでGaAs領域３がアモルファス状Ga
As層12の面内に形成される。
この後、再びMBE装置の中にストライプ状の結晶性GaAs
領域３を持つアモルファス状GaAs層12が形成されたSiウ
エーハを設置し、再び基板温度550℃でGa束に対するAs4
束の比を３以上によってMBE成長を行うと、この段階に
おいてストライプ状の結晶性GaAs領域３を持つアモルフ
ァス状GaAs層12上にGaAs単結晶層13が得られる〔第１図
（ｃ）〕。得られたGaAs単結晶層13はＸ線ロッキングカ
ーブの半価幅が通常15秒以下、悪い場合にも20秒を超え
ることのない結晶性の優れたものであり、また再現性よ
く形成される。さらに得られたGaAs単結晶層13をホール
測定で評価したところホール移動度は室温で約6000cm2/
V・sec,液体窒素温度77Kで120000cm2/V・secというよう
に高い値が得られた。また、Arレーザ照射によるストラ
イプ状の結晶化工程を加えずウエーハ全面がアモルファ
ス状のGaAs層上にGaAs結晶層13を成長した場合には、表
面は局部的に鏡面を呈するもののしばしば白濁した状態
になり、こうした表面状態も再現性はないが、本実施例
により成長したGaAs薄膜の表面は再現性よく鏡面を呈す
るものとなる。
領域３を持つアモルファス状GaAs層12が形成されたSiウ
エーハを設置し、再び基板温度550℃でGa束に対するAs4
束の比を３以上によってMBE成長を行うと、この段階に
おいてストライプ状の結晶性GaAs領域３を持つアモルフ
ァス状GaAs層12上にGaAs単結晶層13が得られる〔第１図
（ｃ）〕。得られたGaAs単結晶層13はＸ線ロッキングカ
ーブの半価幅が通常15秒以下、悪い場合にも20秒を超え
ることのない結晶性の優れたものであり、また再現性よ
く形成される。さらに得られたGaAs単結晶層13をホール
測定で評価したところホール移動度は室温で約6000cm2/
V・sec,液体窒素温度77Kで120000cm2/V・secというよう
に高い値が得られた。また、Arレーザ照射によるストラ
イプ状の結晶化工程を加えずウエーハ全面がアモルファ
ス状のGaAs層上にGaAs結晶層13を成長した場合には、表
面は局部的に鏡面を呈するもののしばしば白濁した状態
になり、こうした表面状態も再現性はないが、本実施例
により成長したGaAs薄膜の表面は再現性よく鏡面を呈す
るものとなる。
以上本発明の一実施例について説明したが、本発明はこ
の実施例に限られるものではなく種々の変形、変更が可
能である。例えば、アモルファス状GaAs層12の結晶化
は、必ずしもストライプ状（線状）パターンに結晶化さ
せることは必要ではない。ウエーハ面内においてアモル
ファス状GaAs層12に島状にすなわち碁盤目状に50μｍピ
ッチで単結晶化領域３を形成しても、この単結晶化領域
３を持つアモルファス状GaAs層12上には良好なGaAs単結
晶膜13が成長する。また、ストライプあるいは碁盤目状
の単結晶化領域のピッチについても15から100μｍの間
であれば良好なGaAs単結晶層13が成長することが試行に
より確認できた。ただし、アモルファス状GaAs層12を全
面に渡って単結晶化するようなことをすればこの上に成
長したGaAs単結晶層13の性質は著しく阻害されるし、ま
た成長温度の函数ではあるが実験における基板温度550
℃の場合には前記単結晶化領域３のピッチを1mmと大き
くとった場合には単結晶化領域を形成した効果がほとん
どない。なお、アモルファス状材料の単結晶化のパター
ンは、線状または島状に限られるものではなく、良好な
GaAs単結晶層が成長するパターンであればいかなるもの
でもよい。
の実施例に限られるものではなく種々の変形、変更が可
能である。例えば、アモルファス状GaAs層12の結晶化
は、必ずしもストライプ状（線状）パターンに結晶化さ
せることは必要ではない。ウエーハ面内においてアモル
ファス状GaAs層12に島状にすなわち碁盤目状に50μｍピ
ッチで単結晶化領域３を形成しても、この単結晶化領域
３を持つアモルファス状GaAs層12上には良好なGaAs単結
晶膜13が成長する。また、ストライプあるいは碁盤目状
の単結晶化領域のピッチについても15から100μｍの間
であれば良好なGaAs単結晶層13が成長することが試行に
より確認できた。ただし、アモルファス状GaAs層12を全
面に渡って単結晶化するようなことをすればこの上に成
長したGaAs単結晶層13の性質は著しく阻害されるし、ま
た成長温度の函数ではあるが実験における基板温度550
℃の場合には前記単結晶化領域３のピッチを1mmと大き
くとった場合には単結晶化領域を形成した効果がほとん
どない。なお、アモルファス状材料の単結晶化のパター
ンは、線状または島状に限られるものではなく、良好な
GaAs単結晶層が成長するパターンであればいかなるもの
でもよい。
また、本実施例では、Si基板上にGaAs単結晶層を形成し
た構造について説明したが、本発明の構造はSi基板上へ
のGeの成長においてもまずアモルファス状Ge層を形成
し、このアモルファス状Ge層を局所的に島状ないし線状
に単結晶化し、単結晶化された領域を持つアモルファス
状Ge層上にGe単結晶層を成長した場合にも顕著な効果が
ある。またSi基板上にアモルファス状Ge層をまず形成
し、これを局所的に島状ないし線状に単結晶化し、単結
晶化された領域を持つアモルファス状Ge層上にGaAs単結
晶を成長した場合にも顕著な効果がある。
た構造について説明したが、本発明の構造はSi基板上へ
のGeの成長においてもまずアモルファス状Ge層を形成
し、このアモルファス状Ge層を局所的に島状ないし線状
に単結晶化し、単結晶化された領域を持つアモルファス
状Ge層上にGe単結晶層を成長した場合にも顕著な効果が
ある。またSi基板上にアモルファス状Ge層をまず形成
し、これを局所的に島状ないし線状に単結晶化し、単結
晶化された領域を持つアモルファス状Ge層上にGaAs単結
晶を成長した場合にも顕著な効果がある。
また、基板材料についてもSiは安価でかつ結晶性が優れ
ているが故に選んだにすぎず、本発明の構造は基板材料
の種類を問わず、また、その上のアモルファス材料さら
には目的とする単結晶成長薄膜材料の種類をも本質的に
限定するものではない。
ているが故に選んだにすぎず、本発明の構造は基板材料
の種類を問わず、また、その上のアモルファス材料さら
には目的とする単結晶成長薄膜材料の種類をも本質的に
限定するものではない。
さらに、アモルファス状材料の単結晶化工程はレーザに
よる必要はなく、電子ビームやイオンーム等が使えるこ
とはいうまでもない。そもそも、実施例にて示した方法
においてもアモルファス状GaAs層を形成後、試料をMBE
装置から出すことなくMBE装置内で電子ビーム走査等を
行いアモルファス状GaAs層の局所的単結晶化を行うこと
もできる。
よる必要はなく、電子ビームやイオンーム等が使えるこ
とはいうまでもない。そもそも、実施例にて示した方法
においてもアモルファス状GaAs層を形成後、試料をMBE
装置から出すことなくMBE装置内で電子ビーム走査等を
行いアモルファス状GaAs層の局所的単結晶化を行うこと
もできる。
本発明によれば、基板上に、この基板とは異なる材料の
単結晶薄膜を成長する場合に、優れた物性を備えた単結
晶薄膜の製作再現性を著しく向上することのできる半導
体デバイス材料の構造を得ることができる。
単結晶薄膜を成長する場合に、優れた物性を備えた単結
晶薄膜の製作再現性を著しく向上することのできる半導
体デバイス材料の構造を得ることができる。
また、この発明の材料の構造を採用することにより、い
わゆるエピタキシャル成長結晶層の物性に近い良質なII
I−Ｖ化合物半導体薄膜等を高価基板材料を用いること
なく製作することができる。さらには、例えばIII−Ｖ
化合物半導体基板を使用する必要がないため安価である
ばかりか公害源となり易いIII−Ｖ化合物半導体原料を
著しく節約することができる利点をも有する。
わゆるエピタキシャル成長結晶層の物性に近い良質なII
I−Ｖ化合物半導体薄膜等を高価基板材料を用いること
なく製作することができる。さらには、例えばIII−Ｖ
化合物半導体基板を使用する必要がないため安価である
ばかりか公害源となり易いIII−Ｖ化合物半導体原料を
著しく節約することができる利点をも有する。
第１図はこの発明の一実施例であるSi基板上へのGaAs単
結晶膜を形成した構造を得るための工程をウエーハの断
面構造にて示す図、 第２図は一実施例におけるアモルファス状GaAs層を局所
的単結晶化する工程における装置の概略を示す図、 第３図は局所的単結晶化を行ったウエーハを表面より見
た図であり、局所的単結晶化が行われたパターンを示す
図である。 ３……結晶性GaAs領域 11……Si基板 12……アモルファス状GaAs層 13……GaAs単結晶層 21……高純度ガス 22……石英管
結晶膜を形成した構造を得るための工程をウエーハの断
面構造にて示す図、 第２図は一実施例におけるアモルファス状GaAs層を局所
的単結晶化する工程における装置の概略を示す図、 第３図は局所的単結晶化を行ったウエーハを表面より見
た図であり、局所的単結晶化が行われたパターンを示す
図である。 ３……結晶性GaAs領域 11……Si基板 12……アモルファス状GaAs層 13……GaAs単結晶層 21……高純度ガス 22……石英管
Claims (4)
- 【請求項１】半導体単結晶基板と、この半導体単結晶基
板上に形成され局所的に単結晶化された領域を有するア
モルファス状材料層と、この局所的に単結晶化された領
域を有するアモルファス状材料層上に形成され前記半導
体単結晶基板とは異種の半導体単結晶層とからなること
を特徴とする半導体ウェーハ。 - 【請求項２】請求項１記載の半導体ウェーハにおいて、
アモルファス状材料層中の局所的に単結晶化された領域
間の距離が15〜100μｍであることを特徴とする半導体
ウェーハ。 - 【請求項３】請求項１記載の半導体ウェーハにおいて、
アモルファス状材料層がGeからなり、その上の半導体単
結晶層がGaAsであることを特徴とする半導体ウェーハ。 - 【請求項４】半導体単結晶基板上にアモルファス状材料
層を形成する工程と、このアモルファス状材料層表面の
所定領域にレーザビーム、電子ビームまたはイオンビー
ムを照射して局所的に単結晶化する工程と、この局所的
に単結晶化されたアモルファス状材料層上に前記半導体
単結晶基板とは異種の半導体単結晶層を形成する工程と
を含むことを特徴とする半導体ウェーハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043668A JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043668A JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61203630A JPS61203630A (ja) | 1986-09-09 |
| JPH0746684B2 true JPH0746684B2 (ja) | 1995-05-17 |
Family
ID=12670224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043668A Expired - Lifetime JPH0746684B2 (ja) | 1985-03-07 | 1985-03-07 | 半導体ウェーハとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746684B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810674B2 (ja) * | 1987-11-09 | 1996-01-31 | 株式会社日立製作所 | 化合物半導体基板及びその製造方法 |
| JP2576766B2 (ja) * | 1993-07-08 | 1997-01-29 | 日本電気株式会社 | 半導体基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60210831A (ja) * | 1984-04-04 | 1985-10-23 | Agency Of Ind Science & Technol | 化合物半導体結晶基板の製造方法 |
| JPS61131526A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-03-07 JP JP60043668A patent/JPH0746684B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61203630A (ja) | 1986-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US5363793A (en) | Method for forming crystals | |
| KR100355881B1 (ko) | 단결정 박막의 형성 방법 | |
| US4897367A (en) | Process for growing gallium arsenide on silicon substrate | |
| JP2858434B2 (ja) | 結晶の形成方法および結晶物品 | |
| JPH0746684B2 (ja) | 半導体ウェーハとその製造方法 | |
| JPH11243056A (ja) | Ｉｉｉ族窒化物半導体の製造方法 | |
| JPH0524113B2 (ja) | ||
| JP2569099B2 (ja) | エピタキシャル成長方法 | |
| CA1333248C (en) | Method of forming crystals | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS62132312A (ja) | 半導体薄膜の製造方法 | |
| JP2001126985A (ja) | 化合物半導体基板 | |
| JP2651146B2 (ja) | 結晶の製造方法 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 | |
| EP0455981A1 (en) | Method of forming crystals | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JP2592832B2 (ja) | 結晶の形成方法 | |
| JP2527015B2 (ja) | 半導体膜の製造方法 | |
| JP2853524B2 (ja) | 選択歪領域の形成方法 | |
| JPH01122115A (ja) | 半導体ヘテロ構造の形成方法 |