JPH11243056A - Iii族窒化物半導体の製造方法 - Google Patents

Iii族窒化物半導体の製造方法

Info

Publication number
JPH11243056A
JPH11243056A JP4224198A JP4224198A JPH11243056A JP H11243056 A JPH11243056 A JP H11243056A JP 4224198 A JP4224198 A JP 4224198A JP 4224198 A JP4224198 A JP 4224198A JP H11243056 A JPH11243056 A JP H11243056A
Authority
JP
Japan
Prior art keywords
group
nitride semiconductor
group iii
substrate
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4224198A
Other languages
English (en)
Other versions
JP3890726B2 (ja
Inventor
Shinji Ogino
慎次 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP04224198A priority Critical patent/JP3890726B2/ja
Publication of JPH11243056A publication Critical patent/JPH11243056A/ja
Application granted granted Critical
Publication of JP3890726B2 publication Critical patent/JP3890726B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】シリコン基板へのIII族窒化物半導体のヘテ
ロエピタキシにおいて、割れを防止する。 【解決手段】基板と分子線エピタキシー装置の分子線源
との間に、格子状のマスクを配置し、エピタキシャル膜
を小区画に分割して成長させて、内部応力を解放する。
基板表面に、その上の正常なエピタキシャル成長を阻害
するような酸化膜、窒化物、金属膜等の格子状の異物を
設けても良い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】III族窒化物半導体レーザ
を含むIII族窒化物半導体に関するものであり、特に
劈開が可能なIV族半導体基板上にエピタキシャル成長
して良質なIII族窒化物半導体を得る方法に関する。
【0002】
【従来技術】直接遷移で、しかも光学エネルギーギャッ
プが1.9〜6.2eVの範囲で制御可能な窒化アルミ
ガリウムインジウム(以下Alx Gay In1-x-y Nと
記す)系材料を使った半導体レーザーや発光ダイオード
が試作されている。そのAlx Gay In1-x-y N系材
料を使った半導体レーザーや発光素子には、エピタキシ
ャル成長用の基板として、格子定数や熱膨張係数の整合
性の良さから、主としてサファイア基板やスピネル(M
gAl2 4 )基板が使用されている。そして、シリコ
ン(Si)やマグネシウム(Mg)を添加することによ
るn型やp型の価電子制御や、Alx Gay In1-x-y
Nのxやyを変える組成制御により光学エネルギーギャ
ップの制御が実現され、ダブルへテロ(DH)構造のレ
ーザが試作されている。
【0003】
【発明が解決しようとする課題】しかし、上記のように
絶縁性基板を使用すると、基板裏面に電極を取り付ける
ことができないため、基板表面に電極を設けねばならな
い。また基板として、炭化けい素(SiC)を使ってダ
ブルへテロ(DH)構造のレーザが試作されているが、
SiC基板は非常に高価であり、量産に適さない。
【0004】そこで、最も一般的で安価なシリコン(以
下Siと記す)基板上へ窒化ガリウム(以下GaNと記
す)などのIII族窒化物からなるダブルへテロ(D
H)構造を形成することが試みられているが、厚さが1
μm以上の膜をエピタキシャル成長すると割れが生じて
しまい、良好な半導体となっていない。Si基板上にI
II族窒化物をエピタキシャル成長すると、そのエピタ
キシャル層が割れてしまう原因としては、次の二つが考
えられる。
【0005】Siの格子定数は0.5431nmであ
るので、Si(111)面上での原子間隔は0.384
0nm(=0.5431/√2)となる。これに対し
て、GaNの格子定数は0.3819nmなので、格子
間隔はGaNの方が狭く、Si(111)面上にヘテロ
エピタキシャル成長したGaN膜には引っ張り応力が発
生する。
【0006】Siの線膨張係数は2.6×10-6-1
であるのに対して、GaNのそれは5.6×10-6-1
と大きい。従って通常800℃以上の成長温度から室温
に降温する際に、GaNの収縮の方が大きく、GaNに
引っ張り応力が発生する.この問題に鑑み本発明の目的
は、一般的で安価なIV族半導体を基板とし、厚いII
I族窒化物層をエピタキシャル成長しても割れを生ぜ
ず、もって良好なIII族窒化物半導体の製造方法を提
供することにある。
【0007】
【課題を解決するための手段】上記の課題解決のため本
発明は、IV族半導体基板上にIII族元素の窒化物半
導体をエピタキシャル成長する方法において、多数の区
画された結晶性の良好な小領域としてエピタキシャル成
長するものとする。そのようにすれば、小領域では小面
積範囲であるので応力が過大にならないため、結晶性が
良好で、厚いエピタキシャル膜を成長しても割れを生じ
難い。
【0008】具体的な方法としては、IV族半導体基板
上と蒸着源との間に、格子状のマスクを配置し、分子線
エピタキシー法でエピタキシャル成長するものとする。
分子線エピタキシー法では、蒸着源から蒸発した金属等
が直進するので、格子状のマスク部分にはエピタキシャ
ル成長せず、分画された小領域がエピタキシャル成長す
る。
【0009】また、IV族半導体基板上に、IV族半導
体基板の酸化膜、窒化膜、アルミニウム他の金属膜等で
その上には正常なエピタキシャル成長が阻害されるよう
な格子状の異物を配置した後エピタキシャル成長しても
良い。そのようにすれば、格子状の異物上には、多量の
結晶欠陥を含んだ不良エピタキシャル膜が成長する。そ
して、その不良エピタキシャル膜が応力緩和領域となる
ので、それ以外の部分には結晶性の良好な小領域として
エピタキシャル成長する。
【0010】特に格子状の異物としてアルミニウムを用
い、IV族半導体基板上に最初に窒化アルミニウムのバ
ッファ層を成長するものとする。そのようにすれば、窒
化アルミニウムのエピタキシャル成長のためのアルミニ
ウム源を用いて格子を形成できるので、改めて金属源を
設ける必要がない。反応性イオンエッチングもしくは逆
スパッタリングにより、基板表面に格子状の結晶欠陥の
多い領域を形成した後エピタキシャル成長しても良い。
【0011】その場合も、結晶欠陥の多い領域上には、
多量の結晶欠陥を含んだ不良エピタキシャル膜が成長す
る。そして、その不良エピタキシャル膜が応力緩和領域
となるので、それ以外の部分には結晶性の良好な小領域
としてエピタキシャル成長する。有機金属気相成長法ま
たは、分子線エピタキシー法によりエピタキシャル成長
するものとする。
【0012】基板上に格子状の異物を設ける方法は、有
機金属気相成長法または、分子線エピタキシー法のどち
らにも適用できる。特に、IV族半導体基板がシリコン
であるものとする。シリコンは、最も一般的で入手し易
く、価格も低いので、エピタキシャル成長用基板として
適する。
【0013】III族元素がアルミニウム、ガリウム、
インジウムのいずれかを含むものとする。実際に窒化ア
ルミニウム、窒化ガリウム、窒化インジウムあるいはこ
れらの混合窒化物の、エピタキシャル成長をおこない、
効果があることが確かめられた。半導体基板を劈開する
ことにより方形のエピタキシャル膜から多数の半導体素
子を得るものとする。
【0014】例えば、劈開面を発光面とするIII族窒
化物半導体レーザーのように、劈開により多数の半導体
素子が得られるものとすれば、製造が容易であり、量産
に適する。特に、区画された結晶性の良好な小領域の一
辺が、200μm以上5mm以下であるものとする。
【0015】半導体レーザーとするには、一辺が200
μm以上であることを要する。また後述する実験結果が
示すように、一辺が5mm以下であれば、厚さ2μmの
エピタキシャル膜を成膜しても、割れを生じない。
【0016】
【発明の実施の形態】本発明は、IV族半導体基板上に
III族元素の窒化物半導体をエピタキシャル成長する
方法において、シリコン半導体基板上の全面に均一にエ
ピタキシャル膜を形成するのではなく、多数の区画され
た結晶性の良好な小領域としてエピタキシャル成長する
ものである。
【0017】以下図面を参照しながら本発明の実施の形
態を説明する。 [実施例1]図1(a)ないし(c)は、本発明第一の
方法を説明するための工程順の断面図である。エピタキ
シャル成長方法としては、分子線エピタキシー法(以下
MBE法と記す)による。シリコン基板1をMBE装置
にセットする。図の下方には図示していないGaフラッ
クス源と窒素ラジカル源がある。このGaフラックス源
及び窒素ラジカル源とSi基板1との間に例えばステン
レス鋼薄板の金属マスク11を置く[図1(a)]。
【0018】Gaフラックス源及びチッ素ラジカル源か
ら、Si基板1上にGaとNが供給され、金属マスク1
1によって遮蔽されなかったSi基板1上(図では下
面)に、GaNのエピタキシャル膜12が成長して行く
[同図(b)]。所定の膜厚に達したら、成長を止めて
MBE装置から取り出す[同図(c)]。
【0019】先ず、格子状の金属マスクを用いて多数の
区画された結晶性の良好な小領域としてエピタキシャル
成長することにより、半導体基板とエピタキシャル膜の
格子定数の差および熱膨張率差を原因とする割れを防ぐ
方法の実験をおこなった。 [実験]先ず、窒素ラジカル源からの窒素照射によるシ
リコン基板表面の窒化を防ぐために厚さ5原子層分のア
ルミニウムを照射した上に、図1(a)〜(c)のよう
な方法で、550℃で厚さ20nmの窒化アルミニウム
(AlN)のバッファ層を形成した後、成長温度を84
0℃一定として種々の厚さのGaN層を堆積し、そのエ
ピタキシャル膜の割れの発生状況を光学顕微鏡で調べ
た。
【0020】図2は、割れの発生におよぼす格子の寸法
およびエピタキシャル膜厚の依存性を示す特性図であ
る。横軸は格子状マスクの一辺の内寸長、縦軸はエピタ
キシャル膜の厚さである。○は割れの発生しない条件、
×は割れの発生する条件を意味している。図2から格子
幅を狭くすると、厚いエピタキシャル層を成長しても割
れは生じないことがわかる。例えば、格子の内寸幅が5
mm以下であれば、通常のDH構造のレーザ素子を形成
するのに十分な厚さである厚さ2μmのエピタキシャル
膜の割れの無い成膜が可能なことになる。通常、半導体
レーザチップの寸法は200μm×200μm以上の大
きさを有している。従って、レーザの発光面を劈開によ
って形成するために、方形部分の少なくとも一辺は、2
00μm以上を確保する必要があるが、これも満足でき
ることになる。格子状マスク内寸幅を狭くすれば、更に
厚いエピタキシャル膜の成長が可能である。
【0021】そこでレーザ素子の試作を行ってみた。用
いたステンレス鋼薄板の金属マスクの寸法は、厚さ0.
1mmで、格子の内寸は、300μm×5mm、格子の
幅は200μmとした。図3は、図1の方法によりエピ
タキシャル膜を成膜した基板の斜視図である。Si基板
1の上に多数の短冊状のエピタキシャル膜12が成長し
ており、その幅aはほぼ300μmである。
【0022】図4は、図1の方法により作製した半導体
レーザの断面図である。低抵抗率(15mΩ・cm)の
n型Si(111)基板1上に膜厚20nmのn型Al
N第一バッファー層2、膜厚500nmのn型GaN第
二バッファー層3を形成後、膜厚150nmのn型Al
0.2 Ga0.8 Nクラッド層4、膜厚80nmのGaN活
性層5、膜厚150nmのp型Al0.2 Ga0.8 Nクラ
ッド層6から成るDH構造、膜厚100nmのp型Ga
Nキャップ層7を順に形成した。AlN第一バッファー
層2は、シリコン基板1上にIII族窒化物エピタキシ
ャル膜を成長を可能とするための下地層であり、GaN
第二バッファー層3は、その上のn型Al0.2 Ga0.8
Nクラッド層4以降のエピタキシャル膜の結晶性を向上
させるための層である。n型、p型のドーピングには、
それぞれSi、Mgを使用した。最後にオーミック電極
としてスパッタ法によりNi/Mo/Auの電極8を形
成した。その後、Si基板1の劈開が容易におこなえる
ように、エピタキシャル膜側を研磨用の試料支持台に張
り付け、Si基板1の裏面から通常の機械的な研磨によ
り厚さを50μm程度まで薄くした。その後、純水で洗
浄した裏面(研磨したSi基板表面)に、スパッタ法に
よりAl電極9を厚さ500nm形成した。その後、ス
クライブしてレーザーバーを作製し、更に200μm幅
(図3のb)に劈開してIII族窒化物半導体のレーザ
ーチップを得た。そのチップを組み立て、レーザー発光
を確認した。
【0023】[実施例2]図5(a)ないし(c)は本
発明第二の方法を説明するための工程順の断面図であ
る。Si基板1表面に熱酸化膜を形成し、フォトリソグ
ラフィによりで格子状の酸化膜格子パターン13を形成
する[図5(a)]。酸化膜の厚さは100nm、格子
パターン13の幅は200μm、内寸は、300μm×
5mmとした。
【0024】このようにして得られたSi基板1上に実
施例1と同様にMBE法で成長をおこなったところ、酸
化膜パターン13上には、エピタキシャル成長が殆ど起
こらず、エピタキシャル膜12は、方形に区画されて成
長した[同図(b)]。但し、横方向への成長が多少見
られた。エピタキシャル成長後,不要な酸化膜格子パタ
ーン13をふっ酸で除去した[同図(c)]。成長した
エピタキシャル膜12には割れは見られなかった。
【0025】その後の電極形成、裏面研磨、スクライブ
化等は実施例1と同様とし、レーザーを作製したとこ
ろ、レーザー発光が確認された。この例のように、基板
の上に直接エピタキシャル成長を阻害する異物のパター
ンを形成しても、エピタキシャル膜は区画された結晶性
の良好な小領域が形成され、割れを防止できる。
【0026】尚、場合によっては、図5(c)で酸化膜
パターン13を必ずしも除去しなくて良い。 [実施例3]第6図(a)ないし(c)は本発明第三の
方法を説明するための工程順の断面図である。
【0027】この実施例では先ずMBE装置中で、シリ
コン基板1と図示されないイオン源との間に細い線状の
開口部を設けた金属マスク11aを配置する[図5
(a)]。基板温度400℃で短冊状の金属マスク11
aを使用してアルミニウム(Al)をSi基板1上に蒸
着し、更にこの短冊形状が直交する別の金属マスクでも
う一度Alを蒸着してAl格子パターン14を形成する
[同図(b)]。Al格子パターン14の幅は200μ
m、バターンの内寸は、300μm×5mmとした。特
にAl格子パターン14の厚さを20原子層以上にする
ことが重要である。
【0028】次に、実施例1や実施例2と同様のエピタ
キシャル膜12を成膜する。Alの厚さが10原子層以
下では正常なエピタキシャル膜12が成長するが、20
原子層以上にするとその上には、正常なエピタキシャル
膜12は成長せず、表面モホロジが悪化した欠陥エピタ
キシャル膜15が形成される[同図(c)]。透過電子
顕微鏡で観察したところ、この表面モホロジが悪化した
欠陥エピタキシャル膜15は極めて、多数の結晶欠陥を
含む領域であることがわかった。
【0029】Al格子パターン14のなかった方形領域
には、良好なエピタキシャル膜12が成長し、割れも観
察されなかった。これは格子状の欠陥エピタキシャル膜
15は結晶性が悪く結晶欠陥が多いため、応力を吸収す
る領域として働いたものと考えられる。その後の電極形
成、裏面研磨、スクライブ化等は実施例1と同様とし、
レーザーを作製したところ、レーザー発光が確認され
た。
【0030】Alのかわりに金(Au)のパターンを形
成しても同じ作用が得られ、レーザーができた。但し、
MBE装置中にはAlNバッファ層を作るためにAl源
が準備されているので、新たなソースを設定する必要が
ない点で、格子を形成する金属としてはAlの方が都合
が良い。
【0031】[実施例4]図7(a)ないし(c)は本
発明第四の方法を説明するための工程順の断面図であ
る。この実施例では、先ずSi基板上に熱酸化膜を形成
した後、フォトリソグラフィにより格子状の部分の熱酸
化膜を除去して、後にエピタキシャル成長をする方形部
分の熱酸化膜16を残す。[図5(a)]。熱酸化膜1
6の寸法は、300μm×5mm、間隔は200μmと
した。
【0032】次いでこのSi基板1をスパッタ装置に入
れ、Arガスで逆スパッタを100Wで5分間行う。S
i基板11の熱酸化膜16を残さなかった格子状の部分
には逆スパッタによって表面層に結晶欠陥の多い格子状
のダメージパターン17が形成される[同図(b)]。
Si基板1をフッ酸に浸して熱酸化膜16を除去した
後、MBE装置で実施例1と同様のエピタキシャル膜1
2を成膜する。その結果,図7(a)て熱酸化膜16を
残した方形部分には正常なエピタキシャル膜12が成長
するが、ダメージパターン17の上には、正常なエピタ
キシャル膜12は成長せず、表面モホロジが悪化した欠
陥エピタキシャル膜15が成長する[同図(c)]。
【0033】ダメージパターン17のなかった方形領域
には、良好なエピタキシャル膜12が成長し、割れも観
察されなかった。この場合も表面モホロジが悪化した欠
陥エピタキシャル膜15が、多数の結晶欠陥を含んでい
て応力緩和領域となったためと考えられる。その後の電
極形成、裏面研磨、スクライブ化等は実施例1と同様と
し、レーザーを作製したところ、レーザー発光が確認さ
れた。
【0034】本実施例の逆スパッタではなく、ダメージ
パターン17の形成方法として、四ふっ化炭素(C
4 )を用いた反応性イオンエッチングを施しても同様
の効果を得ることができた.
【0035】
【発明の効果】以上説明したように本発明によれば、I
V族半導体基板上にIII族元素の窒化物半導体をエピ
タキシャル成長する方法において、格子状のマスクを用
い、或いは基板上の格子状の異物を配置して、多数の区
画された結晶性の良好な小領域としてエピタキシャル成
長することにより、厚い良質のIII族窒化物層のエピ
タキシャル成長が可能となった。
【0036】一般的で安価なIV族半導体を基板とする
本発明の方法により、III族窒化物半導体の量産が可
能となり、III族窒化物レーザー等の発展および普及
に貢献するところ大である。
【図面の簡単な説明】
【図1】(a)〜(c)は本発明の第一の方法を説明す
る工程順の断面図
【図2】格子の内寸幅を変えたときのエピタキシャル層
の厚さと割れの関係を示す特性図
【図3】金属マスクを用いて選択成長したエピタキシャ
ル膜の斜視図
【図4】試作レーザーの断面図
【図5】(a)〜(c)は本発明の第二の方法を説明す
る工程順の断面図
【図6】(a)〜(c)は本発明の第三の方法を説明す
る工程順の断面図
【図7】(a)〜(c)は本発明の第四の方法を説明す
る工程順の断面図
【符号の説明】
1 シリコン基板 2 AlNバッファ層 3 n型GaNバッファ層 4 n型Al0.2 Ga0.8 Nクラッド層 5 GaN活性層 6 p型Al0.2 Ga0.8 Nクラッド層 7 p型GaNキャップ層 8 Ni/Mo/Au電極 9 Al電極 11、11a 金属マスク 12 エピタキシャル膜 13 酸化膜格子パターン 14 Al格子パターン 15 欠陥エピタキシャル膜 16 熱酸化膜パターン 17 ダメージパターン

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】IV族半導体基板上にIII族元素の窒化
    物半導体をエピタキシャル成長する方法において、多数
    の区画された結晶性の良好な小領域としてエピタキシャ
    ル成長することを特徴とするIII族窒化物半導体の製
    造方法。
  2. 【請求項2】IV族半導体基板と蒸着源との間に、格子
    状のマスクを配置してエピタキシャル成長することによ
    り、多数の区画された結晶性の良好な小領域を得ること
    を特徴とする請求項1記載のIII族窒化物半導体の製
    造方法。
  3. 【請求項3】IV族半導体基板上に、その上には正常な
    エピタキシャル成長が阻害されるような格子状の異物を
    配置した後エピタキシャル成長することにより、多数の
    区画された結晶性の良好な小領域を得ることを特徴とす
    る請求項1記載のIII族窒化物半導体の製造方法。
  4. 【請求項4】格子状の異物がIV族半導体基板の酸化膜
    からなることを特徴とする請求項3記載のIII族窒化
    物半導体の製造方法。
  5. 【請求項5】格子状の異物がIV族半導体基板の窒化膜
    からなることを特徴とする請求項3記載のIII族窒化
    物半導体の製造方法。
  6. 【請求項6】格子状の異物が金属膜からなることを特徴
    とする請求項3記載のIII族窒化物半導体の製造方
    法。
  7. 【請求項7】金属膜がアルミニウムであることを特徴と
    する請求項6記載のIII族窒化物半導体の製造方法。
  8. 【請求項8】IV族半導体基板上に最初に窒化アルミニ
    ウムのバッファ層を成長することを特徴とする請求項7
    記載のIII族窒化物半導体の製造方法。
  9. 【請求項9】IV族半導体基板の表面層に、結晶欠陥の
    多い領域を格子状に形成した後エピタキシャル成長する
    ことにより、多数の区画された結晶性の良好な小領域を
    得ることを特徴とする請求項1記載のIII族窒化物半
    導体の製造方法。
  10. 【請求項10】反応性イオンエッチングもしくはスパッ
    タリングにより、基板表面に格子状の結晶欠陥の多い領
    域を形成することを特徴とする請求項9記載のIII族
    窒化物半導体の製造方法。
  11. 【請求項11】有機金属気相成長法または、分子線エピ
    タキシー法によりエピタキシャル成長することを特徴と
    する請求項3ないし10のいずれかに記載のIII族窒
    化物半導体の製造方法。
  12. 【請求項12】IV族半導体基板がシリコンであること
    を特徴とする請求項1ないし11のいずれかに記載のI
    II族窒化物半導体の製造方法。
  13. 【請求項13】III族元素がアルミニウム、ガリウ
    ム、インジウムのいずれかを含むことを特徴とする請求
    項1ないし12のいずれかに記載のIII族窒化物半導
    体の製造方法。
  14. 【請求項14】半導体基板を劈開することにより方形状
    のエピタキシャル膜から多数の半導体素子を得ることを
    特徴とする請求項1ないし13のいずれかに記載のII
    I族窒化物半導体の製造方法。
  15. 【請求項15】請求項14記載のIII族窒化物半導体
    の製造方法において、劈開面を発光面とすることを特徴
    とするIII族窒化物半導体レーザーの製造方法。
  16. 【請求項16】区画された結晶性の良好な小領域の一辺
    が、200μm以上5mm以下であることを特徴とする
    請求項14記載のIII族窒化物半導体レーザーの製造
    方法。
JP04224198A 1998-02-24 1998-02-24 Iii族窒化物半導体の製造方法 Expired - Fee Related JP3890726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04224198A JP3890726B2 (ja) 1998-02-24 1998-02-24 Iii族窒化物半導体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04224198A JP3890726B2 (ja) 1998-02-24 1998-02-24 Iii族窒化物半導体の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006270772A Division JP2007049180A (ja) 2006-10-02 2006-10-02 Iii族窒化物半導体の製造方法

Publications (2)

Publication Number Publication Date
JPH11243056A true JPH11243056A (ja) 1999-09-07
JP3890726B2 JP3890726B2 (ja) 2007-03-07

Family

ID=12630542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04224198A Expired - Fee Related JP3890726B2 (ja) 1998-02-24 1998-02-24 Iii族窒化物半導体の製造方法

Country Status (1)

Country Link
JP (1) JP3890726B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173972A (ja) * 2001-12-04 2003-06-20 Fuji Xerox Co Ltd 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2004289180A (ja) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
WO2005043604A3 (en) * 2003-10-23 2005-08-25 Univ North Carolina State Growth and integration of epitaxial gallium nitride films with silicon-based devices
WO2008102646A1 (ja) * 2007-02-21 2008-08-28 Showa Denko K.K. Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
WO2010134334A1 (ja) * 2009-05-22 2010-11-25 住友化学株式会社 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
JP2011066398A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子およびその製造方法
JP2013049592A (ja) * 2011-08-30 2013-03-14 Nichia Corp 結晶基板の製造方法及び基板保持具
JP6795123B1 (ja) * 2019-10-23 2020-12-02 三菱電機株式会社 半導体ウエハおよびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173972A (ja) * 2001-12-04 2003-06-20 Fuji Xerox Co Ltd 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体
JP2004158500A (ja) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
WO2005043604A3 (en) * 2003-10-23 2005-08-25 Univ North Carolina State Growth and integration of epitaxial gallium nitride films with silicon-based devices
US7803717B2 (en) 2003-10-23 2010-09-28 North Carolina State University Growth and integration of epitaxial gallium nitride films with silicon-based devices
JP2004289180A (ja) * 2004-06-29 2004-10-14 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
WO2008102646A1 (ja) * 2007-02-21 2008-08-28 Showa Denko K.K. Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
JP2008205267A (ja) * 2007-02-21 2008-09-04 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ
US8198179B2 (en) 2007-02-21 2012-06-12 Showa Denko K.K. Method for producing group III nitride semiconductor light-emitting device
JP2011009718A (ja) * 2009-05-22 2011-01-13 Sumitomo Chemical Co Ltd 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
WO2010134334A1 (ja) * 2009-05-22 2010-11-25 住友化学株式会社 半導体基板、電子デバイス、半導体基板の製造方法及び電子デバイスの製造方法
US8890213B2 (en) 2009-05-22 2014-11-18 Sumitomo Chemical Company, Limited Semiconductor wafer, electronic device, a method of producing semiconductor wafer, and method of producing electronic device
JP2011066398A (ja) * 2009-08-20 2011-03-31 Pawdec:Kk 半導体素子およびその製造方法
JP2013049592A (ja) * 2011-08-30 2013-03-14 Nichia Corp 結晶基板の製造方法及び基板保持具
JP6795123B1 (ja) * 2019-10-23 2020-12-02 三菱電機株式会社 半導体ウエハおよびその製造方法
WO2021079434A1 (ja) * 2019-10-23 2021-04-29 三菱電機株式会社 半導体ウエハおよびその製造方法
TWI750847B (zh) * 2019-10-23 2021-12-21 日商三菱電機股份有限公司 半導體晶圓及其製造方法
KR20220041139A (ko) * 2019-10-23 2022-03-31 미쓰비시덴키 가부시키가이샤 반도체 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
JP3890726B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
KR100680870B1 (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
TW591699B (en) GaN single-crystal substrate and the manufacturing method thereof
JP4740903B2 (ja) シリコン基板上の窒化物単結晶成長方法、これを用いた窒化物半導体発光素子及びその製造方法
JP4597259B2 (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
US20030114017A1 (en) Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
JP2001085736A (ja) 窒化物半導体チップの製造方法
US8148246B2 (en) Method for separating semiconductor layer from substrate
AU2001274545A1 (en) Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JPH10321911A (ja) 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
JPH11162847A (ja) 半導体基板および半導体基板の形成方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
KR100878512B1 (ko) GaN 반도체 기판 제조 방법
JP3890726B2 (ja) Iii族窒化物半導体の製造方法
JP2000174393A (ja) Iii族窒化物半導体およびその製造方法、およびiii族窒化物半導体装置
JP2007246289A (ja) 窒化ガリウム系半導体基板の作製方法
KR20050104454A (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
JP5598321B2 (ja) 半導体デバイスの製造方法
JP2000150388A (ja) Iii族窒化物半導体薄膜およびその製造方法
US7306675B2 (en) Method for manufacturing semiconductor substrate
JP2007049180A (ja) Iii族窒化物半導体の製造方法
JP2005136200A (ja) 窒化物半導体結晶層の作製方法、窒化物半導体結晶層、及び窒化物半導体結晶層作製用の基材
JP2000277440A (ja) 窒化物系iii−v族化合物半導体結晶膜、窒化物系iii−v族化合物半導体結晶膜をもちいた半導体装置及び窒化物系iii−v族化合物半導体結晶膜をもちいた半導体レーザ
JP2002289541A (ja) GaN系半導体結晶の形成方法及びその結晶を用いたGaN系半導体素子の製造方法
JP2010278470A (ja) Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法
TWI457985B (zh) Semiconductor structure with stress absorbing buffer layer and manufacturing method thereof

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees