JP2008205267A - Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ - Google Patents
Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ Download PDFInfo
- Publication number
- JP2008205267A JP2008205267A JP2007040691A JP2007040691A JP2008205267A JP 2008205267 A JP2008205267 A JP 2008205267A JP 2007040691 A JP2007040691 A JP 2007040691A JP 2007040691 A JP2007040691 A JP 2007040691A JP 2008205267 A JP2008205267 A JP 2008205267A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- layer
- nitride semiconductor
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
【解決手段】基板上に、少なくともIII族窒化物からなる中間層をスパッタ法により形成する中間層形成工程と、前記中間層上に、下地層を有するn型半導体層、発光層及びp型半導体層を順次積層する積層半導体形成工程とを備え、前記中間層形成工程と前記積層半導体形成工程との間に、前記中間層に対してプラズマ処理を行う前処理工程が備えられ、かつ、前記積層半導体形成工程に含まれる前記下地層の形成工程が、前記下地層をスパッタ法によって成膜する工程であるIII族窒化物半導体発光素子の製造方法を採用する。
【選択図】なし
Description
また、電子デバイスに用いた場合でも、III族窒化物半導体は、従来のIII−V族化合物半導体を用いた場合に比べ、優れた特性を有する電子デバイスが得られるようになっている。
一般には、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性が低下するとともに結晶の稠密性が低下するという問題がある。
例えば、高周波スパッタ法で成膜したバッファ層上に、MOCVD法によって同じ組成の結晶層を成長させる方法が提案されている(特許文献3)。しかしながら、特許文献3に記載の方法では、バッファ層上に形成する結晶層の結晶性が低下するとともに結晶の稠密性が低下してしまい、安定して良好な結晶層を積層することができないという問題がある。
また、下記非特許文献2では、カソードとターゲットを向かい合わせ、基板とターゲットの間にメッシュを入れた装置でGaNを成膜している。これによると、成膜条件はN2ガス中で圧力を0.67Paとし、基板温度は84〜600℃であり、投入電力は150W、基板とターゲット間の距離は80mmとされている。しかしながら、これら非特許文献1及びには、バッファ層に対する前処理に関する記述はない。
また、バッファ層の形成後に、III族窒化物半導体をスパッタ法にて形成する際に、バッファ層の成膜後の基板を大気中に一旦取り出す工程が必要になる場合がある。これは、スパッタ法では、製膜する膜の材質によりスパッタチャンバが厳密に設計されるため、組成や機能の異なる膜を製膜する際には異なるチャンバを使用するのが一般的なためである。しかし、バッファ層が大気中に暴露させると、バッファ層の最表面が変質する場合がある。この変質したバッファ層の上にIII族窒化物半導体層を形成しようとすると、III族窒化物半導体層にダメージ層が発生し、更に半導体結晶中に多数のボイド(空隙)が生じて稠密性が低下する問題があった。
即ち、本発明は以下に関する。
[2] 前記中間層形成工程が第1のチャンバ内で行われると共に、前記下地層を形成する工程が第2のチャンバ内で行われ、前記中間層形成工程と前記前処理工程との間で、前記中間層が形成された前記基板を前記第1のチャンバから大気中に取り出す操作を行うことを特徴とする[1]に記載のIII族窒化物半導体発光素子の製造方法。
[3] 前記前処理工程は、窒素、アルゴンまたは窒素とアルゴンの混合ガスのいずれかを含有する前処理ガスを前記中間層の表面に流通させて行なうことを特徴とする[1]または[2]に記載のIII族窒化物半導体発光素子の製造方法。
[4] 前記前処理工程は、窒素を含有する前処理ガスを前記中間層の表面に流通させて行なうことを特徴とする[1]または[2]に記載のIII族窒化物半導体発光素子の製造方法。
[5] 前記前処理工程は、前記前処理ガス中の窒素の分圧が1×10−2〜10Paの範囲であることを特徴とする[3]または[4]に記載のIII族窒化物半導体発光素子の製造方法。
[6] 前記前処理工程は、前記前処理ガスの圧力を0.01〜5Paの範囲として行なわれることを特徴とする[3]乃至[5]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[7] 前記第2チャンバ内の残存酸素分圧が2.0×10−6Pa以下であることを特徴とする[2]乃至[6]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[8] 前記前処理工程は、処理時間を30秒〜7200秒の範囲として行なわれることを特徴とする[3]乃至[7]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[9] 前記前処理工程は、処理時間を60秒〜1800秒の範囲として行なわれることを特徴とする[3]乃至[7]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[10] 前記前処理工程は、前記基板の温度を25℃〜1000℃の範囲として行なわれることを特徴とする[3]乃至[9]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[11] 前記前処理工程は、前記基板の温度を400〜900℃の範囲として行なわれることを特徴とする[3]乃至[9]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[12] 前記前処理工程及び前記下地層の形成工程を同一のチャンバ内で行うことを特徴とする[1]乃至[11]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[13] 前記前処理工程におけるプラズマ処理が逆スパッタ処理であることを特徴とする[1]乃至[12]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[14] 前記前処理工程が、高周波を用いた電源によってプラズマを発生させることにより逆スパッタを行なう工程であることを特徴とする[13]に記載のIII族窒化物半導体発光素子の製造方法。
[15] 前記前処理工程が、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なう工程であることを特徴とする[13]に記載のIII族窒化物半導体発光素子の製造方法。
[16] 前記前処理工程において、50mm径の基板1枚当たりに1〜200Wのバイアスを印加することを特徴とする[13]乃至[15]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[17] 前記中間層を、柱状結晶として形成することを特徴とする[1]乃至[16]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[18] 前記中間層を、前記基板表面の少なくとも90%を覆うように形成することを特徴とする[1]乃至[17]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[19] 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜100nmの範囲であることを特徴とする[17]または[18]に記載のIII族窒化物半導体発光素子の製造方法。
[20] 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜70nmの範囲であることを特徴とする[17]または[18]に記載のIII族窒化物半導体発光素子の製造方法。
[21] 前記中間層の膜厚が、10〜500nmの範囲とされていることを特徴とする[1]乃至[20]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[22] 前記中間層の膜厚が、20〜100nmの範囲とされていることを特徴とする[1]乃至[20]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[23] 前記中間層が、Alを含む組成からなることを特徴とする[1]乃至[22]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[24] 前記中間層が、AlNからなることを特徴とする[23]に記載のIII族窒化物半導体発光素子の製造方法。
[25] 前記下地層が、GaN系化合物半導体からなることを特徴とする[1]乃至[23]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
[26] 前記下地層が、AlGaNからなることを特徴とする[25]に記載のIII族窒化物半導体発光素子の製造方法。
[27] [1]乃至[26]の何れか1項に記載のIII族窒化物半導体発光素子の製造方法によって製造されたことを特徴とするIII族窒化物半導体発光素子。
[28] 基板上に少なくとも、III族窒化物からなる中間層、下地層を有するn型半導体層、発光層及びp型半導体層が積層されてなり、前記中間層の前記下地層側の面に、プラズマ処理を含む前処理が施されてなることを特徴とするIII族窒化物半導体発光素子。
[29] 前記プラズマ処理が、高周波を用いた電源によって発生された窒素プラズマを前記中間層の前記下地層側の面に暴露させる処理であることを特徴とする[28]に記載のIII族窒化物半導体発光素子。
[30] [27]乃至[29]の何れか1項に記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
本実施形態のIII族窒化物半導体発光素子は、基板上に少なくとも、III族窒化物からなる中間層、下地層を有するn型半導体層、発光層及びp型半導体層が積層されてなり、前記中間層の前記下地層側の面に、プラズマ処理を含む前処理が施されて概略構成されている。なお、前記プラズマ処理は、高周波を用いた電源によって発生された窒素プラズマを前記中間層の前記下地層側の面に暴露させる処理である。
積層半導体10を構成するn型半導体層14は、下地層14a、n型コンタクト層14b及びn型クラッド層14cとから構成されている。図1及び図2に示すように、n型コンタクト層14bの一部が露出されており、この露出された部分に負極ボンディングパッド19が接合されている。また、中間層12の下地層14a側の一面12aにプラズマ処理が施され、この一面12a上に下地層14aが積層されている。
以下、発光素子1を構成する各層について順次詳細に説明する。
本実施形態において、III族窒化物半導体結晶が表面上に形成されるる基板11の材質は特に限定されず、各種の材料を選択して用いることができる。例えば、サファイア、SiC、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられ、特にサファイアが好ましい。また、基板11の表面11aは、サファイアのc面またはa面のいずれでもよいが、特にc面で構成されることが好ましい。
本実施形態の発光素子においては、基板11上に、スパッタ法によってIII族窒化物からなる中間層12が形成されている。中間層12は、スパッタ法により、例えば、金属原料とV族元素を含んだガスとがプラズマで活性化されて反応することで形成される。
中間層12を、Alを含んだ組成とした場合、中でも、GaAlNとすることが好ましく、この際、Alの組成が50%以上とされていることが好ましい。また、中間層12は、AlNからなる構成とすることにより、効率的に柱状結晶集合体とすることができるので、より好ましい。
なお、結晶性が低下した状態とは、下地層14aの全体の結晶性が低下した状態の他に、下地層14aを構成する結晶粒自体の結晶性が低下した状態を言う。また、結晶の稠密性が低下した状態とは、下地層14aを構成する結晶粒同士の間に隙間や空隙(ボイド)が発生して、下地層14aの密度が低下した状態を言う。また、稠密性が低下すると、結晶粒同士の間に発生した隙間やボイドの存在によって、下地層14aのn型コンタクト層側の面が粗面になり、n型コンタクト層の形成に大きな悪影響を与える。このような下地層14aの結晶性及び結晶の稠密性の低下は、下地層14aの上に積層するn型コンタクト層14b、n型クラッド層14c、発光層15、p型半導体層16にまで及び、発光素子1を構成するIII族窒化物半導体結晶全体の結晶性が低下してしまうことになる。特に、下地層14aの粗面化の影響は、発光層15に接するn型クラッド層14cにまで及び、発光層15を形成する面が粗面になり、発光特性が大幅に低下してしまうことになる。
図3に示す積層半導体10は、上述のような中間層12を介して基板11上に形成された、窒化物系化合物半導体からなるn型半導体層14、発光層15及びp型半導体層16から構成されている。
そして、n型半導体層14は、少なくともIII族窒化物半導体からなり、スパッタ法によって製膜された下地層14aを有しており、中間層12上に下地層14aが積層されている。
III族窒化物半導体からなる下地層14aの上には、上述したように、図3に示す積層半導体10のような機能性を持つ結晶積層構造が積層された構成とすることができる。例えば、発光素子のための半導体積層構造を形成する場合、Si、Ge、Sn等のn型ドーパントをドープしたn型導電性の層や、マグネシウムなどのp型ドーパントをドープしたp型導電性の層等を積層して形成することができる。また、材料としては、発光層等にはInGaNを用いることができ、クラッド層等にはAlGaNを用いることができる。このように、下地層14a上に、さらに機能を持たせたIII族窒化物半導体結晶層を形成することにより、発光ダイオードやレーザダイオード、あるいは電子デバイス等の作製に用いられる、半導体積層構造を有するウェーハを作製することが出来る。
以下に、積層半導体10について詳述する。
n型半導体層14は、通常、中間層12上に積層され、下地層14a、n型コンタクト層14b及びn型クラッド層14cから構成される。なお、n型コンタクト層14bは、下地層14a、及び/又は、n型クラッド層14cを兼ねることが可能であるが、下地層14aが、n型コンタクト層14b、及び/又は、n型クラッド層14cを兼ねることも可能である。
下地層14aは、III族窒化物半導体からなり、中間層12上に積層して成膜される。下地層14aの材料としては、基板11上に成膜された中間層12と異なる材料を用いても構わないが、AlxGa1−xN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
本実施形態における発光素子1では、スパッタ法を用いてIII族窒化物半導体からなる下地層14aを成膜することが望ましい。スパッタ法を用いる場合には、MOCVD法やMBE法等と比較して、装置を簡便な構成とすることが可能となる。
下地層14aをスパッタ法で成膜する際、V族原料をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが好ましい。
上述したように、一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層14aをスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層14aの結晶性をより向上させることが可能となる。
n型コンタクト層14bとしては、下地層14aと同様にAlxGa1−xN層(0≦x≦1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。また、n型不純物がドープされていることが好ましく、n型不純物を1×1017〜1×1019/cm3、好ましくは1×1018〜1×1019/cm3の濃度で含有すると、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeである。成長温度は下地層14aと同様である。
n型コンタクト層14bと後述の発光層15との間には、n型クラッド層14cを設けることが好ましい。n型クラッド層14cを設けることにより、n型コンタクト層14bの最表面に生じた平坦性の悪化を改善することできる。n型クラッド層14cはAlGaN、GaN、GaInN等によって形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。GaInNとする場合には、発光層15のGaInNのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
また、n型クラッド層14cのn型ドープ濃度は1×1017〜1×1020/cm3の範囲が好ましく、より好ましくは1×1018〜1×1019/cm3の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
発光層15は、n型半導体層14上に積層されるとともにp型半導体層16がその上に積層される層であり、図1及び図3に示すように、窒化ガリウム系化合物半導体からなる障壁層15aと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層15bとが交互に繰り返して積層され、且つ、n型半導体層14側及びp型半導体層16側に障壁層15aが配される順で積層して形成される。
また、図3に示す例では、発光層15は、6層の障壁層15aと5層の井戸層15bとが交互に繰り返して積層され、発光層15の最上層及び最下層に障壁層15aが配され、各障壁層15a間に井戸層15bが配される構成とされている。
p型半導体層16は、通常、p型クラッド層16a及びp型コンタクト層16bから構成される。しかし、p型コンタクト層16aがp型クラッド層16bを兼ねてもよい。
p型クラッド層16aとしては、発光層15のバンドギャップエネルギーより大きくなる組成であり、発光層15へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、AldGa1−dN(0<d≦0.4、好ましくは0.1≦d≦0.3)のものが挙げられる。p型クラッド層16aが、このようなAlGaNからなると、発光層15へのキャリアの閉じ込めの点で好ましい。p型クラッド層16aの膜厚は、特に限定されないが、好ましくは1〜400nmであり、より好ましくは5〜100nmである。p型クラッド層16aのp型ドープ濃度は、1×1018〜1×1021/cm3が好ましく、より好ましくは1×1019〜1×1020/cm3である。p型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なp型結晶が得られる。
p型コンタクト層16bとしては、少なくともAleGa1−eN(0≦e<0.5、好ましくは0≦e≦0.2、より好ましくは0≦e≦0.1)を含んでなる窒化ガリウム系化合物半導体層である。Al組成が上記範囲であると、良好な結晶性の維持およびpオーミック電極(後述の透光性電極17を参照)との良好なオーミック接触の点で好ましい。
また、p型ドーパントを1×1018〜1×1021/cm3の範囲の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは5×1019〜5×1020/cm3の範囲である。p型不純物としては、特に限定されないが、例えば、好ましくはMgが挙げられる。
p型コンタクト層16bの膜厚は、特に限定されないが、10〜500nmが好ましく、より好ましくは50〜200nmである。膜厚がこの範囲であると、発光出力の点で好ましい。
透光性正極17は、積層半導体10のp型半導体層16上に形成される透光性の電極である。透光性正極17の材質としては、特に限定されず、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、IZO(In2O3−ZnO)、GZO(ZnO−GeO2)等の材料を、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
正極ボンディングパッド18は、上述の透光性正極17上に形成される電極である。
正極ボンディングパッド18の材料としては、Au、Al、NiおよびCu等を用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。また、正極ボンディングパッド18の厚さは、100〜1000nmの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚さが大きい方が、ボンダビリティーが高くなるため、正極ボンディングパッド18の厚さは300nm以上とすることがより好ましい。さらに、製造コストの観点から500nm以下とすることが好ましい。
負極ボンディングパッド19は、基板11上に、n型半導体層14、発光層15及びp型半導体層16が順次積層された半導体層において、n型半導体層14のn型コンタクト層14bに接するように形成される。このため、負極ボンディングパッド19を形成する際は、p型半導体層16、発光層15及びn型半導体層14の一部を除去してn型コンタクト層14bの露出領域14dを形成し、この上に負極ボンディングパッド19を形成する。
負極ボンディングパッド19の材料としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
次に、上記の発光素子1の製造方法について説明する。上記の発光素子1の製造方法は、基板11上に中間層12を形成する工程(中間層形成工程)と、中間層12上に、下地層14aを有するn型半導体層14、発光層15及びp型半導体層16を順次積層する積層半導体形成工程とから概略構成されている。また、中間層形成工程と積層半導体形成工程との間には、中間層12に対してプラズマ処理を行う前処理工程が備えられ、かつ、積層半導体形成工程に含まれる下地層14aの形成工程がスパッタ成膜工程とされている。
以下、各工程について順次説明する。
中間層形成工程では、まず基板11を用意する。基板11は、洗浄等の前処理を施してから使用することが望ましい。基板11の前処理としては、例えば、基板11としてシリコンからなる基板11を用いる場合には、よく知られたRCA洗浄方法などの湿式の方法を行いて、表面を水素終端させておく方法を用いることができる。このことにより、成膜プロセスが安定する。また、基板11の前処理は、例えば、スパッタ装置のチャンバ内に基板11を配置し、中間層12を形成する前に基板11の表面11aを逆スパッタする方法によって行ってもよい。具体的には、チャンバ内において、基板11をArやN2のプラズマ中に曝す事によって表面を洗浄する前処理を行なうことができる。ArガスやN2ガスなどのプラズマを基板11の表面11aに作用させることで、基板11の表面11aに付着した有機物や酸化物を除去することができる。この場合、ターゲットにパワーを印加せずに、基板11とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板11に作用する。
また、第1のチャンバ内の雰囲気ガスは、ターゲットを効率よくスパッタするために、窒素ガス以外の残部を、アルゴン(Ar)などの重くて反応性の低い不活性ガスとする。窒素と不活性ガスの流量に対する窒素流量の比は、窒素が20%〜98%であることが望ましい。窒素が20%より少ない流量比ではスパッタ金属が金属のまま付着するし、98%を超えるとスパッタ速度が低下する。なお、残部の不活性ガスには水素ガス(H2)などのガスが含まれていても良い。
中間層12の形成時の基板温度は、室温〜800℃とすることができ、300〜800℃であることが望ましい。基板11の温度が上記下限未満だと、基板11上でのマイグレーションが抑制され、結晶性の良い中間層12を成膜できない場合がある。また、基板11の温度が上記上限を超えると、中間層12の結晶が分解する虞がある。
なお、n型半導体層14、発光層15、p型半導体層16の各層をスパッタ法で形成する場合には、ターゲットを各層毎に変更する必要がある。従って、形成する層の種類に対応した数だけ、ターゲットの配置されたチャンバを有するスパッタ装置を用意しておき、層毎にスパッタ装置を変えて形成すればよい。
次に、前処理工程では、中間層12の表面に対してプラズマ処理を行う。プラズマ処理としては例えば、窒素、アルゴン等、活性なプラズマ種を発生するガスを含むプラズマ中で中間層12の表面を暴露させることが好ましい。中でも、窒素ガスを含むプラズマに暴露させることが特に好適である。また、本実施形態の前処理工程におけるプラズマ処理は、逆スパッタとすることが好適である。
本実施形態の前処理工程では、基板11とチャンバとの間に電圧を印加することにより、プラズマ粒子が効率的に中間層12に作用する。
中間層12に対してプラズマ処理を行なうことにより、上述の効果が得られるメカニズムは明らかでは無いが、考えられる一例として、大気に曝されるなどして中間層12表面に発生したコンタミ等や変質層やダメージ層などが逆スパッタによって除去されることにより、本来の特性を有する中間層12の表面が露出されることが挙げられる。
次に、積層半導体形成工程では、下地層14aを含むn型半導体層14、発光層15及びp型半導体層16を順次積層する。n型半導体層14、発光層15及びp型半導体層16を形成するには、MOCVD法、MBE法スパッタ法などの手法を用いることができるが、n型半導体層14の下地層14aを形成する場合にはスパッタ法を用いることが好ましい。以下、下地層14aの形成工程について説明する。
下地層14aの形成工程では、スパッタ法を用いて中間層12上に下地層14aを成膜する。具体的には、例えば、金属原料とV族元素を含んだガスとをプラズマで活性化して反応させることにより、下地層14aを成膜する。
スパッタ法を用いて下地層14aを成膜する際の炉内の圧力は、0.3Pa以上であることが好ましい。この炉内の圧力が0.3Pa未満だと、窒素の存在量が小さく、スパッタされた金属が窒化物とならずに基板11に付着する虞がある。この炉内の圧力の上限は特に限定されないが、プラズマを発生させることができる程度の圧力に抑制することが必要である。
一般に、スパッタ法においては、ターゲット材料の純度が高い程、成膜後の薄膜の結晶性等の膜質が良好となる。下地層14aをスパッタ法によって成膜する場合、原料となるターゲット材料としてIII族窒化物半導体を用い、Arガス等の不活性ガスのプラズマによるスパッタを行なうことも可能であるが、リアクティブスパッタ法においてターゲット材料に用いるIII族金属単体並びにその混合物は、III族窒化物半導体と比較して高純度化が可能である。このため、リアクティブスパッタ法では、成膜される下地層14aの結晶性をより向上させることが可能となる。
また、窒素(N2)を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは低いものの工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、最も好適な窒素源である。
下地層14aの形成後、n型コンタクト層14b及びn型クラッド層14cを積層してn型半導体層14を形成する。n型コンタクト層14b及びn型クラッド層14cは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
プラズマ処理後の中間層12上に、下地層14aからn型クラッド層14cを順次積層することで、n型クラッド層14cの上面が、表面粗さが比較的小さな面となる。これにより、発光層15を安定してエピタキシャル成長させることができ、発光特性に優れた発光層15の形成が可能になる。
また、p型半導体層16の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、p型クラッド層16aと、p型コンタクト層16bとを順次積層すればよい。
このようにして、図1、図2に示す発光素子1が製造される。
以上説明したような、本発明に係るIII族窒化物半導体発光素子1と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子1と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
実施例1では、図3に示す積層構造を形成しつつ、下地層14aの表面観察、下地層14aのX線ロッキングカーブ測定、及び下地層14aと中間層の断面TEM写真の撮影を行った。以下、詳細に説明する。
そして、スパッタ装置内で基板11を500℃まで加熱し、窒素ガスのみを30sccmの流量で導入した後、チャンバ内の圧力を1.0Paに保持し、基板11側に50Wの高周波バイアスを印加し、基板11を窒素プラズマに曝した(逆スパッタ)。この際の基板11の温度は500℃とし、処理時間は200秒とした。
ターゲット内のマグネットは、基板11の逆スパッタ時、及び中間層12の成膜時の何れにおいても揺動させた。
50nmのAlN(中間層12)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
そして、スパッタ装置(第2のチャンバ)内の到達真空度が1.5×10−5Paになるまで減圧し、基板11を700℃まで加熱し、窒素ガスのみを42sccmの流量で導入した後、チャンバ内の圧力を0.2Paに保持した。この状態で基板11側に50Wの高周波バイアスを印加し、基板11を700℃に保ったまま窒素プラズマに曝した(逆スパッタ)。この際の処理時間は300秒(5分間)とした。
ターゲット内のマグネットは、中間層12の逆スパッタ時、及び下地層14aの成膜時の何れにおいても揺動させた。
4μmのGaN(中間層14a)を成膜後、プラズマ動作を停止し、基板11の温度を低下させた。
取り出した基板は無色透明のミラー状を呈した。光学顕微鏡で表面を観察したところ、下地層14aの表面にはピットなどを生じていなかった。
本例では、実施例1と同様の条件で成膜した6μmのアンドープGaN結晶(下地層14a)上に、Siをドーパントとしたn型コンタクト層14bを成膜し、さらに各半導体層を積層することにより、最終的に、図3に示すようなIII族窒化物半導体発光素子用のエピタキシャル層構造を有するエピタキシャルウェーハ(積層半導体10)を作製した。
まず、作製したウェーハについて、公知のフォトリソグラフィーによってMgドープAl0.02Ga0.98Nからなるp型コンタクト層16bの表面上に、ITOからなる透光性正極17と、その上に表面側から順にチタン、アルミニウム、金を積層した構造を有する正極ボンディングパッド18を形成した。また、ウェーハの一部にドライエッチングを施し、n型コンタクト層14b上の露出領域14dを露出させ、この部分にNi、Al、Ti、Auの4層よりなる負極19を作製した。これらの工程により、ウェーハ上に、図1及び2に示すような形状を持つ各電極を作製した。
本例では、サファイアからなる基板のc面上に、AlNからなる中間層を形成した後、逆スパッタによる前処理工程を行なわずに、その上に、スパッタ法を用いてGaNからなる下地層14aを形成した点を除き、実施例2と同様にして半導体発光素子を作製した。
また、比較例1の半導体発光素子は、電流20mAにおける順方向電圧が2.5V、発光波長が470nmであったが、発光出力は1mWであり、実施例2の半導体発光素子に比べて発光出力が劣っていた。これは、表面に生じた微小なピットによるものと思われる。
更に、比較例1の方法で成長させたGaNからなる下地層14aのX線ロッキングカーブ(XRC)を測定したところ、(0002)面の測定においては半値幅300秒、(10−10)面においては半値幅700秒を示し、結晶性が劣っていることが明らかとなった。
Claims (30)
- 基板上に、少なくともIII族窒化物からなる中間層をスパッタ法により形成する中間層形成工程と、
前記中間層上に、下地層を有するn型半導体層、発光層及びp型半導体層を順次積層する積層半導体形成工程とを具備してなり、
前記中間層形成工程と前記積層半導体形成工程との間に、前記中間層に対してプラズマ処理を行う前処理工程が備えられ、かつ、前記積層半導体形成工程に含まれる前記下地層の形成工程が、前記下地層をスパッタ法によって成膜する工程であることを特徴とするIII族窒化物半導体発光素子の製造方法。 - 前記中間層形成工程が第1のチャンバ内で行われると共に、前記下地層を形成する工程が第2のチャンバ内で行われ、
前記中間層形成工程と前記前処理工程との間で、前記中間層が形成された前記基板を前記第1のチャンバから大気中に取り出す操作を行うことを特徴とする請求項1に記載のIII族窒化物半導体発光素子の製造方法。 - 前記前処理工程は、窒素、アルゴンまたは窒素とアルゴンの混合ガスのいずれかを含有する前処理ガスを前記中間層の表面に流通させて行なうことを特徴とする請求項1または請求項2に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、窒素を含有する前処理ガスを前記中間層の表面に流通させて行なうことを特徴とする請求項1または請求項2に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記前処理ガス中の窒素の分圧が1×10−2〜10Paの範囲であることを特徴とする請求項3または請求項4に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記前処理ガスの圧力を0.01〜5Paの範囲として行なわれることを特徴とする請求項3乃至請求項5の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記第2チャンバ内の残存酸素分圧が2.0×10−6Pa以下であることを特徴とする請求項2乃至請求項6の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、処理時間を30秒〜7200秒の範囲として行なわれることを特徴とする請求項3乃至請求項7の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、処理時間を60秒〜1800秒の範囲として行なわれることを特徴とする請求項3乃至請求項7の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記基板の温度を25℃〜1000℃の範囲として行なわれることを特徴とする請求項3乃至請求項9の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程は、前記基板の温度を400〜900℃の範囲として行なわれることを特徴とする請求項3乃至請求項9の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程及び前記下地層の形成工程を同一のチャンバ内で行うことを特徴とする請求項1乃至請求項11の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程におけるプラズマ処理が逆スパッタ処理であることを特徴とする請求項1乃至請求項12の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程が、高周波を用いた電源によってプラズマを発生させることにより逆スパッタを行なう工程であることを特徴とする請求項13に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程が、高周波を用いた電源によって窒素プラズマを発生させることにより、逆スパッタを行なう工程であることを特徴とする請求項13に記載のIII族窒化物半導体発光素子の製造方法。
- 前記前処理工程において、50mm径の基板1枚当たりに1〜200Wのバイアスを印加することを特徴とする請求項13乃至請求項15の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層を、柱状結晶として形成することを特徴とする請求項1乃至請求項16の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層を、前記基板表面の少なくとも90%を覆うように形成することを特徴とする請求項1乃至請求項17の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜100nmの範囲であることを特徴とする請求項17または請求項18に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層を構成する前記柱状結晶のグレインの幅の平均値が1〜70nmの範囲であることを特徴とする請求項17または請求項18に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層の膜厚が、10〜500nmの範囲とされていることを特徴とする請求項1乃至請求項20の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層の膜厚が、20〜100nmの範囲とされていることを特徴とする請求項1乃至請求項20の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層が、Alを含む組成からなることを特徴とする請求項1乃至請求項22の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記中間層が、AlNからなることを特徴とする請求項23に記載のIII族窒化物半導体発光素子の製造方法。
- 前記下地層が、GaN系化合物半導体からなることを特徴とする請求項1乃至請求項23の何れか1項に記載のIII族窒化物半導体発光素子の製造方法。
- 前記下地層が、AlGaNからなることを特徴とする請求項25に記載のIII族窒化物半導体発光素子の製造方法。
- 請求項1乃至請求項26の何れか1項に記載のIII族窒化物半導体発光素子の製造方法によって製造されたことを特徴とするIII族窒化物半導体発光素子。
- 基板上に少なくとも、III族窒化物からなる中間層、下地層を有するn型半導体層、発光層及びp型半導体層が積層されてなり、前記中間層の前記下地層側の面に、プラズマ処理を含む前処理が施されてなることを特徴とするIII族窒化物半導体発光素子。
- 前記プラズマ処理が、高周波を用いた電源によって発生された窒素プラズマを前記中間層の前記下地層側の面に暴露させる処理であることを特徴とする請求項28に記載のIII族窒化物半導体発光素子。
- 請求項27乃至請求項29の何れか1項に記載のIII族窒化物半導体発光素子が備えられてなることを特徴とするランプ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040691A JP4191227B2 (ja) | 2007-02-21 | 2007-02-21 | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
PCT/JP2008/052023 WO2008102646A1 (ja) | 2007-02-21 | 2008-02-07 | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
US12/439,937 US8198179B2 (en) | 2007-02-21 | 2008-02-07 | Method for producing group III nitride semiconductor light-emitting device |
TW097105419A TWI375335B (en) | 2007-02-21 | 2008-02-15 | Method for producing group iii nitride semiconductor light emitting device, group iii nitride semiconductor light emitting device, and lamp |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040691A JP4191227B2 (ja) | 2007-02-21 | 2007-02-21 | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008145898A Division JP2008294449A (ja) | 2008-06-03 | 2008-06-03 | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205267A true JP2008205267A (ja) | 2008-09-04 |
JP4191227B2 JP4191227B2 (ja) | 2008-12-03 |
Family
ID=39709924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040691A Active JP4191227B2 (ja) | 2007-02-21 | 2007-02-21 | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8198179B2 (ja) |
JP (1) | JP4191227B2 (ja) |
TW (1) | TWI375335B (ja) |
WO (1) | WO2008102646A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010032423A1 (ja) * | 2008-09-16 | 2010-03-25 | 昭和電工株式会社 | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ |
WO2010038740A1 (ja) * | 2008-10-03 | 2010-04-08 | 昭和電工株式会社 | 半導体発光素子の製造方法 |
JP2010092934A (ja) * | 2008-10-03 | 2010-04-22 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2010157609A (ja) * | 2008-12-26 | 2010-07-15 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2011071546A (ja) * | 2010-12-10 | 2011-04-07 | Showa Denko Kk | 化合物半導体ウェーハの製造方法 |
JP2016204748A (ja) * | 2015-04-24 | 2016-12-08 | 東ソー株式会社 | 窒化ガリウム系膜ならびにその製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010123920A (ja) * | 2008-10-20 | 2010-06-03 | Sumitomo Electric Ind Ltd | 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 |
US8860183B2 (en) * | 2009-06-10 | 2014-10-14 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
US8481411B2 (en) | 2009-06-10 | 2013-07-09 | Seoul Opto Device Co., Ltd. | Method of manufacturing a semiconductor substrate having a cavity |
CN102640307B (zh) * | 2009-08-26 | 2015-04-01 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
JP5570838B2 (ja) * | 2010-02-10 | 2014-08-13 | ソウル バイオシス カンパニー リミテッド | 半導体基板、その製造方法、半導体デバイス及びその製造方法 |
JP5310604B2 (ja) * | 2010-03-05 | 2013-10-09 | 豊田合成株式会社 | 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置 |
CN103329248B (zh) * | 2010-12-27 | 2015-12-16 | 佳能安内华股份有限公司 | 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置 |
US20130140525A1 (en) * | 2011-12-01 | 2013-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gallium nitride growth method on silicon substrate |
US9929310B2 (en) | 2013-03-14 | 2018-03-27 | Applied Materials, Inc. | Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices |
US9574287B2 (en) * | 2013-09-26 | 2017-02-21 | Globalfoundries Inc. | Gallium nitride material and device deposition on graphene terminated wafer and method of forming the same |
TWI564410B (zh) * | 2014-04-25 | 2017-01-01 | 明志科技大學 | 氮化鋁薄膜的物理氣相沉積 |
US10784173B2 (en) * | 2017-04-24 | 2020-09-22 | United States Of America As Represented By The Secretary Of The Air Force | Proton radiation as a tool for selective degradation and physics based device model test and calibration |
TWI825187B (zh) * | 2018-10-09 | 2023-12-11 | 日商東京威力科創股份有限公司 | 氮化物半導體膜之形成方法 |
CN110643934A (zh) * | 2019-09-20 | 2020-01-03 | 深圳市晶相技术有限公司 | 一种半导体设备 |
DE102020121750B3 (de) * | 2020-08-19 | 2022-01-27 | Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts | Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347456A (ja) * | 1992-06-12 | 1993-12-27 | Canon Inc | 結晶改善された化合物半導体デバイスの製造方法 |
JPH09205254A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 |
JPH11243056A (ja) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Iii族窒化物半導体の製造方法 |
JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2004179457A (ja) * | 2002-11-28 | 2004-06-24 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6039819A (ja) | 1983-08-12 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体薄膜の作製方法 |
JPS60173829A (ja) | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 化合物半導体薄膜の成長方法 |
JP3026087B2 (ja) * | 1989-03-01 | 2000-03-27 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の気相成長方法 |
JPH088217B2 (ja) | 1991-01-31 | 1996-01-29 | 日亜化学工業株式会社 | 窒化ガリウム系化合物半導体の結晶成長方法 |
US5290393A (en) * | 1991-01-31 | 1994-03-01 | Nichia Kagaku Kogyo K.K. | Crystal growth method for gallium nitride-based compound semiconductor |
EP0564915B1 (en) * | 1992-03-26 | 2001-10-04 | Canon Kabushiki Kaisha | Methods for growing compound semiconductor layers |
JP3773282B2 (ja) | 1995-03-27 | 2006-05-10 | 豊田合成株式会社 | 窒化ガリウム系化合物半導体の電極形成方法 |
JPH0936427A (ja) | 1995-07-18 | 1997-02-07 | Showa Denko Kk | 半導体装置及びその製造方法 |
US5650361A (en) * | 1995-11-21 | 1997-07-22 | The Aerospace Corporation | Low temperature photolytic deposition of aluminum nitride thin films |
EP0817283A1 (en) * | 1996-01-19 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Gallium nitride compound semiconductor light emitting device and process for producing gallium nitride compound semiconductor |
JPH09260289A (ja) | 1996-03-19 | 1997-10-03 | Nippon Steel Corp | 化合物半導体単結晶の成長方法 |
US6541797B1 (en) * | 1997-12-04 | 2003-04-01 | Showa Denko K. K. | Group-III nitride semiconductor light-emitting device |
JPH11274535A (ja) | 1998-03-26 | 1999-10-08 | Kanegafuchi Chem Ind Co Ltd | シリコン系薄膜光電変換装置の製造装置 |
JP3700492B2 (ja) | 1999-09-21 | 2005-09-28 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子 |
US6713789B1 (en) * | 1999-03-31 | 2004-03-30 | Toyoda Gosei Co., Ltd. | Group III nitride compound semiconductor device and method of producing the same |
JP2000286448A (ja) * | 1999-03-31 | 2000-10-13 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP3440873B2 (ja) | 1999-03-31 | 2003-08-25 | 豊田合成株式会社 | Iii族窒化物系化合物半導体素子の製造方法 |
JP3567790B2 (ja) * | 1999-03-31 | 2004-09-22 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子 |
JP2001085737A (ja) * | 1999-09-10 | 2001-03-30 | Sharp Corp | 窒化物半導体発光素子 |
JP3577463B2 (ja) | 2001-02-20 | 2004-10-13 | 昭和電工株式会社 | Iii族窒化物半導体発光ダイオード |
JP2003048799A (ja) | 2001-08-01 | 2003-02-21 | Ngk Insulators Ltd | Iii族窒化物膜の製造方法 |
JP2003347580A (ja) * | 2002-05-28 | 2003-12-05 | Tokyo Gas Co Ltd | ダイヤモンド紫外線発光素子 |
US20050122828A1 (en) * | 2003-09-29 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | Magnetic switching device and memory using the same |
JP2005244202A (ja) | 2004-01-26 | 2005-09-08 | Showa Denko Kk | Iii族窒化物半導体積層物 |
US7935955B2 (en) | 2004-01-26 | 2011-05-03 | Showa Denko K.K. | Group III nitride semiconductor multilayer structure |
JP2005259820A (ja) * | 2004-03-09 | 2005-09-22 | Sharp Corp | Iii−v族化合物半導体発光素子とその製造方法 |
JP4513446B2 (ja) * | 2004-07-23 | 2010-07-28 | 豊田合成株式会社 | 半導体結晶の結晶成長方法 |
TWI236167B (en) | 2004-08-04 | 2005-07-11 | Formosa Epitaxy Inc | Light-emitting layer structure of GaN light emitted diode |
JP2006080426A (ja) | 2004-09-13 | 2006-03-23 | Sharp Corp | 発光ダイオード |
US8486845B2 (en) | 2005-03-21 | 2013-07-16 | Tokyo Electron Limited | Plasma enhanced atomic layer deposition system and method |
JP5010129B2 (ja) * | 2005-09-30 | 2012-08-29 | 株式会社東芝 | 発光ダイオード及びその製造方法 |
-
2007
- 2007-02-21 JP JP2007040691A patent/JP4191227B2/ja active Active
-
2008
- 2008-02-07 WO PCT/JP2008/052023 patent/WO2008102646A1/ja active Application Filing
- 2008-02-07 US US12/439,937 patent/US8198179B2/en active Active
- 2008-02-15 TW TW097105419A patent/TWI375335B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347456A (ja) * | 1992-06-12 | 1993-12-27 | Canon Inc | 結晶改善された化合物半導体デバイスの製造方法 |
JPH11354846A (ja) * | 1996-01-19 | 1999-12-24 | Matsushita Electric Ind Co Ltd | 窒化ガリウム系化合物半導体発光素子及び窒化ガリウム系化合物半導体の製造方法 |
JPH09205254A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体製造装置並びに半導体レーザの製造方法 |
JPH11243056A (ja) * | 1998-02-24 | 1999-09-07 | Fuji Electric Co Ltd | Iii族窒化物半導体の製造方法 |
JP2001035805A (ja) * | 1999-07-19 | 2001-02-09 | Sony Corp | Iii族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法 |
JP2004179457A (ja) * | 2002-11-28 | 2004-06-24 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体素子の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010032423A1 (ja) * | 2008-09-16 | 2010-03-25 | 昭和電工株式会社 | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ |
US8772060B2 (en) | 2008-09-16 | 2014-07-08 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride semiconductor light emitting element, group III nitride semiconductor light emitting element and lamp |
WO2010038740A1 (ja) * | 2008-10-03 | 2010-04-08 | 昭和電工株式会社 | 半導体発光素子の製造方法 |
JP2010092934A (ja) * | 2008-10-03 | 2010-04-22 | Showa Denko Kk | 半導体発光素子の製造方法 |
US8592240B2 (en) | 2008-10-03 | 2013-11-26 | Toyoda Gosei Co., Ltd. | Method for manufacturing semiconductor light-emitting element |
JP2010157609A (ja) * | 2008-12-26 | 2010-07-15 | Showa Denko Kk | 半導体発光素子の製造方法 |
JP2011071546A (ja) * | 2010-12-10 | 2011-04-07 | Showa Denko Kk | 化合物半導体ウェーハの製造方法 |
JP2016204748A (ja) * | 2015-04-24 | 2016-12-08 | 東ソー株式会社 | 窒化ガリウム系膜ならびにその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20110001163A1 (en) | 2011-01-06 |
US8198179B2 (en) | 2012-06-12 |
WO2008102646A1 (ja) | 2008-08-28 |
TWI375335B (en) | 2012-10-21 |
TW200901513A (en) | 2009-01-01 |
JP4191227B2 (ja) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4191227B2 (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP5272390B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP5246219B2 (ja) | Iii族窒化物半導体素子の製造方法及びiii族窒化物半導体発光素子の製造方法 | |
KR101074178B1 (ko) | Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프 | |
TWI491064B (zh) | Iii族氮化物半導體發光元件及該製造方法、以及燈 | |
JP5049659B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
TWI408733B (zh) | Iii族氮化物化合物半導體發光元件之製造方法、及iii族氮化物化合物半導體發光元件、以及燈 | |
US8669129B2 (en) | Method for producing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp | |
JP2009081406A (ja) | Iii族窒化物半導体発光素子及びその製造方法、並びにランプ | |
JP2009277882A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ | |
JP2009123718A (ja) | Iii族窒化物化合物半導体素子及びその製造方法、iii族窒化物化合物半導体発光素子及びその製造方法、並びにランプ | |
JPWO2010032423A1 (ja) | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子並びにランプ、iii族窒化物半導体発光素子ウエーハの発光波長分布のばらつき低減方法 | |
KR20090074092A (ko) | Ⅲ족 질화물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 반도체 발광 소자, 및 램프 | |
JP2008124060A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008047762A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2011082570A (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP5041883B2 (ja) | Iii族窒化物半導体層の製造方法、iii族窒化物半導体発光素子の製造方法 | |
JP2008047763A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008106316A (ja) | Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ | |
JP2008294449A (ja) | Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子並びにランプ | |
JP2008135463A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2009161434A (ja) | Iii族窒化物半導体結晶の製造方法及びiii族窒化物半導体結晶 | |
JP2009155672A (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体製造装置、iii族窒化物半導体及びiii族窒化物半導体発光素子、並びにランプ | |
JP5179055B2 (ja) | Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ | |
JP2008198705A (ja) | Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080814 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4191227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140926 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140926 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140926 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |