JPS6039819A - 化合物半導体薄膜の作製方法 - Google Patents
化合物半導体薄膜の作製方法Info
- Publication number
- JPS6039819A JPS6039819A JP14670083A JP14670083A JPS6039819A JP S6039819 A JPS6039819 A JP S6039819A JP 14670083 A JP14670083 A JP 14670083A JP 14670083 A JP14670083 A JP 14670083A JP S6039819 A JPS6039819 A JP S6039819A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- sputtering
- target
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、高抵抗でＣ軸が基板面に垂直に配向したＧａ
ＮまだはＡｌｘＧａ、−ｘＮ（０＜ ｘ ＜ ／ ）薄
膜あるいはＣ軸が基板面に唾直に配向したＩｎＮ薄膜な
どの化合物半導体薄膜の作製方法に関するものである。
ＮまだはＡｌｘＧａ、−ｘＮ（０＜ ｘ ＜ ／ ）薄
膜あるいはＣ軸が基板面に唾直に配向したＩｎＮ薄膜な
どの化合物半導体薄膜の作製方法に関するものである。
（従来技術）
従来、ＩＶ−Ｖ族化合物半導体であるＧａＮ薄膜の作製
にあたっては、主に、Ｇａ −ＨＣｌ −ＮＨ３系の反
応による気相成長法が用いられてきた。この気相成長法
で作製されたＧａＮ薄１漠は、通常、窒素の空格子点の
ため、ｎ型半導体となり、導電性があり、低抵抗になる
欠点があった。
にあたっては、主に、Ｇａ −ＨＣｌ −ＮＨ３系の反
応による気相成長法が用いられてきた。この気相成長法
で作製されたＧａＮ薄１漠は、通常、窒素の空格子点の
ため、ｎ型半導体となり、導電性があり、低抵抗になる
欠点があった。
このため、高抵抗（、ａＮ薄膜を得るためには、更に、
ｚｎまたはＭｇなどのアクセプター・ドーパントを添加
するプロセスを加えなければならず、作製プロセスが復
雑になる欠点があった。
ｚｎまたはＭｇなどのアクセプター・ドーパントを添加
するプロセスを加えなければならず、作製プロセスが復
雑になる欠点があった。
Ａｊ −Ｃａ −ＮＨ，系による反応性ＭＢＥ法におい
ても、基板温度は１００ Ｎ１０００℃の高温にしなけ
ればならないという欠点があり、抵抗値もＯ＜Ｘ＜Ｏ８
，２では／Ω鋼以下と低く、上述した気相成長法と同じ
（Ｚｎ 、 Ｍｇなどのドーピングによりはじめて高抵
抗値が得られるという欠点がある。
ても、基板温度は１００ Ｎ１０００℃の高温にしなけ
ればならないという欠点があり、抵抗値もＯ＜Ｘ＜Ｏ８
，２では／Ω鋼以下と低く、上述した気相成長法と同じ
（Ｚｎ 、 Ｍｇなどのドーピングによりはじめて高抵
抗値が得られるという欠点がある。
ＩｎＮ薄膜は、主としてＩｎ０１５− ＮＨ，系の気相
成長法で作製される。この場合にも、基板温度を４２０
℃程度の高温にしなければならないという欠点がある。
成長法で作製される。この場合にも、基板温度を４２０
℃程度の高温にしなければならないという欠点がある。
さらに加えて、この気相成長方法では、基板湿度をｑｏ
ｏ〜／１００℃の高温にしなければ々らないという欠点
もある。
ｏ〜／１００℃の高温にしなければ々らないという欠点
もある。
また、トリメチルガリウムやトリエチルガリウムなどの
有機ガリウム金属とアンモニアを用いたいわゆる有機金
属気相成長法もＧａＮ薄膜作製に適用できるが、上述の
気相成長法と同じく、作製されるＧａＮ膜はｎ型の低抵
抗膜であり、作製基板温度も高い（１００℃）という欠
点がある。
有機ガリウム金属とアンモニアを用いたいわゆる有機金
属気相成長法もＧａＮ薄膜作製に適用できるが、上述の
気相成長法と同じく、作製されるＧａＮ膜はｎ型の低抵
抗膜であり、作製基板温度も高い（１００℃）という欠
点がある。
高周波スパッタ法や高周波マグネトロン・スパッタ法に
よるＧａＮ膜の作製も試みられているが、結晶の配向性
を制御できず、Ｃ軸配向ＧａＮ膜が得られないという欠
点がある。
よるＧａＮ膜の作製も試みられているが、結晶の配向性
を制御できず、Ｃ軸配向ＧａＮ膜が得られないという欠
点がある。
ＡｌｘＧａ、−ｘＮ （０＜ ｘ ＜ ／ ）薄膜の作
製は、主に、気相成長法と反応性ＭＢＥ法が用いられて
きた。気相成長法としては、Ａｌ−Ｇａ −ＨＯｔ −
ＮＨ５系による方法が採られるが、先に述べたＧａＮ薄
膜の気相成長法と同様に、基板温度を１０００〜／／’
３０℃の高温にしなければならないという欠点があり、
ＯくＸ ＜ ０．２では抵抗が／Ω儒以下という低抵抗
であり、高抵抗にするためには、Ｚｎ 、 Ｍｇなどを
ドープしなければならないという欠点がある。
製は、主に、気相成長法と反応性ＭＢＥ法が用いられて
きた。気相成長法としては、Ａｌ−Ｇａ −ＨＯｔ −
ＮＨ５系による方法が採られるが、先に述べたＧａＮ薄
膜の気相成長法と同様に、基板温度を１０００〜／／’
３０℃の高温にしなければならないという欠点があり、
ＯくＸ ＜ ０．２では抵抗が／Ω儒以下という低抵抗
であり、高抵抗にするためには、Ｚｎ 、 Ｍｇなどを
ドープしなければならないという欠点がある。
（目 的）
そこで、本発明の目的は、高抵抗でＣ軸配向したＧａＮ
またはＡｌｘＧａ１−ｘＮ （０＜ Ｘ ＜ ／ ）薄
膜あるいはＣ軸配向したＩｎＮ薄１１５（などの化合物
半導体薄膜を高品質に、かつ低温合成で経済的に作製す
ることのできる化合物半導体薄膜の作製方法を提供する
ことにある。
またはＡｌｘＧａ１−ｘＮ （０＜ Ｘ ＜ ／ ）薄
膜あるいはＣ軸配向したＩｎＮ薄１１５（などの化合物
半導体薄膜を高品質に、かつ低温合成で経済的に作製す
ることのできる化合物半導体薄膜の作製方法を提供する
ことにある。
（発明の構成）
かかる目的を達成するだめに、本発明では、直流バイア
ス電圧を印加した高周波スパッタ法により導電性基板ま
たは絶縁性基板上にＧａＮ 。
ス電圧を印加した高周波スパッタ法により導電性基板ま
たは絶縁性基板上にＧａＮ 。
ＡｌｘＧａ、−ｘＮ （０＜ ｘ ＜ ／ ） 、 Ｉ
ｎＮの薄膜を作製する。
ｎＮの薄膜を作製する。
（実施例）
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明においてＧａＮ薄膜作製に用いた平行平
板型高周波スパッタ装置を示し、ここで、／は真空容器
、λは真空容器／内に配置した陰極電極、３は陰極電極
−上のターゲット、ｌは真空容器ｌ内に配置した陽極電
極、Ｓは陽極電極ｔに取り付けた基板、乙は陰極電極λ
の外部端子２Ａを絶縁支持する絶縁体、７は陽極電極ｔ
の外部端子ＩＩＡを絶縁支持する絶縁体、ざは陰極電極
２に給電する窩周変高圧′匿源、９ＡおよびｑＢは負お
よび正の直流バイアス電源、／θはこれら直流バイアス
電源ｑＡおよび９Ｂからの負および正バイアスを切替え
て陽極電極ヶに印加するだめのスイッチ、ｌ／は真空容
器／にスパッタガスを導入する導入バルブ、１２は真空
容器／からの排気口、／３はターゲット３に対するシャ
ッターである。真空容器／は接地しておく。
板型高周波スパッタ装置を示し、ここで、／は真空容器
、λは真空容器／内に配置した陰極電極、３は陰極電極
−上のターゲット、ｌは真空容器ｌ内に配置した陽極電
極、Ｓは陽極電極ｔに取り付けた基板、乙は陰極電極λ
の外部端子２Ａを絶縁支持する絶縁体、７は陽極電極ｔ
の外部端子ＩＩＡを絶縁支持する絶縁体、ざは陰極電極
２に給電する窩周変高圧′匿源、９ＡおよびｑＢは負お
よび正の直流バイアス電源、／θはこれら直流バイアス
電源ｑＡおよび９Ｂからの負および正バイアスを切替え
て陽極電極ヶに印加するだめのスイッチ、ｌ／は真空容
器／にスパッタガスを導入する導入バルブ、１２は真空
容器／からの排気口、／３はターゲット３に対するシャ
ッターである。真空容器／は接地しておく。
ターゲット３としては、高純度の金１・４ガリウム（Ｇ
ａ）（純度６Ｎ〜７Ｎ）を、ステンレス製容器（例えば
ｌ（Ｑ ｆ７ｍφ×Ｓ〕ＩＩＦＩ ｔ ）に収容したも
のを用いる。基板Ｓについては、導電性基板とするとき
には、アルミニウム（Ａ、／）、ニッケル（Ｎｉ）、モ
リプデｙ（Ｎｏ）、りｏ ム（Ｏｒ） ＋金（Ａｕ）、
白金（Ｐｔ）などの金属を光学研磨したガラス基板に蒸
着したものを用いる。絶縁性基板とするときには、光学
研磨したサファイアのＯ＠ｆたはＲ面を用いる。
ａ）（純度６Ｎ〜７Ｎ）を、ステンレス製容器（例えば
ｌ（Ｑ ｆ７ｍφ×Ｓ〕ＩＩＦＩ ｔ ）に収容したも
のを用いる。基板Ｓについては、導電性基板とするとき
には、アルミニウム（Ａ、／）、ニッケル（Ｎｉ）、モ
リプデｙ（Ｎｏ）、りｏ ム（Ｏｒ） ＋金（Ａｕ）、
白金（Ｐｔ）などの金属を光学研磨したガラス基板に蒸
着したものを用いる。絶縁性基板とするときには、光学
研磨したサファイアのＯ＠ｆたはＲ面を用いる。
スパッタを開始する前に、真空容器ｌを、排気口１２を
通して、ｊＸ／θ−７〜／θ−８ＴｏｒｒＯ高真空度に
しておく。スパッタ・ガスとして、アルゴン（Ａｒ）ガ
スと窒素（Ｎ２）ガスとを適当な混合比にした混合ガス
を導入バルブ／／を通して真空容器／内に導入する。Ａ
ｒとＮ２との混合ガスによるスパッタ・ガス圧を３〜ｊ
ｘ／θ−２Ｔｏｒｒに設定する。
通して、ｊＸ／θ−７〜／θ−８ＴｏｒｒＯ高真空度に
しておく。スパッタ・ガスとして、アルゴン（Ａｒ）ガ
スと窒素（Ｎ２）ガスとを適当な混合比にした混合ガス
を導入バルブ／／を通して真空容器／内に導入する。Ａ
ｒとＮ２との混合ガスによるスパッタ・ガス圧を３〜ｊ
ｘ／θ−２Ｔｏｒｒに設定する。
スパッタリングのだめの高周波高圧電源ざの電圧を０．
７〜Ｏ，ワｋＶに設定する。スパッタ・パワーは、との
高周波設定電圧に対応して、〃〜ｍ ｗとなる。ターゲ
ット３と基板３との間隔を〃〜Ｓθｔｒａｒｔに設定す
る。基板温度は、陽極電極ダに埋込まれた抵抗加熱ヒー
ター（図示せず）によりｌＳＯ〜ａＳＯ℃の低温合成基
板温度に設定する。
７〜Ｏ，ワｋＶに設定する。スパッタ・パワーは、との
高周波設定電圧に対応して、〃〜ｍ ｗとなる。ターゲ
ット３と基板３との間隔を〃〜Ｓθｔｒａｒｔに設定す
る。基板温度は、陽極電極ダに埋込まれた抵抗加熱ヒー
ター（図示せず）によりｌＳＯ〜ａＳＯ℃の低温合成基
板温度に設定する。
ここで、本スパッタを開始するのに先立って、シャッタ
ー７３をターゲット３の上部に位置させてプリスパッタ
を２〜１時間にわたって実施し、Ｇａターゲット３の表
面を十分に安定化させる。
ー７３をターゲット３の上部に位置させてプリスパッタ
を２〜１時間にわたって実施し、Ｇａターゲット３の表
面を十分に安定化させる。
かかるプリスパッタ終了後、シャッター１３を取シ除き
、本スパッタを／〜弘待時間わたり実施する。この本ス
パッタ時に直流バイアス電源９Ａまたは９Ｂよりスイッ
チ１０を介して陽極電極ＩＩＶｃ。
、本スパッタを／〜弘待時間わたり実施する。この本ス
パッタ時に直流バイアス電源９Ａまたは９Ｂよりスイッ
チ１０を介して陽極電極ＩＩＶｃ。
負または正の極性の直流バイアス電圧を０− ／３０■
の範囲で印加する。以上のように、プラズマ励起したＡ
ｒおよびＮ２ガスでＧａターゲット３をスパッタし、励
起した（ｙａイオンとＮイオンとを反応させて適当な入
射エネルギーで基板ｊに衝突させ、基板Ｓ上にＧａＮ薄
膜を堆積させる。
の範囲で印加する。以上のように、プラズマ励起したＡ
ｒおよびＮ２ガスでＧａターゲット３をスパッタし、励
起した（ｙａイオンとＮイオンとを反応させて適当な入
射エネルギーで基板ｊに衝突させ、基板Ｓ上にＧａＮ薄
膜を堆積させる。
なお、直流バイアスを印加する高周波スパッタ装置とし
ては、この平行平板型の他に、同心半球型あるいはマグ
ネトロン型高周波スパッタ装置も用いることが可能であ
る。
ては、この平行平板型の他に、同心半球型あるいはマグ
ネトロン型高周波スパッタ装置も用いることが可能であ
る。
以下に具体的実施例により、本発明にょるＣ ｔＸ＋配
向ＧａＮ薄膜の作製例を説明する。
向ＧａＮ薄膜の作製例を説明する。
（実施例１）
基板としては、光学研磨したコーニング７０３９ガラス
上に）ｌを蒸着した導電性基板を用いた。スパッタガス
であるＡｒガスとＮ２ガスとのン昆合比を３ニアに設定
し、ガス圧を４’Ｘ／θ−２Ｔｏｒｒに設定した。基板
温度を３００℃に設定し、ターゲットと基板との間隔を
ψｍｍに設定した。スパッタ高周波電圧を０．ｌｒ３
ｋＶに定め、スパッタ・パワーを３θＷにした。Ｇａタ
ーゲットの表面を十分に安定させるためにブリスパッタ
時間をグ時間にしだ。
上に）ｌを蒸着した導電性基板を用いた。スパッタガス
であるＡｒガスとＮ２ガスとのン昆合比を３ニアに設定
し、ガス圧を４’Ｘ／θ−２Ｔｏｒｒに設定した。基板
温度を３００℃に設定し、ターゲットと基板との間隔を
ψｍｍに設定した。スパッタ高周波電圧を０．ｌｒ３
ｋＶに定め、スパッタ・パワーを３θＷにした。Ｇａタ
ーゲットの表面を十分に安定させるためにブリスパッタ
時間をグ時間にしだ。
ブリスパッタ終了後に本スパッタを２時間実施した。こ
こで、膜の堆積速度はＯＪ！ｒμｍ／ｈｒであった。か
かる本スパッタの際、直流バイアス電圧をパラメータと
し、−／１０〜／！；ＯＶの範囲で各試料ごとに印加電
圧値を変化させた。
こで、膜の堆積速度はＯＪ！ｒμｍ／ｈｒであった。か
かる本スパッタの際、直流バイアス電圧をパラメータと
し、−／１０〜／！；ＯＶの範囲で各試料ごとに印加電
圧値を変化させた。
第一図に、このようにして作製したＧａＮ薄膜のＣ軸配
向性の直流バイアス電圧依存性を示す。図の横軸は印加
した直流バイアス電圧であり、縦軸はＧａＮ薄膜の（０
０，２）面からのＸ線回折強度である。
向性の直流バイアス電圧依存性を示す。図の横軸は印加
した直流バイアス電圧であり、縦軸はＧａＮ薄膜の（０
０，２）面からのＸ線回折強度である。
なお、（００，２）面からの回折強度が強い程Ｃ軸配向
性が大きいことＫなる。
性が大きいことＫなる。
図に示すように、印加電圧が−１００ Ｖの時に（ｏｏ
、２）面からのＸ線回折強度が顕著に大きくなり、ピー
クを形成した。印加電圧を正極性にするのに従い、（０
０２）面からのＸ線回折強度は減少し、＋／３０ Ｖの
ときに回折強度は消滅し、Ｃ軸配向性がなくなった。こ
のように、本発明によれば、ＧａＮ薄膜のＣ軸配向性を
＠極電極に印加した・直流バイアス電圧により制御でき
ることがわかった。この実施列の場合、Ｃ軸配向ＧａＮ
薄膜作製のための印加Ｔｉ圧は−１００Ｖが最適であっ
た。
、２）面からのＸ線回折強度が顕著に大きくなり、ピー
クを形成した。印加電圧を正極性にするのに従い、（０
０２）面からのＸ線回折強度は減少し、＋／３０ Ｖの
ときに回折強度は消滅し、Ｃ軸配向性がなくなった。こ
のように、本発明によれば、ＧａＮ薄膜のＣ軸配向性を
＠極電極に印加した・直流バイアス電圧により制御でき
ることがわかった。この実施列の場合、Ｃ軸配向ＧａＮ
薄膜作製のための印加Ｔｉ圧は−１００Ｖが最適であっ
た。
（夕施例２）
基板としては光学研磨したサファイアＣ面の絶縁性基板
を用いた。他の作製条件、スパッタガス混合比およびガ
ス圧、基板温度、ターゲット・基板間隔、スパッタ電圧
、ブリスパッタ時間、本スパッタ時間は実施例１と同一
にした。
を用いた。他の作製条件、スパッタガス混合比およびガ
ス圧、基板温度、ターゲット・基板間隔、スパッタ電圧
、ブリスパッタ時間、本スパッタ時間は実施例１と同一
にした。
第３図に、これらの条件下で作製したＧａＮ薄膜のＣ軸
配向性の１σ流バイアス依存性を示す。この実施例の場
合、−ｉｓｏ ｖまでの負極性では、（ｏｏ、２）面か
らの回折強度は大きく、Ｃ軸配向性を示したが、正極性
に々ると、回折強度は弱寸り、十／！；ＯＶで消滅した
。従って、この場合、印加電圧を負極性にすることがＣ
軸配向膜を得るために必要であることがわかる。
配向性の１σ流バイアス依存性を示す。この実施例の場
合、−ｉｓｏ ｖまでの負極性では、（ｏｏ、２）面か
らの回折強度は大きく、Ｃ軸配向性を示したが、正極性
に々ると、回折強度は弱寸り、十／！；ＯＶで消滅した
。従って、この場合、印加電圧を負極性にすることがＣ
軸配向膜を得るために必要であることがわかる。
実施例１および２で作製したＣ軸配向ＧａＮ薄膜の電気
抵抗−１ｔ’ｆ、 ｚ ＧａとＮとの化学当量比が適当
であるため、Ｎ欠陥が少なく、高抵抗（抵抗率〉／θ９
Ω鍋）が得られた。
抵抗−１ｔ’ｆ、 ｚ ＧａとＮとの化学当量比が適当
であるため、Ｎ欠陥が少なく、高抵抗（抵抗率〉／θ９
Ω鍋）が得られた。
実施例１および２で述べたように、Ｃ軸配向したＧａＮ
薄膜を得るためには、直流バイアス電圧■ｂを負極性（
ＯＶ）Ｖ５）−７！；ＯＶ ）にする必要がある。更に
、この直流バイアス電圧の印加は、Ｃ軸配向性への効果
とともに、基板に到達するＧａイオンおよびＮイオンの
入射エネルギーを制御することによシ、Ｎ欠陥が少なく
、化学当量比的なＧａＮ膜の作製を可能にしておシ、高
抵抗膜を得るのに極めて効果がある。
薄膜を得るためには、直流バイアス電圧■ｂを負極性（
ＯＶ）Ｖ５）−７！；ＯＶ ）にする必要がある。更に
、この直流バイアス電圧の印加は、Ｃ軸配向性への効果
とともに、基板に到達するＧａイオンおよびＮイオンの
入射エネルギーを制御することによシ、Ｎ欠陥が少なく
、化学当量比的なＧａＮ膜の作製を可能にしておシ、高
抵抗膜を得るのに極めて効果がある。
次に、Ａ’ｘＧａ＋−ｘＮ （０＜ Ｘ ＜ ／ ）薄
膜の作製の場合、ステンレス容器に収容したＧａ金属上
にＡ１片（純度４Ｎ）を浮かせたものをターゲットとし
て用いる。Ａ１片の面積を変えることで、組成比Ｘを制
御する。以下に、との場合の具体的実施例について述べ
る。
膜の作製の場合、ステンレス容器に収容したＧａ金属上
にＡ１片（純度４Ｎ）を浮かせたものをターゲットとし
て用いる。Ａ１片の面積を変えることで、組成比Ｘを制
御する。以下に、との場合の具体的実施例について述べ
る。
（実施例５）
基板は、実施例１と同じく、光学研磨したコーニング７
０Ｊタガラス上にｈｔを蒸着した導電性基板を用いた。
０Ｊタガラス上にｈｔを蒸着した導電性基板を用いた。
ＧａとＡＩのスパッタ率をほぼ同じとして、組成比に合
わせて面積比を定めた。例えば、ｘ ＝ ０．／の場合
、Ａ１片の面積をＧａ表面積の／／／θにする。基板温
度を３００−１Ｉ００℃、Ａ、ｒ −Ｎ２混合ガス（混
合比３ニア）をスパックガスとし、スパッタ・ガス圧４
／ Ｎｒ Ｘ ／θ−Ｔ ｏ ｒ ｒ ％スパッタ・バ
１７−２０〜４Ｉ０Ｗ 、 陽極ｔｆｉ ０．７〜０．
９ ｋＶ 、基板・ターゲット間隔侵闘、プリスパッタ
時間コル１時間、本スパッタ時間／〜３時間に各々設定
した。
わせて面積比を定めた。例えば、ｘ ＝ ０．／の場合
、Ａ１片の面積をＧａ表面積の／／／θにする。基板温
度を３００−１Ｉ００℃、Ａ、ｒ −Ｎ２混合ガス（混
合比３ニア）をスパックガスとし、スパッタ・ガス圧４
／ Ｎｒ Ｘ ／θ−Ｔ ｏ ｒ ｒ ％スパッタ・バ
１７−２０〜４Ｉ０Ｗ 、 陽極ｔｆｉ ０．７〜０．
９ ｋＶ 、基板・ターゲット間隔侵闘、プリスパッタ
時間コル１時間、本スパッタ時間／〜３時間に各々設定
した。
本スパック時の直流バイアス電圧を−１００ Ｖ〜−７
！；ＯＶに設定し、高抵抗のＣ軸配向ＡｌｘＧａ１−ｘ
）■（０＜Ｘ＜／）を作製した。
！；ＯＶに設定し、高抵抗のＣ軸配向ＡｌｘＧａ１−ｘ
）■（０＜Ｘ＜／）を作製した。
（実施例４）
光学研磨したサファイアＣ面を絶縁性基板として用い／
こ。ターゲット上のＧａとＡＩとの面積比を、実施例５
の場合と同じく、組成比に合わせて設定した。他の作製
条件を実施例５の場合と同様に設定し／こ。本スパッタ
時の直流バイアスを一／ｊＯＶ捷での負極性値ＶＣ設定
し、高抵抗のＣ軸配向ＡｊｘＧａ、 −ＸＮ （０＜ｘ
＜／ ）を作製した。
こ。ターゲット上のＧａとＡＩとの面積比を、実施例５
の場合と同じく、組成比に合わせて設定した。他の作製
条件を実施例５の場合と同様に設定し／こ。本スパッタ
時の直流バイアスを一／ｊＯＶ捷での負極性値ＶＣ設定
し、高抵抗のＣ軸配向ＡｊｘＧａ、 −ＸＮ （０＜ｘ
＜／ ）を作製した。
次に、ＩｎＮ薄膜の作製のＩ０合、Ｉｎ （純度、＜Ｎ
）をステンレス容器に収容したものをターゲットとして
用いる。以−１にその具体的実施例について述べる。
）をステンレス容器に収容したものをターゲットとして
用いる。以−１にその具体的実施例について述べる。
（実施例５）
導電性基板とし゛Ｃ１実施例１および５で述べたガラス
基板上のＡ／蒸着膜または低抵抗のＳｉ基板を用いた。
基板上のＡ／蒸着膜または低抵抗のＳｉ基板を用いた。
Ｔ、ｎＮ薄膜作製の場合、基板温度はｉｓ。
〜ｔｉｏｏ℃に設定した。Ａｒ −Ｎ２混合ガス（混合
比３ニア）をスパッタガスとし、スパック・ガス圧２〜
ｌ）Ｘ／θ Ｔｏｒｒ ｚ スパッタ・パワー２θ〜４
１０Ｗ１陽極電圧０．７〜０．９ ｋＶ 、基板・ター
ゲット間隔り栴、ブリスパッタ時間λ時間、本スパッタ
時間、７〜３時間に各々設定した。本スパッタ時の直流
バイアス電圧を−１００ Ｖ〜−１ｓｏ ｖに設定し、
０軸配向のＩｎＮ薄膜を作製した。この場合、膜の抵抗
は１０−１〜／θ−２Ω霊であったが、通常のＣＶＤ法
によるＩｎＮ薄膜の抵抗値／θ−４Ωαに比べると高抵
抗膜が得られた。
比３ニア）をスパッタガスとし、スパック・ガス圧２〜
ｌ）Ｘ／θ Ｔｏｒｒ ｚ スパッタ・パワー２θ〜４
１０Ｗ１陽極電圧０．７〜０．９ ｋＶ 、基板・ター
ゲット間隔り栴、ブリスパッタ時間λ時間、本スパッタ
時間、７〜３時間に各々設定した。本スパッタ時の直流
バイアス電圧を−１００ Ｖ〜−１ｓｏ ｖに設定し、
０軸配向のＩｎＮ薄膜を作製した。この場合、膜の抵抗
は１０−１〜／θ−２Ω霊であったが、通常のＣＶＤ法
によるＩｎＮ薄膜の抵抗値／θ−４Ωαに比べると高抵
抗膜が得られた。
（実施例６）
光学研磨したサファイアＣ面まだは石英ガラス基板を絶
縁性基板として用いた。他の作製条件は実施例５と同じ
に設定した。本スパッタ時の直流バイアスを−／！ｒＯ
Ｖ”ｉでの負極性値に設定し、Ｃ軸配向ＩｎＮ ｌ戻を
作製した。
縁性基板として用いた。他の作製条件は実施例５と同じ
に設定した。本スパッタ時の直流バイアスを−／！ｒＯ
Ｖ”ｉでの負極性値に設定し、Ｃ軸配向ＩｎＮ ｌ戻を
作製した。
なお、直流バイアス電圧を印加した高周波スパッタ法に
よる本発明の薄膜作製方法は、ＧａＮ 。
よる本発明の薄膜作製方法は、ＧａＮ 。
ＡｌｘＣａ、−ＸＮ （０＜ ｘ ＜ ／ ）およびＩ
ｎＮ以外に、これらの混晶系であるＧａｙＩｎ、−ｙＮ
（０＜ ｙ ＜ ／ ） 。
ｎＮ以外に、これらの混晶系であるＧａｙＩｎ、−ｙＮ
（０＜ ｙ ＜ ／ ） 。
Ａ１７Ｉｎ１−２Ｎ （０＜ Ｚ ＜ ／ ）のＣ軸配
向膜の作製にも有効に適用可能である。
向膜の作製にも有効に適用可能である。
（効 果）
以上説明したように、本発明では、高抵抗Ｃ軸配向Ｇａ
ＮおよびＡｌｘＣａ、−ｘＮ （０＜ ｘ ＜ ／ ）
薄膜とＣ軸配向ＩｎＮ薄膜を直流バイアス電圧を印加し
た反応性スパッタ法により低基板湛歴で作製できるから
、従来の高基板温度のＣＶＤ法に比べ、作製が容易であ
シ、経済的に優れているという利点を有する。
ＮおよびＡｌｘＣａ、−ｘＮ （０＜ ｘ ＜ ／ ）
薄膜とＣ軸配向ＩｎＮ薄膜を直流バイアス電圧を印加し
た反応性スパッタ法により低基板湛歴で作製できるから
、従来の高基板温度のＣＶＤ法に比べ、作製が容易であ
シ、経済的に優れているという利点を有する。
本発明によれば、金属膜上に高抵抗のＧａＮおよびＡｌ
ｘＧａ、−ｘＮ（Ｏ＜ｘ＜／）薄膜を作製することが可
能であり、従来のにＶＤ法のような高抵抗を？灯るため
のドーピング過程が不要であるから、ＭＩＳ措造素子を
作り易いという利点を有するっさらに寸だ、この高抵抗
の０軸配向Ｇａ１ｌおよびＡｌｘＣａ、−ｘＮ （０＜
ｘ ＜ ／ ｌ薄膜は、その上にＧａＮおよびＡ、１
ｘＧａ、−ｘＮ （０＜ ｘ ＜ ／ ）エピタキシャ
ル膜を成長させるだめの基板としても利用できるという
利点を有する。
ｘＧａ、−ｘＮ（Ｏ＜ｘ＜／）薄膜を作製することが可
能であり、従来のにＶＤ法のような高抵抗を？灯るため
のドーピング過程が不要であるから、ＭＩＳ措造素子を
作り易いという利点を有するっさらに寸だ、この高抵抗
の０軸配向Ｇａ１ｌおよびＡｌｘＣａ、−ｘＮ （０＜
ｘ ＜ ／ ｌ薄膜は、その上にＧａＮおよびＡ、１
ｘＧａ、−ｘＮ （０＜ ｘ ＜ ／ ）エピタキシャ
ル膜を成長させるだめの基板としても利用できるという
利点を有する。
さらに加えて、本発明では、普及度の高い高周波スパッ
タ法を用いているので、工業化を図り易いという利点も
有する。
タ法を用いているので、工業化を図り易いという利点も
有する。
第１図は本発明を実施するだめの平行平板型高周波スパ
ッタ装置の一例を示す模式図、第２図けＡ／を蒸着した
導電性基板を用いたときのＣ軸配向性の直流バイアス電
圧依存性を示す特性曲線図、 第３図はザファイアＣ面絶縁性基板を用いたときのＣ軸
配向性の直流バイアス依存性を示す特性曲線図である。 ／・・・真空容器、 −・・・陰極電極１ ．２Ａ・・・陰極外部端子、 ３・・・ターゲット、 ダ・・・陽極電極、 ｌＩＡ・・・陽極外部端子、 ｊ・・・基板、 ６．７・・絶縁体、 ｔ・・・高周波高圧電源、 ９Ａ 、 ９Ｂ・・・直流バイアス電源、／θ・・・ス
イッチ、 １／・・・スパッタ・ガス導入バルブ、／２・・・排気
「１． １３・・・シャッター。 特許出願人 Ｈ本電信ｂｖ話公社 代理人 弁理士 谷 硅 − −１５０−１００−５００５０１００１５０直流バイア
ス電圧（Ｖ） −１５０−１００−５００５０１００１５０直シ克バイ
アス電圧（Ｖ）
ッタ装置の一例を示す模式図、第２図けＡ／を蒸着した
導電性基板を用いたときのＣ軸配向性の直流バイアス電
圧依存性を示す特性曲線図、 第３図はザファイアＣ面絶縁性基板を用いたときのＣ軸
配向性の直流バイアス依存性を示す特性曲線図である。 ／・・・真空容器、 −・・・陰極電極１ ．２Ａ・・・陰極外部端子、 ３・・・ターゲット、 ダ・・・陽極電極、 ｌＩＡ・・・陽極外部端子、 ｊ・・・基板、 ６．７・・絶縁体、 ｔ・・・高周波高圧電源、 ９Ａ 、 ９Ｂ・・・直流バイアス電源、／θ・・・ス
イッチ、 １／・・・スパッタ・ガス導入バルブ、／２・・・排気
「１． １３・・・シャッター。 特許出願人 Ｈ本電信ｂｖ話公社 代理人 弁理士 谷 硅 − −１５０−１００−５００５０１００１５０直流バイア
ス電圧（Ｖ） −１５０−１００−５００５０１００１５０直シ克バイ
アス電圧（Ｖ）
Claims (1)
- 【特許請求の範囲】 １） ／３０−１１！；０℃に加熱した導電性または絶
縁性基板上に、ＧａまたはＧａとＡｌをターゲットとし
て、基板側が陰極になるようにｏ −ｉｓ。 ■の直流バイアスを印加し、アルゴンと窒素の混合雰囲
気中で高周波スパッタを行い、Ｃ軸配向の抵抗率１０’
Ωα以上の高抵抗Ａ／ＸＧａ、−，Ｎ（Ｏ≦Ｘ〈／）薄
膜を形成することを特徴とする化合物半導体薄膜の作製
方法。 ２） ／ｇｏ−ＩＡｓｏ℃に加熱した導電性または絶縁
性基板上にＩｎをターゲットとして、基板側が陰極にな
るようにｏ −ｉｓｏ ｖの直流バイアスを印加し、ア
ルゴンと窒素の混合雰囲気中で高周波スパッタを行い、
Ｃ軸配向のＩｎＮ薄膜を形成することを特徴とする化合
物半導体薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14670083A JPS6039819A (ja) | 1983-08-12 | 1983-08-12 | 化合物半導体薄膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14670083A JPS6039819A (ja) | 1983-08-12 | 1983-08-12 | 化合物半導体薄膜の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6039819A true JPS6039819A (ja) | 1985-03-01 |
Family
ID=15413574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14670083A Pending JPS6039819A (ja) | 1983-08-12 | 1983-08-12 | 化合物半導体薄膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039819A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362672A (en) * | 1988-06-17 | 1994-11-08 | Tadahiro Ohmi | Method of forming a monocrystalline film having a closed loop step portion on the substrate |
| WO2008041499A1 (en) | 2006-09-29 | 2008-04-10 | Showa Denko K.K. | Filming method for iii-group nitride semiconductor laminated structure |
| JP2008198705A (ja) * | 2007-02-09 | 2008-08-28 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| JP2008306113A (ja) * | 2007-06-11 | 2008-12-18 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| JP2009049234A (ja) * | 2007-08-21 | 2009-03-05 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| WO2009041256A1 (ja) * | 2007-09-27 | 2009-04-02 | Showa Denko K.K. | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ |
| JP2010147497A (ja) * | 2006-10-10 | 2010-07-01 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の積層構造の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法 |
| US7749785B2 (en) | 2007-05-02 | 2010-07-06 | Showa Denko K.K. | Manufacturing method of group III nitride semiconductor light-emitting device |
| JP2011082570A (ja) * | 2011-01-11 | 2011-04-21 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| US8080484B2 (en) | 2008-03-12 | 2011-12-20 | Showa Denko K.K. | Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp |
| US8097482B2 (en) | 2007-06-11 | 2012-01-17 | Showa Denko K.K | Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp |
| US8198179B2 (en) | 2007-02-21 | 2012-06-12 | Showa Denko K.K. | Method for producing group III nitride semiconductor light-emitting device |
| US8765507B2 (en) | 2007-11-29 | 2014-07-01 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp |
| US8802187B2 (en) | 2007-02-19 | 2014-08-12 | Showa Denko K.K. | Solar cell and process for producing the same |
-
1983
- 1983-08-12 JP JP14670083A patent/JPS6039819A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362672A (en) * | 1988-06-17 | 1994-11-08 | Tadahiro Ohmi | Method of forming a monocrystalline film having a closed loop step portion on the substrate |
| WO2008041499A1 (en) | 2006-09-29 | 2008-04-10 | Showa Denko K.K. | Filming method for iii-group nitride semiconductor laminated structure |
| US8389313B2 (en) | 2006-09-29 | 2013-03-05 | Toyoda Gosei Co., Ltd. | Deposition method of III group nitride compound semiconductor laminated structure |
| JP2010147497A (ja) * | 2006-10-10 | 2010-07-01 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の積層構造の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2008198705A (ja) * | 2007-02-09 | 2008-08-28 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| US8802187B2 (en) | 2007-02-19 | 2014-08-12 | Showa Denko K.K. | Solar cell and process for producing the same |
| US8198179B2 (en) | 2007-02-21 | 2012-06-12 | Showa Denko K.K. | Method for producing group III nitride semiconductor light-emitting device |
| US7749785B2 (en) | 2007-05-02 | 2010-07-06 | Showa Denko K.K. | Manufacturing method of group III nitride semiconductor light-emitting device |
| US8097482B2 (en) | 2007-06-11 | 2012-01-17 | Showa Denko K.K | Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp |
| JP2008306113A (ja) * | 2007-06-11 | 2008-12-18 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| JP2009049234A (ja) * | 2007-08-21 | 2009-03-05 | Showa Denko Kk | Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ |
| JP2009081406A (ja) * | 2007-09-27 | 2009-04-16 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ |
| WO2009041256A1 (ja) * | 2007-09-27 | 2009-04-02 | Showa Denko K.K. | Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ |
| US8765507B2 (en) | 2007-11-29 | 2014-07-01 | Toyoda Gosei Co., Ltd. | Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp |
| US8080484B2 (en) | 2008-03-12 | 2011-12-20 | Showa Denko K.K. | Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp |
| US8227359B2 (en) | 2008-03-12 | 2012-07-24 | Showa Denko K.K. | Method for manufacturing group III nitride semiconductor layer, method for manufacturing group III nitride semiconductor light-emitting device, and group III nitride semiconductor light-emitting device, and lamp |
| JP2011082570A (ja) * | 2011-01-11 | 2011-04-21 | Showa Denko Kk | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6039819A (ja) | 化合物半導体薄膜の作製方法 | |
| JPS60173829A (ja) | 化合物半導体薄膜の成長方法 | |
| JPS63188938A (ja) | 窒化ガリウム系化合物半導体の気相成長方法 | |
| JP3716440B2 (ja) | ホウ素含有窒化アルミニウム薄膜および製造方法 | |
| US3551312A (en) | Vacuum evaporation deposition of group iii-a metal nitrides | |
| JPH0331678B2 (ja) | ||
| JPS6156163B2 (ja) | ||
| Fukushima et al. | Characteristics of TiO2 coatings produced by the reactive ionized cluster beam method | |
| JPS61179527A (ja) | 化合物半導体単結晶膜の成長方法および装置 | |
| JPS6348817A (ja) | エピタキシヤル成長方法 | |
| JPH0637355B2 (ja) | 炭化珪素単結晶膜の製造方法 | |
| JPS62186528A (ja) | 堆積膜形成法 | |
| JPS62229823A (ja) | 不純物添加化合物半導体結晶の成長方法 | |
| JPS61218185A (ja) | 青色発光素子の製造法 | |
| CN112794294A (zh) | 高纯氮化锌粉材料的制备 | |
| JPH03171634A (ja) | Ｆｅｔ用電極形成層付エピタキシャルウェーハ | |
| JPH11330098A (ja) | ｎ型ＺｎＴｅ半導体の製造方法 | |
| JPH0637356B2 (ja) | 炭化珪素単結晶膜の製造方法 | |
| JPS6247176A (ja) | 青色発光素子の製造法 | |
| JP2521953B2 (ja) | 半導体化炭素薄膜の製造方法 | |
| CN113621942A (zh) | 一种铝掺杂氧化镓膜及其制备方法 | |
| JPH0414215A (ja) | 半導体薄膜及びその製造方法 | |
| JPS61218184A (ja) | 青色発光素子及びその製造方法 | |
| JPS61252675A (ja) | 青色発光素子及びその製造法 | |
| JPS62229826A (ja) | 堆積膜形成法 |