WO2010038740A1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
WO2010038740A1
WO2010038740A1 PCT/JP2009/066955 JP2009066955W WO2010038740A1 WO 2010038740 A1 WO2010038740 A1 WO 2010038740A1 JP 2009066955 W JP2009066955 W JP 2009066955W WO 2010038740 A1 WO2010038740 A1 WO 2010038740A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light emitting
layer
semiconductor layer
manufacturing
Prior art date
Application number
PCT/JP2009/066955
Other languages
English (en)
French (fr)
Inventor
克輝 楠木
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008258855A external-priority patent/JP2010092934A/ja
Priority claimed from JP2008335020A external-priority patent/JP2010157609A/ja
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to US13/121,478 priority Critical patent/US8592240B2/en
Publication of WO2010038740A1 publication Critical patent/WO2010038740A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Definitions

  • the present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly to a method for manufacturing a semiconductor light emitting device having a group III compound semiconductor layer.
  • a compound semiconductor layer is formed on a substrate made of a sapphire single crystal, and a positive electrode, a negative electrode, and the like are further provided.
  • a surface to be ground is ground and polished, and then cut into an appropriate shape to prepare a light emitting element chip (see Patent Document 1).
  • An object of the present invention is to have a step of forming a group III compound semiconductor layer on a substrate made of a material different from the material constituting the semiconductor layer, and to provide a wavelength distribution ⁇ of the emission wavelength of the obtained semiconductor light emitting device.
  • An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of reducing the size of the semiconductor light emitting device.
  • a method for manufacturing a semiconductor light emitting device having a group III compound semiconductor layer wherein a warp amount H is in a range of ⁇ 30 ⁇ m and a total thickness is provided on a substrate having a diameter D and a thickness d.
  • An element manufacturing method is provided. 0.7 ⁇ 10 2 ⁇ (D / d) ⁇ 1.5 ⁇ 10 2 (1)
  • the group III compound semiconductor layer preferably contains a group III nitride.
  • the diameter D of the substrate to be used is preferably in the range of 50 mm to 155 mm, and the thickness d of the substrate is preferably in the range of 0.4 mm to 1.5 mm.
  • the warpage amount H of the substrate is selected from the ranges of 0 ⁇ H ⁇ 30 ⁇ m and ⁇ 30 ⁇ m ⁇ H ⁇ 0. Further, it is preferable that the warpage amount H of the substrate is selected from the range of ⁇ 10 ⁇ m ⁇ H ⁇ 0.
  • the warpage amount H of the substrate is selected from the range of 0 ⁇ H ⁇ 30 ⁇ m and ⁇ 30 ⁇ m ⁇ H ⁇ 0, and when the substrate diameter D is 100 mm to 102 mm, The warp amount H of the substrate is preferably selected from the range of ⁇ 10 ⁇ m ⁇ H ⁇ 0.
  • the substrate is preferably made of a material different from that of the group III compound semiconductor. Furthermore, the substrate is preferably made of sapphire.
  • the method for manufacturing a semiconductor light emitting device to which the present invention is applied preferably includes an intermediate layer forming step of forming an intermediate layer between the substrate and the group III compound semiconductor layer by a sputtering method.
  • the group III compound semiconductor layer is preferably formed by sequentially stacking a base layer, an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate. Further, the group III compound semiconductor layer is preferably formed on the substrate by metal organic chemical vapor deposition.
  • a method for manufacturing a semiconductor light emitting device having a group III compound semiconductor layer wherein the warp amount H is in a range of ⁇ 30 ⁇ m ⁇ H ⁇ 0, and the substrate has a diameter D and a thickness d.
  • a semiconductor light emitting device comprising a semiconductor layer forming step for forming a group III compound semiconductor layer on the substrate, wherein the diameter D and the thickness d of the substrate satisfy the relationship of the following formula (1):
  • a method is provided. 0.7 ⁇ 10 2 ⁇ (D / d) ⁇ 1.5 ⁇ 10 2 (1)
  • the group III compound semiconductor layer preferably contains a group III nitride.
  • the diameter D of the substrate to be used is preferably in the range of 50 mm to 155 mm, and the thickness d of the substrate is preferably in the range of 0.4 mm to 1.5 mm.
  • the warpage amount H of the substrate is selected from the range of ⁇ 10 ⁇ m ⁇ H ⁇ 0.
  • the substrate is preferably made of a material different from that of the group III compound semiconductor. Furthermore, the substrate is preferably made of sapphire.
  • the method for manufacturing a semiconductor light emitting device to which the present invention is applied preferably includes an intermediate layer forming step of forming an intermediate layer between the substrate and the group III compound semiconductor layer by a sputtering method.
  • the group III compound semiconductor layer is preferably formed by sequentially stacking a base layer, an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a substrate. Further, the group III compound semiconductor layer is preferably formed on the substrate by metal organic chemical vapor deposition.
  • the warp amount H is in the range of ⁇ 30 ⁇ m.
  • a substrate in which the relationship between the diameter D and the thickness d of the substrate satisfies the formula (1) described above light emission within the same substrate can be achieved without being affected by a plurality of processes in the manufacturing process.
  • a semiconductor wafer (semiconductor light emitting element) having a small standard deviation ⁇ (hereinafter also referred to as wavelength distribution; unit: nm) of the light emission wavelength of the layer can be manufactured.
  • the wavelength distribution ⁇ can be 6 nm or less, preferably 5 nm or less.
  • the semiconductor light emitting device manufactured in the present embodiment usually has a predetermined substrate and a compound semiconductor layer formed on the substrate.
  • the compound semiconductor constituting the compound semiconductor layer include a III-V group compound semiconductor, a II-VI group compound semiconductor, a IV-IV group compound semiconductor, and the like.
  • a III-V group compound semiconductor is preferable, and among these, a group III nitride compound semiconductor is preferable.
  • a semiconductor light emitting device having a group III nitride compound semiconductor will be described as an example.
  • FIG. 1 is a diagram illustrating an example of a semiconductor light emitting device manufactured in the present embodiment.
  • a base layer 13 an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are sequentially stacked on an intermediate layer 12 formed on a substrate 11. These constitute the group III compound semiconductor layer 20.
  • a translucent positive electrode 17 is laminated on the p-type semiconductor layer 16, a positive electrode bonding pad 18 is formed thereon, and an exposed region 14d formed in the n-type contact layer 14a of the n-type semiconductor layer 14 is formed.
  • a negative electrode 19 is laminated.
  • the n-type semiconductor layer 14 formed on the base layer 13 made of a group III compound semiconductor has an n-type contact layer 14a and an n-type cladding layer 14b.
  • the light emitting layer 15 has a structure in which barrier layers 15a and well layers 15b are alternately stacked.
  • a p-type cladding layer 16a and a p-type contact layer 16b are stacked.
  • the thickness of the compound semiconductor layer 30 formed on the substrate 11 is at least 8 ⁇ m or more, preferably It is 8.5 ⁇ m or more, more preferably 9 ⁇ m or more.
  • the thickness of the compound semiconductor layer 30 is 15 ⁇ m or less, preferably 14 ⁇ m or less, and more preferably 13 ⁇ m or less. If the thickness of the compound semiconductor layer 30 is excessively thin, in particular, if the thickness of the base layer 13 and the n-type semiconductor layer 14 is thin, the crystallinity of the light-emitting layer 15 and the p-type semiconductor layer 16 to be stacked thereafter deteriorates. Therefore, when the semiconductor light emitting element 1 is formed, the light emission intensity tends to be weak.
  • the substrate 11 is made of a material different from the group III nitride compound semiconductor, and a group III nitride semiconductor crystal is epitaxially grown on the substrate 11.
  • the material constituting the substrate 11 include sapphire, silicon carbide (silicon carbide: SiC), silicon, zinc oxide, magnesium oxide, manganese oxide, zirconium oxide, manganese zinc iron oxide, magnesium aluminum oxide, zirconium boride, and oxidation.
  • Examples include gallium, indium oxide, lithium gallium oxide, lithium aluminum oxide, neodymium gallium oxide, lanthanum strontium aluminum tantalum, strontium titanium oxide, titanium oxide, hafnium, tungsten, and molybdenum.
  • the surface of the substrate 11 is preferably different in surface roughness Ra (arithmetic mean roughness) between the surface (front surface) on which the semiconductor layer is laminated and the opposite surface (back surface).
  • Ra surface roughness
  • the substrate 11 is made of a material different from that of the group III nitride compound semiconductor.
  • the intermediate layer 12 preferably has a single crystal structure from the viewpoint of the buffer function.
  • the buffer function of the intermediate layer 12 acts effectively, and the base layer 13 and the group III compound semiconductor layer 20 formed on the intermediate layer 12 are It becomes a crystal film having good orientation and crystallinity.
  • the intermediate layer 12 preferably contains Al (aluminum), and particularly preferably contains AlN (aluminum nitride) which is a group III nitride.
  • the material constituting the intermediate layer 12 is not particularly limited as long as it is a group III nitride compound semiconductor represented by the general formula AlGaInN. Furthermore, As and P may be contained as a group V.
  • the intermediate layer 12 has a composition containing Al, it is preferable to use GaAlN, and the composition of Al is preferably 50% or more.
  • a group III nitride (GaN-based compound semiconductor) containing Ga is used as a material used for the underlayer 13.
  • GaN-based compound semiconductor AlGaN or GaN is suitable.
  • the film thickness of the underlayer 13 is 0.1 ⁇ m or more, preferably 0.5 ⁇ m or more, more preferably 1 ⁇ m or more.
  • the n-type semiconductor layer 14 includes an n-type contact layer 14a and an n-type cladding layer 14b.
  • a GaN-based compound semiconductor is used in the same manner as the base layer 13.
  • the gallium nitride compound semiconductor constituting the underlayer 13 and the n-type contact layer 14a preferably has the same composition, and the total film thickness thereof is 0.1 ⁇ m to 20 ⁇ m, preferably 0.5 ⁇ m to 15 ⁇ m, The thickness is preferably set in the range of 1 ⁇ m to 12 ⁇ m.
  • the n-type cladding layer 14b is formed of AlGN, GaN, GaInN, or the like. Alternatively, a heterojunction of these structures or a superlattice structure in which a plurality of layers are stacked may be used. In the case of GaInN, it is desirable to make it larger than the GaInN band gap of the well layer 15b constituting the light emitting layer 15 described later.
  • the film thickness of the n-type cladding layer 14b is preferably in the range of 5 nm to 500 nm, more preferably 5 nm to 100 nm.
  • the light emitting layer 15 includes a barrier layer 15a made of a gallium nitride-based compound semiconductor and a well layer 15b made of a gallium nitride-based compound semiconductor containing indium alternately and repeatedly stacked. Further, the light emitting layer 15 is laminated and formed so that the barrier layer 15a is disposed on the n-type semiconductor layer 14 side and the p-type semiconductor layer 16 side, respectively. In the present embodiment, the light emitting layer 15 includes six barrier layers 15a and five well layers 15b that are alternately and repeatedly stacked. Further, barrier layers 15 a are arranged on the uppermost layer and the lowermost layer of the light emitting layer 15, respectively. Further, the well layer 15b is arranged between the barrier layers 15a.
  • the barrier layer 15a for example, a gallium nitride-based material such as Al c Ga 1-c N (0 ⁇ c ⁇ 0.3) having a larger band gap energy than the well layer 15b made of a gallium nitride-based compound semiconductor containing indium. It is preferable to use a compound semiconductor.
  • the well layer 15b is preferably made of indium gallium nitride such as Ga 1-s In s N (0 ⁇ s ⁇ 0.4), for example, as a gallium nitride compound semiconductor containing indium.
  • the film thickness of the well layer 15b is not particularly limited, but is preferably a film thickness at which a quantum effect is obtained, that is, a critical film thickness region.
  • the thickness of the well layer 15b is preferably in the range of 1 nm to 10 nm, and more preferably 2 nm to 6 nm.
  • the p-type semiconductor layer 16 includes a p-type cladding layer 16a and a p-type contact layer 16b.
  • the p-type cladding layer 16a is preferably Al d Ga 1-d N (0 ⁇ d ⁇ 0.4).
  • the film thickness of the p-type cladding layer 16a is preferably 1 nm to 400 nm, more preferably 5 nm to 100 nm.
  • Examples of the p-type contact layer 16b include a gallium nitride compound semiconductor layer containing at least Al e Ga 1-e N (0 ⁇ e ⁇ 0.5).
  • the thickness of the p-type contact layer 16b is not particularly limited, but is preferably 10 nm to 500 nm, and more preferably 50 nm to 200 nm.
  • Translucent positive electrode 17 Examples of the material constituting the translucent positive electrode 17 include ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), and GZO (ZnO—Ga). Conventionally known materials such as 2 O 3 ) can be mentioned. Moreover, the structure of the translucent positive electrode 17 is not specifically limited, A conventionally well-known structure is employ
  • the positive electrode bonding pad 18 as an electrode formed on the translucent positive electrode 17 is made of, for example, a conventionally known material such as Au, Al, Ni, or Cu.
  • the structure of the positive electrode bonding pad 18 is not particularly limited, and a conventionally known structure is employed.
  • the thickness of the positive electrode bonding pad 18 is in the range of 100 nm to 1000 nm, preferably in the range of 300 nm to 500 nm.
  • the negative electrode 19 includes a group III compound semiconductor layer 20 (an n-type semiconductor layer 14 and a light emitting layer 15) further formed on the intermediate layer 12 and the base layer 13 formed on the substrate 11. And the p-type semiconductor layer 16) are formed so as to be in contact with the n-type contact layer 14a of the n-type semiconductor layer 14. Therefore, when forming the negative electrode 19, the p-type semiconductor layer 16, the light emitting layer 15, and the n-type semiconductor layer 14 are partially removed to form an exposed region 14 d of the n-type contact layer 14 a, and the negative electrode is formed thereon. 19 is formed.
  • the material and structure of the negative electrode 19 are employed without any limitation from various conventionally known compositions and structures.
  • the negative electrode 19 is provided in the exposed region 14d of the n-type contact layer 14a by conventional means well known in this technical field.
  • the semiconductor light emitting device 1 usually forms the compound semiconductor layer 30 on the substrate 11 (semiconductor layer formation step), and then grinds the substrate 11 to a predetermined thickness, It is formed by cutting into an appropriate size. First, on a sapphire substrate 11 having a predetermined diameter D and thickness d, a gas containing a group V element and a metal material are activated and reacted with plasma to cause an intermediate layer 12 made of a group III nitride. Is deposited. Subsequently, the base layer 13, the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 are sequentially stacked on the formed intermediate layer 12.
  • the diameter D of the substrate 11 used when forming the compound semiconductor layer 30 is usually selected from the range of 50 mm to 155 mm.
  • the thickness d of the substrate 11 is usually selected from the range of 0.4 mm to 1.5 mm, preferably 0.4 mm to 1.2 mm.
  • the warpage amount H of the substrate 11 to be used is selected from a range of ⁇ 30 ⁇ m.
  • the warpage amount H of the substrate 11 is preferably selected from the ranges of 0 ⁇ H ⁇ 30 ⁇ m and ⁇ 30 ⁇ m ⁇ H ⁇ 0. Further, the warpage amount H of the substrate 11 is more preferably selected from the range of ⁇ 10 ⁇ m ⁇ H ⁇ 0.
  • the substrate 11 having a warpage amount H of less than 0 H ⁇ 0
  • the crystallinity of the underlayer 13 and the n-type semiconductor layer 14 to be epitaxially grown on the substrate 11 tends to be improved.
  • the light emission wavelength ⁇ in the same substrate of the light emitting layer 15 grown on the n-type semiconductor layer 14 becomes small, and the yield rate of the divided light emitting element chips tends to be improved.
  • the warpage amount H of the substrate 11 is selected from the ranges of 0 ⁇ H ⁇ 30 ⁇ m and ⁇ 30 ⁇ m ⁇ H ⁇ 0. It is preferable that When the diameter D of the substrate 11 is about 100 mm to 102 mm (about 4 inches), the warp amount H of the substrate 11 is preferably selected from the range of ⁇ 10 ⁇ m ⁇ H ⁇ 0.
  • the warpage amount H of the substrate 11 is defined as a SORI value measured by a laser beam oblique incidence interferometer (flatness tester) before the compound semiconductor layer 30 is formed.
  • the SORI value (SEMI standard compliant: M1-0302) is a calculation of a reference plane (the least square plane) from all measurement point data in the measurement area where the substrate 11 is not attracted, and the maximum value from the reference plane The difference from the minimum value is assumed.
  • the SORI value is an absolute value at this time, the warping direction is determined from a bird's eye view or a BOW value.
  • the BOW value starts from the center of the non-adsorbed substrate diameter, and is a sign indicating whether the starting point is above or below the reference plane (least-square plane) with respect to the farthest distance from the starting point. Turn on. In the case below, it is a negative value. Therefore, a positive value is used when the warping direction of the substrate 11 is convex, and a negative value is used when the substrate 11 is concave.
  • the diameter D and the thickness d of the substrate 11 used when forming the compound semiconductor layer 30 satisfy the relationship of the following formula (1). 0.7 ⁇ 10 2 ⁇ (D / d) ⁇ 1.5 ⁇ 10 2 (1)
  • the relationship between the diameter D and the thickness d satisfies the above formula (1).
  • the ratio (D / d) of the diameter D of the substrate 11 and the thickness d of the substrate 11 used when forming the compound semiconductor layer 30 is excessively small, the wavelength distribution ⁇ of the emission wavelength varies.
  • the amount of raw material used for the substrate 11 itself increases, this increases the cost of the substrate 11.
  • the amount to be ground increases by the grinding process of the substrate 11 described later, the throughput tends to deteriorate.
  • the intermediate layer 12 is formed on the substrate 11 by a sputtering method to react and react with the raw material. It is preferable (intermediate layer forming step).
  • the group V element is nitrogen
  • the nitrogen gas fraction in the gas when forming the intermediate layer 12 is in the range of 50% to 99% or less
  • the intermediate layer 12 is formed as a single crystal structure. .
  • the intermediate layer 12 having good crystallinity in a short time is formed on the substrate 11 as an alignment film having specific anisotropy.
  • a group III nitride semiconductor with good crystallinity grows efficiently on the intermediate layer 12.
  • an underlayer 13, an n-type semiconductor layer 14, a light-emitting layer 15 and a p-type semiconductor are formed thereon by metal organic chemical vapor deposition (MOCVD).
  • Layer 16 is preferably deposited sequentially.
  • MOCVD method hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source which is a group III source, trimethyl aluminum (TMA) or triethyl aluminum is used as an Al source.
  • TAA trimethylindium
  • TMI triethylindium
  • NH 3 ammonia
  • N 2 H 4 hydrazine
  • N 2 H 4 hydrazine
  • the dopant for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) as a Si raw material, germanium gas (GeH 4 ), tetramethyl germanium ((CH 3 ) 4 Ge), tetraethyl germanium (Ge) as a Ge raw material
  • An organic germanium compound such as (C 2 H 5 ) 4 Ge) can be used.
  • the gallium nitride compound semiconductor may contain other group III elements in addition to Al, Ga, and In. Moreover, you may contain dopant elements, such as Ge, Si, Mg, Ca, Zn, and Be, as needed. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on the film forming conditions and the like, as well as trace impurities that are included in the raw materials and reaction tube materials.
  • the underlayer 13 is formed by the MOCVD method, then each of the n-type contact layer 14a and the n-type cladding layer 14b is formed by the sputtering method, and the light emitting layer 15 thereon is formed by the MOCVD method.
  • the p-type cladding layer 16a and the p-type contact layer 16b constituting the p-type semiconductor layer 16 may be formed by reactive sputtering.
  • the translucent positive electrode 17 is formed on the p-type semiconductor layer 16 of the compound semiconductor layer 30.
  • the positive electrode bonding pad 18 is formed thereon.
  • a wafer in which the negative electrode 19 is provided in the exposed region 14d formed in the n-type contact layer 14a of the n-type semiconductor layer 14 is formed.
  • the surface to be ground of the substrate 11 is ground and polished until it reaches a predetermined thickness.
  • the wafer substrate 11 is ground by a grinding process of about 20 minutes, and the thickness of the substrate 11 is reduced from about 900 ⁇ m to about 120 ⁇ m, for example.
  • the thickness of the substrate 11 is polished from about 120 ⁇ m to about 80 ⁇ m by a polishing process for about 15 minutes following the grinding process.
  • the wafer in which the thickness of the substrate 11 is adjusted is cut into, for example, a 350 ⁇ m square, so that the intermediate layer 12, the base layer 13, and the compound semiconductor layer 30 are formed on the substrate 11. 1 is formed.
  • Warpage amount H of sapphire substrate The amount of warpage H of the sapphire substrate was evaluated based on the SORI value measured with a laser beam oblique incidence interferometer (manufactured by Nidec Co., Ltd .: Flatness Tester FT-17). The SORI value was measured in a state where the sapphire substrate was attracted to a bow tester of a flatness tester and tilted 8 degrees from the vertical to the near side. The measurement was performed in a range excluding the outer periphery of 1 mm of the sapphire substrate (inside value of 1 mm).
  • the method for measuring the wavelength distribution ⁇ of the emission wavelength is not particularly limited, but preferably it is measured using a PL mapper (manufactured by ACCENT: RPM- ⁇ ).
  • a compound semiconductor wafer was formed using a sapphire substrate 11 having a diameter D and a thickness d shown in Table 1.
  • an intermediate layer 12 made of AlN and having a thickness of 0.05 ⁇ m was formed on the substrate 11 by sputtering.
  • an 8 ⁇ m-thick underlayer 13 made of undoped GaN and a 2 ⁇ m-thick n-type contact layer 14 a made of Si-doped GaN are formed by metal organic chemical vapor deposition (MOCVD) to produce a wafer. did.
  • MOCVD metal organic chemical vapor deposition
  • an n-type cladding layer 14b having a thickness of 250 nm made of In 0.1 Ga 0.9 N was formed on the formed n-type contact layer 14a by MOCVD.
  • a 16 nm thick barrier layer 15 a made of Si-doped GaN and a 2.5 nm thick well layer 15 b made of In 0.2 Ga 0.8 N were laminated 5 times on the n-type cladding layer 14 b.
  • a barrier layer 15a was provided to form the light emitting layer 15 having a multiple quantum well structure.
  • a 10 nm thick p-type cladding layer 16 a made of Mg-doped Al 0.07 Ga 0.93 N and a 150 nm thick p-type contact layer 16 b made of Mg-doped GaN are sequentially formed on the light emitting layer 15. Formed.
  • the gallium nitride-based compound semiconductor layer was laminated by MOCVD under normal conditions well known in the technical field. Thereafter, the wavelength distribution ⁇ was measured by the above-described PL mapper (manufactured by ACCENT: RPM- ⁇ ), and the results shown in Table 1 were obtained.
  • a light-transmitting positive electrode 17 made of IZO having a thickness of 250 nm is formed on the p-type contact layer 16b made of GaN, and thereafter a protective film made of SiO 2 is well known in the art.
  • a chip for a light-emitting element was manufactured by performing normal processing.
  • the substrate 11 in which the diameter D and the thickness d satisfy the relationship of the formula (1) described above and the warpage amount H is in the range of ⁇ 30 ⁇ m is used, and the total amount on the substrate 11 is Compound semiconductor wafers (Experiment No. 1 to Experiment No. 9) prepared by forming a compound semiconductor layer 30 having a thickness of 8 ⁇ m or more (10 ⁇ m) exhibit good numerical values with a wavelength distribution ⁇ of emission wavelength of 5 nm or less. I understand.
  • the substrate 11 in which the diameter D and the thickness d satisfy the relationship of the above-described formula (1) and the warp amount H is in the range of ⁇ 30 ⁇ m ⁇ H ⁇ 0 is used.
  • Compound semiconductor wafers (Experiment No. 11 to Experiment No. 17) prepared by depositing the compound semiconductor layer 30 having a total thickness of about 10 ⁇ m on the top show favorable numerical values with a wavelength distribution ⁇ of emission wavelength of 5 nm or less. I understand that.
  • SYMBOLS 1 Semiconductor light emitting element, 11 ... Substrate, 12 ... Intermediate layer, 13 ... Underlayer, 14 ... N-type semiconductor layer, 15 ... Light emitting layer, 16 ... P-type semiconductor layer, 17 ... Translucent positive electrode, 18 ... Positive electrode bonding Pad: 19 ... Negative electrode, 20 ... Group III compound semiconductor layer, 30 ... Compound semiconductor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　半導体層を構成する化合物半導体と異なる材料からなる基板とこの上に成膜されたＩＩＩ族化合物半導体層を有し波長分布が小さい半導体発光素子の製造方法を提供する。ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法であって、反り量Ｈが±３０μｍの範囲であり且つ直径Ｄと厚さｄを有する基板１１上に合計の厚さが８μｍ以上のＩＩＩ族化合物半導体層を成膜する半導体層成膜工程を有し、基板１１の直径Ｄと厚さｄとが、下記式（１）の関係を満たすことを特徴とする半導体発光素子の製造方法が提供される。０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　（１）

Description

半導体発光素子の製造方法
　本発明は、半導体発光素子の製造方法に関し、より詳しくは、ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法に関する。
　一般に、ＩＩＩ－Ｖ族化合物半導体層等の化合物半導体層を有する半導体発光素子は、サファイア単結晶等からなる基板上に化合物半導体層を成膜し、さらに正極や負極等を設けた後、基板の被研削面を研削及び研磨し、その後、適当な形状に切断することにより発光素子チップとして調製される（特許文献１参照）。
特開２００８－１７７５２５号公報
　ところで、半導体層を構成する化合物半導体とは異なる材料からなる基板を用い、この基板上に半導体層を成膜すると、基板と化合物半導体との熱膨張係数の差により、基板に反りが生じるという問題がある。
　基板の反り量がこのように大きくなると、得られる半導体発光素子の波長分布σが大きくなり、製品の不良率を著しく増大するという問題がある。このような現象は、基板の直径が大きくなると顕著になる傾向がある。
　また、基板上に半導体層を形成する際の処理条件による内部応力が発生し、基板に反りが生じやすいことが知られている。
　本発明の目的は、半導体層を構成する材料と異なる材料からなる基板を用い、この上にＩＩＩ族化合物半導体層を成膜する工程を有し、得られる半導体発光素子の発光波長の波長分布σを小さくすることが可能な半導体発光素子の製造方法を提供することにある。
　かくして本発明によれば、ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法であって、反り量Ｈが±３０μｍの範囲であり且つ直径Ｄと厚さｄを有する基板上に、合計の厚さが８μｍ以上のＩＩＩ族化合物半導体層を成膜する半導体層成膜工程を有し、基板の直径Ｄと厚さｄとが、下記式（１）の関係を満たすことを特徴とする半導体発光素子の製造方法が提供される。
０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　　　（１）
　ここで、本発明が適用される半導体発光素子の製造方法において、ＩＩＩ族化合物半導体層が、ＩＩＩ族窒化物を含むことが好ましい。
　また、使用する基板の直径Ｄが、５０ｍｍ～１５５ｍｍの範囲であることが好ましく、基板の厚さｄが、０．４ｍｍ～１．５ｍｍの範囲であることが好ましい。
　次に、本発明が適用される半導体発光素子の製造方法において、基板の反り量Ｈが、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれることが好ましい。
　さらに、基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることが好ましい。
　さらにまた、基板の直径Ｄが５０ｍｍ～５１ｍｍの場合、基板の反り量Ｈが、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれ、基板の直径Ｄが１００ｍｍ～１０２ｍｍの場合、基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることが好ましい。
　また、基板は、ＩＩＩ族化合物半導体と異なる材料から構成されることが好ましい。
　さらに、基板は、サファイアから構成されることが好ましい。
　次に、本発明が適用される半導体発光素子の製造方法において、基板とＩＩＩ族化合物半導体層との間に、スパッタ法により中間層を成膜する中間層形成工程を有することが好ましい。
　また、ＩＩＩ族化合物半導体層は、基板上に順に下地層、ｎ型半導体層、発光層、ｐ型半導体層を積層して成膜することが好ましい。
　さらに、ＩＩＩ族化合物半導体層は、有機金属化学気相成長法により基板上に成膜されることが好ましい。
　次に、本発明によれば、ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法であって、反り量Ｈが－３０μｍ≦Ｈ＜０の範囲であり且つ直径Ｄと厚さｄを有する基板上にＩＩＩ族化合物半導体層を成膜する半導体層成膜工程を有し、基板の直径Ｄと厚さｄとが、下記式（１）の関係を満たすことを特徴とする半導体発光素子の製造方法が提供される。
０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　　　（１）
　ここで、本発明が適用される半導体発光素子の製造方法において、ＩＩＩ族化合物半導体層が、ＩＩＩ族窒化物を含むことが好ましい。
　また、使用する基板の直径Ｄが、５０ｍｍ～１５５ｍｍの範囲であることが好ましく、基板の厚さｄが、０．４ｍｍ～１．５ｍｍの範囲であることが好ましい。
　次に、本発明が適用される半導体発光素子の製造方法において、基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることが好ましい。
　また、基板は、ＩＩＩ族化合物半導体と異なる材料から構成されることが好ましい。
　さらにまた、基板は、サファイアから構成されることが好ましい。
　次に、本発明が適用される半導体発光素子の製造方法において、基板とＩＩＩ族化合物半導体層との間に、スパッタ法により中間層を成膜する中間層形成工程を有することが好ましい。
　また、ＩＩＩ族化合物半導体層は、基板上に順に下地層、ｎ型半導体層、発光層、ｐ型半導体層を積層して成膜することが好ましい。
　さらに、ＩＩＩ族化合物半導体層は、有機金属化学気相成長法により基板上に成膜されることが好ましい。
　本発明によれば、半導体発光素子の製造方法において、半導体層を構成する材料と異なる材料の基板上にＩＩＩ族化合物半導体層を成膜する際に、反り量Ｈが±３０μｍの範囲内にあり、且つ、基板の直径Ｄと厚さｄとの関係が前述した式（１）を満たすような基板を使用することにより、製造工程における複数の処理の影響を受けることなく、同一基板内における発光層の発光波長の標準偏差σ（以下、波長分布ということがある。単位：ｎｍ）が小さい半導体ウェーハ（半導体発光素子）を製造することができる。特に本発明の半導体発光素子の製造方法によれば、波長分布σを６ｎｍ以下、好ましくは５ｎｍ以下にすることができる。
本実施の形態において製造される半導体発光素子の一例を説明する図である。
　以下、本発明の実施の形態について詳細に説明する。尚、本発明は、以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することが出来る。また、使用する図面は本実施の形態を説明するためのものであり、実際の大きさを表すものではない。
（半導体発光素子）
　本実施の形態において製造される半導体発光素子は、通常、所定の基板と基板上に成膜された化合物半導体層とを有している。化合物半導体層を構成する化合物半導体としては、例えば、ＩＩＩ－Ｖ族化合物半導体、ＩＩ－ＶＩ族化合物半導体、ＩＶ－ＩＶ族化合物半導体等が挙げられる。本実施の形態では、ＩＩＩ－Ｖ族化合物半導体が好ましく、中でも、ＩＩＩ族窒化物化合物半導体が好ましい。以下に、ＩＩＩ族窒化物化合物半導体を有する半導体発光素子を例に挙げて説明する。
　図１は、本実施の形態において製造される半導体発光素子の一例を説明する図である。図１に示すように、半導体発光素子１は、基板１１上に形成された中間層１２の上に、下地層１３、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６が順次積層され、これらはＩＩＩ族化合物半導体層２０を構成している。
　さらに、ｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成されるとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が積層されている。
　ここで、ＩＩＩ族化合物半導体からなる下地層１３上に成膜されたｎ型半導体層１４は、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂを有する。発光層１５は、障壁層１５ａ及び井戸層１５ｂが交互に積層された構造を有する。ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂが積層されている。
　本実施の形態では、基板１１上に成膜された化合物半導体層（中間層１２、下地層１３及びＩＩＩ族化合物半導体層２０を合わせた層）３０の厚さは、少なくとも８μｍ以上、好ましくは、８．５μｍ以上、さらに好ましくは９μｍ以上である。また、この化合物半導体層３０の厚さは、１５μｍ以下、好ましくは１４μｍ以下、さらに好ましくは１３μｍ以下である。
　化合物半導体層３０の厚さが過度に薄いと、特に、下地層１３及びｎ型半導体層１４の膜厚が薄いと、その後に積層する発光層１５及びｐ型半導体層１６の結晶性が悪くなるため、半導体発光素子１を形成した場合は発光強度が弱くなる傾向がある。
（基板１１）
　基板１１は、ＩＩＩ族窒化物化合物半導体とは異なる材料から構成され、基板１１上にＩＩＩ族窒化物半導体結晶がエピタキシャル成長される。基板１１を構成する材料としては、例えば、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。これらの中でも、サファイア、炭化ケイ素（シリコンカーバイド：ＳｉＣ）が好ましい。
　また、基板１１の表面は半導体層を積層する側の面（表面）とその反対側の面（裏面）の表面粗さＲａ（算術平均粗さ）が異なっている方が好ましい。特に、表面粗さＲａの関係は表面≦裏面となっている基板を用いると良い。
（中間層１２）
　前述したように、本実施の形態では、基板１１はＩＩＩ族窒化物化合物半導体とは異なる材料から構成される。このため、後述するようにＩＩＩ族化合物半導体層２０を有機金属化学気相成長法（ＭＯＣＶＤ）により成膜する際に、バッファ機能を発揮する中間層１２を基板１１上に設けることが好ましい。特に、中間層１２が単結晶構造であることは、バッファ機能の面から好ましい。単結晶構造を有する中間層１２を基板１１上に成膜した場合、中間層１２のバッファ機能が有効に作用し、中間層１２上に成膜される下地層１３とＩＩＩ族化合物半導体層２０は、良好な配向性及び結晶性を持つ結晶膜となる。
　中間層１２は、Ａｌ（アルミニウム）を含有することが好ましく、ＩＩＩ族窒化物であるＡｌＮ（窒化アルミニウム）を含むことが特に好ましい。中間層１２を構成する材料としては、一般式ＡｌＧａＩｎＮで表されるＩＩＩ族窒化物化合物半導体であれば特に限定されない。さらに、Ｖ族として、ＡｓやＰが含有されても良い。中間層１２が、Ａｌを含む組成の場合、ＧａＡｌＮとすることが好ましく、Ａｌの組成が５０％以上であることが好ましい。
　下地層１３に用いる材料としては、Ｇａを含むＩＩＩ族窒化物（ＧａＮ系化合物半導体）が用いられる。特に、ＡｌＧａＮ、又はＧａＮが好適である。下地層１３の膜厚は０．１μｍ以上、好ましくは０．５μｍ以上、さらに好ましくは１μｍ以上である。
（ｎ型半導体層１４）
　ｎ型半導体層１４は、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂから構成される。ｎ型コンタクト層１４ａとしては、下地層１３と同様にＧａＮ系化合物半導体が用いられる。また、下地層１３及びｎ型コンタクト層１４ａを構成する窒化ガリウム系化合物半導体は同一組成であることが好ましく、これらの合計の膜厚を０．１μｍ～２０μｍ、好ましくは０．５μｍ～１５μｍ、さらに好ましくは１μｍ～１２μｍの範囲に設定することが好ましい。
　ｎ型クラッド層１４ｂは、ＡｌＧＮ、ＧａＮ、ＧａＩｎＮ等によって形成される。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ＧａＩｎＮとする場合には、後述する発光層１５を構成する井戸層１５ｂのＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。ｎ型クラッド層１４ｂの膜厚は、好ましくは５ｎｍ～５００ｎｍ、より好ましくは５ｎｍ～１００ｎｍの範囲である。
（発光層１５）
　発光層１５は、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層される。さらに、発光層１５のｎ型半導体層１４側及びｐ型半導体層１６側に、それぞれ障壁層１５ａが配されるように積層して形成される。本実施の形態では、発光層１５は、６層の障壁層１５ａと５層の井戸層１５ｂとが交互に繰り返して積層されている。また、発光層１５の最上層及び最下層にそれぞれ障壁層１５ａが配されている。さらに、各障壁層１５ａ間に井戸層１５ｂが配される構成とされている。
　障壁層１５ａとしては、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１－ｃＮ（０≦ｃ≦０．３）等の窒化ガリウム系化合物半導体を用いることが好ましい。
　また、井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１－ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることが好ましい。
　井戸層１５ｂの膜厚としては、特に限定されないが、量子効果が得られる程度の膜厚、即ち臨界膜厚領域であることが好ましい。例えば、井戸層１５ｂの膜厚は、１ｎｍ～１０ｎｍの範囲であることが好ましく、２ｎｍ～６ｎｍの膜厚であればより好ましい。
（ｐ型半導体層１６）
　ｐ型半導体層１６は、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成される。ｐ型クラッド層１６ａとしては、好ましくは、ＡｌｄＧａ１－ｄＮ（０＜ｄ≦０．４）が挙げられる。ｐ型クラッド層１６ａの膜厚は、好ましくは１ｎｍ～４００ｎｍであり、より好ましくは５ｎｍ～１００ｎｍである。
　ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１－ｅＮ（０≦ｅ＜０．５）を含んでなる窒化ガリウム系化合物半導体層が挙げられる。ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０ｎｍ～５００ｎｍが好ましく、より好ましくは５０ｎｍ～２００ｎｍである。
（透光性正極１７）
　透光性正極１７を構成する材料としては、例えば、ＩＴＯ（Ｉｎ２Ｏ３－ＳｎＯ２）、ＡＺＯ（ＺｎＯ－Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３－ＺｎＯ）、ＧＺＯ（ＺｎＯ－Ｇａ２Ｏ３）等の従来公知の材料が挙げられる。また、透光性正極１７の構造は特に限定されず、従来公知の構造が採用される。透光性正極１７は、ｐ型半導体層１６上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
（正極ボンディングパッド１８）
　透光性正極１７上に形成される電極としての正極ボンディングパッド１８は、例えば、従来公知のＡｕ、Ａｌ、Ｎｉ、Ｃｕ等の材料から構成される。正極ボンディングパッド１８の構造は特に限定されず、従来公知の構造が採用される。
　正極ボンディングパッド１８の厚さは、１００ｎｍ～１０００ｎｍの範囲内であり、好ましくは３００ｎｍ～５００ｎｍの範囲内である。
（負極１９）
　図１に示すように、負極１９は、基板１１上に成膜された中間層１２及び下地層１３の上にさらに成膜されたＩＩＩ族化合物半導体層２０（ｎ型半導体層１４、発光層１５及びｐ型半導体層１６）において、ｎ型半導体層１４のｎ型コンタクト層１４ａに接するように形成される。このため、負極１９を形成する際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去し、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
　負極１９の材料および構造としては、従来周知の各種組成および構造から、何ら制限無く採用される。また、負極１９は、この技術分野でよく知られた慣用の手段により、ｎ型コンタクト層１４ａの露出領域１４ｄに設けられる。
（半導体発光素子の製造方法）
　本実施の形態において半導体発光素子１は、通常、基板１１上に化合物半導体層３０を成膜し（半導体層成膜工程）、次いで、基板１１を所定の厚さになるまで研削し、その後、適当な大きさに切断して形成される。
　先ず、所定の直径Ｄと厚さｄとを有するサファイア製の基板１１上に、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させることによりＩＩＩ族窒化物からなる中間層１２を成膜する。続いて、成膜した中間層１２上に、下地層１３、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６を順次積層する。
　本実施の形態では、化合物半導体層３０を成膜する際に使用する基板１１の直径Ｄは、通常、５０ｍｍ～１５５ｍｍの範囲から選択される。また、基板１１の厚さｄは、通常、０．４ｍｍ～１．５ｍｍ、好ましくは０．４ｍｍ～１．２ｍｍの範囲から選択される。
　このとき、本実施の形態では、使用する基板１１の反り量Ｈは、±３０μｍの範囲から選ばれる。また、基板１１の反り量Ｈは、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれることが好ましい。さらに、基板１１の反り量Ｈは、－１０μｍ＜Ｈ＜０の範囲から選ばれることがより好ましい。
　本実施の形態では、反り量Ｈが０未満（Ｈ＜０）である基板１１を用いると、基板１１上にエピタキシャル成長させる下地層１３やｎ型半導体層１４等の結晶性が向上する傾向がある。そのため、ｎ型半導体層１４上に成長させる発光層１５の、同一基板内における発光波長σが小さくなり、分割後の発光素子チップの良品収得率が向上する傾向がある。
　また、本実施の形態では、基板１１の直径Ｄが５０ｍｍ～５１ｍｍ（約２インチ）程度の場合、基板１１の反り量Ｈは、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれることが好ましい。また、基板１１の直径Ｄが１００ｍｍ～１０２ｍｍ（約４インチ）程度の場合、基板１１の反り量Ｈは、－１０μｍ＜Ｈ＜０の範囲から選ばれることが好ましい。
　ここで、基板１１の反り量Ｈとは、前述した化合物半導体層３０を成膜する前にレーザ光斜入射干渉計（フラットネステスター）により測定されたＳＯＲＩ値として定義される。ＳＯＲＩ値（ＳＥＭＩ規格準拠：Ｍ１－０３０２）とは、基板１１が非吸着での測定エリア内の全測定点データから基準平面（最小２乗平面）を算出し、その基準平面からの最大値と最小値との差の値とする。但し、このとき、ＳＯＲＩ値は絶対値のため、反り方向は鳥瞰図もしくはＢＯＷ値より判断する。ＢＯＷ値とは、非吸着での基板径の中心を起点とし、起点から距離が一番離れている所に対して、その起点が基準平面（最小２乗平面）よりも上か下かで符号をつける。下の場合はマイナス値となる。故に、基板１１の反り方向が凸状の場合にはプラス値、凹状の場合はマイナス値とする。
　次に、本実施の形態では、化合物半導体層３０を成膜する際に使用する基板１１の直径Ｄ及び厚さｄは、下記式（１）の関係を満たしている。
　０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　　　（１）
　本実施の形態において、化合物半導体層３０を構成する材料と異なる材料の基板１１上に化合物半導体層３０を成膜する際に、直径Ｄと厚さｄとの関係が上記式（１）を満たすような基板１１を選択することにより、製造工程における複数の処理の影響を受けることなく、発光波長の波長分布σが小さい化合物半導体ウェーハが製造される。ここで、化合物半導体ウェーハとは、基板１１上に、化合物半導体層３０を成膜したものである。
　ここで、化合物半導体層３０を成膜する際に使用する基板１１の直径Ｄと基板１１の厚さｄとの比（Ｄ／ｄ）が、過度に小さいと、発光波長の波長分布σは変動が小さく安定するものの、基板１１そのものの原材料使用量が増加するため基板１１のコストアップ要因となる。さらに、後述する基板１１の研削処理によって研削する量が増加するため、スループットが悪くなる傾向がある。
　また、（Ｄ／ｄ）が、過度に大きいと、化合物半導体ウェーハの反り量が大きくなるため、発光波長の波長分布σが大きくなり、半導体発光素子１の歩留まりが低下する傾向がある。さらに、基板１１の厚さｄのバラツキが厚さ公差内であっても発光波長の波長分布σが変動し、安定した化合物半導体ウェーハの製造が困難となる。また、化合物半導体ウェーハの反り量が大きくなると、半導体発光素子１を製造する過程において、フォトレジストの露光不良、ロボット搬送ミス、プローブによる電気特性測定の不安定化、レーザ加工時のフォーカシング不安定化等の収率低下の要因となる。この場合、基板１１の厚さ公差を狭く管理する方法もあるが、基板１１の製造が非常に難しくなり、コストアップの要因となる。
　本実施の形態では、前述した基板１１上にＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、中間層１２は、スパッタ法を用いて、プラズマで活性化して反応した原料を基板１１上に成膜することが好ましい（中間層形成工程）。ここで、Ｖ族元素を窒素とし、中間層１２を成膜する際のガス中における窒素のガス分率を５０％～９９％以下の範囲とするとともに、中間層１２を単結晶組織として形成する。これにより、短時間で良好な結晶性を有する中間層１２が、特定の異方性を持つ配向膜として基板１１上に成膜される。その結果、中間層１２上に、結晶性の良好なＩＩＩ族窒化物半導体が効率良く成長する。
　本実施の形態では、中間層１２をスパッタ法によって形成した後、その上に、有機金属化学気相成長法（ＭＯＣＶＤ）によって、下地層１３、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次成膜することが好ましい。
　ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）又は窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）又はトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）又はトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）又はトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）等が用いられる。
　ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）、テトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。
　尚、窒化ガリウム系化合物半導体は、Ａｌ、Ｇａ、Ｉｎ以外にも、他のＩＩＩ族元素が含有された構成としてもよい。また、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ等のドーパント元素を含有してもよい。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料、反応管材質に含まれる微量不純物を含む場合もある。
　尚、化合物半導体層３０の内、下地層１３をＭＯＣＶＤ法によって形成した後、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂの各層をスパッタ法で形成し、その上の発光層１５をＭＯＣＶＤ法で形成し、そして、ｐ型半導体層１６を構成するｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの各層を反応性スパッタ法で形成してもよい。
　前述した直径Ｄ及び厚さｄを有する基板１１上に中間層１２、下地層１３及び化合物半導体層３０を成膜した後、化合物半導体層３０のｐ型半導体層１６上に透光性正極１７が積層され、その上に正極ボンディングパッド１８が形成される。さらに、ｎ型半導体層１４のｎ型コンタクト層１４ａに形成された露出領域１４ｄに負極１９が設けられたウェーハが形成される。
　その後、基板１１の被研削面を、所定の厚さになるまで研削及び研磨する。本実施の形態では、約２０分間程度の研削工程により、ウェーハの基板１１が研削され、基板１１の厚さは、例えば、約９００μｍから約１２０μｍ迄減少する。さらに、本実施の形態では、研削工程に続き、約１５分間の研磨工程により、基板１１の厚さは、約１２０μｍから約８０μｍ迄に研磨される。
　次いで、基板１１の厚さが調整されたウェーハは、例えば、３５０μｍ角の正方形に切断することにより、基板１１上に中間層１２、下地層１３及び化合物半導体層３０が成膜された半導体発光素子１が形成される。
　以下、実施例に基づき本発明を更に詳細に説明する。但し、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
　実施例において使用したサファイア基板の反り量Ｈと化合物半導体ウェーハから得られた発光波長の分布（波長分布σ）の評価方法は以下の通りである。
（１）サファイア基板の反り量Ｈ
　サファイア基板の反り量Ｈは、レーザ光斜入射干渉計（株式会社ニデック社製：フラットネステスターＦＴ－１７）により測定したＳＯＲＩ値により評価した。ＳＯＲＩ値は、サファイア基板をフラットネステスターのバウチャックに吸着し、垂直より手前方向に８度傾斜した状態で測定した。測定はサファイア基板の外周１ｍｍを除いた（インサイド値１ｍｍ）範囲とした。
（２）化合物半導体ウェーハから得られた発光波長の分布（波長分布σ）
　発光波長の波長分布σの測定方法は、特に限定されないが、好ましくはＰＬマッパー（ＡＣＣＥＮＴ社製：ＲＰＭ－Σ）を用いて測定する。
（実験番号１～実験番号１０）
　表１に示す直径Ｄと厚さｄとを有するサファイア製の基板１１を使用し、化合物半導体ウェーハを形成した。先ず、図１に示すように、この基板１１上に、スパッタ法によりＡｌＮからなる厚さ０．０５μｍの中間層１２を成膜した。その上に、有機金属化学気相成長法（ＭＯＣＶＤ）によって、アンドープＧａＮからなる厚さ８μｍの下地層１３及びＳｉドープＧａＮからなる厚さ２μｍのｎ型コンタクト層１４ａを成膜し、ウェーハを作成した。
　さらに、成膜したｎ型コンタクト層１４ａの上に、ＭＯＣＶＤによってＩｎ０．１Ｇａ０．９Ｎからなる厚さ２５０ｎｍのｎ型クラッド層１４ｂを形成した。次いで、ｎ型クラッド層１４ｂ上に、ＳｉドープＧａＮからなる厚さ１６ｎｍの障壁層１５ａおよびＩｎ０．２Ｇａ０．８Ｎからなる厚さ２．５ｎｍの井戸層１５ｂを５回積層した。そして、最後に障壁層１５ａを設け、多重量子井戸構造の発光層１５を形成した。
　続いて、発光層１５の上に、ＭｇドープＡｌ０．０７Ｇａ０．９３Ｎからなる厚さ１０ｎｍのｐ型クラッド層１６ａと、ＭｇドープＧａＮからなる厚さ１５０ｎｍのｐ型コンタクト層１６ｂを順に形成した。
　尚、窒化ガリウム系化合物半導体層の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
　その後、前述のＰＬマッパー（ＡＣＣＥＮＴ社製：ＲＰＭ－Σ）により波長分布σを測定し、表１に記載の結果を得た。
　次に、ＧａＮからなるｐ型コンタクト層１６ｂ上に、ＩＺＯからなる厚さ２５０ｎｍの透光性正極１７を形成し、その後、ＳｉＯ２からなる保護膜を形成する等、当該技術分野においてよく知られた通常の処理を施し、発光素子用のチップを製造した。
Figure JPOXMLDOC01-appb-T000001
　表１に示す結果から、直径Ｄと厚さｄとが、前述した式（１）の関係を満たし、反り量Ｈが±３０μｍの範囲である基板１１を使用し、且つ基板１１上に合計の厚さが８μｍ以上（１０μｍ）の化合物半導体層３０を成膜して調製した化合物半導体ウェーハ（実験番号１～実験番号９）は、発光波長の波長分布σが５ｎｍ以下の良好な数値を示すことが分かる。
　この場合、例えば、基板直径Ｄが１００ｍｍの基板１１の反り形状が凸形状の場合（実験番号６，実験番号７）よりも凹形状の場合（実験番号４，実験番号５）の方が、発光波長の波長分布σがより良好となる傾向がある。
　また、Ｄ／ｄの値が小さい方が発光波長の波長分布σがより良好となる傾向がある。特に同一直径で比較した場合は顕著である（実験番号１と実験番号２との比較、実験番号３と実験番号４との比較、実験番号８と実験番号９との比較）。
　実験番号１０では、反り量Ｈが±３０μｍの範囲であっても、前述した式（１）の関係を満たさない場合、半導体ウェーハの波長分布は測定できないほど大きく乱れた。
（実験番号１１～実験番号１７）
　表２に示す反り量Ｈ、直径Ｄと厚さｄとを有するサファイア製の基板１１を使用し、実験番号１と同様な操作により発光素子用のチップを製造した。また、実験番号１と同様に、ＰＬマッパー（ＡＣＣＥＮＴ社製：ＲＰＭ－Σ）により波長分布σを測定した。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　表２に示す結果から、直径Ｄと厚さｄとが、前述した式（１）の関係を満たし、反り量Ｈが－３０μｍ≦Ｈ＜０の範囲である基板１１を使用し、且つ基板１１上に合計の厚さが約１０μｍの化合物半導体層３０を成膜して調製した化合物半導体ウェーハ（実験番号１１～実験番号１７）は、発光波長の波長分布σが５ｎｍ以下の良好な数値を示すことが分かる。
　また、Ｄ／ｄの値が小さい方が発光波長の波長分布σがより良好となる傾向がある（実験番号１２、実験番号１４、実験番号１５、実験番号１７）。特に同一直径で比較した場合は顕著である（実験番号１１と実験番号１２との比較、実験番号１３及び実験番号１４と実験番号１５の比較、実験番号１６と実験番号１７との比較）。
１…半導体発光素子、１１…基板、１２…中間層、１３…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、１７…透光性正極、１８…正極ボンディングパッド、１９…負極、２０…ＩＩＩ族化合物半導体層、３０…化合物半導体層

Claims (22)

  1. 　ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法であって、
    　反り量Ｈが±３０μｍの範囲であり且つ直径Ｄと厚さｄを有する基板上に、合計の厚さが８μｍ以上のＩＩＩ族化合物半導体層を成膜する半導体層成膜工程を有し、
    　前記基板の前記直径Ｄと前記厚さｄとが、下記式（１）の関係を満たす
    ことを特徴とする半導体発光素子の製造方法。
    ０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　　　（１）
  2. 　前記ＩＩＩ族化合物半導体層が、ＩＩＩ族窒化物を含むことを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記基板の前記直径Ｄが、５０ｍｍ～１５５ｍｍの範囲から選ばれることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  4. 　前記基板の前記厚さｄが、０．４ｍｍ～１．５ｍｍの範囲から選ばれることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  5. 　前記基板の反り量Ｈが、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  6. 　前記基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  7. 　前記基板の前記直径Ｄが５０ｍｍ～５１ｍｍの場合、当該基板の反り量Ｈが、０＜Ｈ≦３０μｍ及び－３０μｍ≦Ｈ＜０の範囲から選ばれ、当該基板の当該直径Ｄが１００ｍｍ～１０２ｍｍの場合、当該基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  8. 　前記基板は、ＩＩＩ族化合物半導体と異なる材料から構成されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  9. 　前記基板は、サファイアから構成されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  10. 　前記基板と前記ＩＩＩ族化合物半導体層との間に、スパッタ法により中間層を成膜する中間層形成工程を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  11. 　前記ＩＩＩ族化合物半導体層は、前記基板上に順に下地層、ｎ型半導体層、発光層、ｐ型半導体層を積層して成膜することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  12. 　前記ＩＩＩ族化合物半導体層は、有機金属化学気相成長法により前記基板上に成膜されることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  13. 　ＩＩＩ族化合物半導体層を有する半導体発光素子の製造方法であって、
    　反り量Ｈが－３０μｍ≦Ｈ＜０の範囲であり且つ直径Ｄと厚さｄを有する基板上にＩＩＩ族化合物半導体層を成膜する半導体層成膜工程を有し、
    　前記基板の前記直径Ｄと前記厚さｄとが、下記式（１）の関係を満たす
    ことを特徴とする半導体発光素子の製造方法。
    ０．７×１０２≦（Ｄ／ｄ）≦１．５×１０２　　　（１）
  14. 　前記ＩＩＩ族化合物半導体層が、ＩＩＩ族窒化物を含むことを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  15. 　前記基板の直径Ｄが、５０ｍｍ～１５５ｍｍの範囲から選ばれることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  16. 　前記基板の厚さｄが、０．４ｍｍ～１．５ｍｍの範囲から選ばれることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  17. 　前記基板の反り量Ｈが、－１０μｍ＜Ｈ＜０の範囲から選ばれることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  18. 　前記基板は、ＩＩＩ族化合物半導体と異なる材料から構成されることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  19. 　前記基板は、サファイアから構成されることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  20. 　前記基板と前記ＩＩＩ族化合物半導体層との間に、スパッタ法により中間層を成膜する中間層形成工程を有することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  21. 　前記ＩＩＩ族化合物半導体層は、前記基板上に順に下地層、ｎ型半導体層、発光層、ｐ型半導体層を積層して成膜することを特徴とする請求項１３に記載の半導体発光素子の製造方法。
  22. 　前記ＩＩＩ族化合物半導体層は、有機金属化学気相成長法により前記基板上に成膜されることを特徴とする請求項１３に記載の半導体発光素子の製造方法。
PCT/JP2009/066955 2008-10-03 2009-09-29 半導体発光素子の製造方法 WO2010038740A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/121,478 US8592240B2 (en) 2008-10-03 2009-09-29 Method for manufacturing semiconductor light-emitting element

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008258855A JP2010092934A (ja) 2008-10-03 2008-10-03 半導体発光素子の製造方法
JP2008-258855 2008-10-03
JP2008335020A JP2010157609A (ja) 2008-12-26 2008-12-26 半導体発光素子の製造方法
JP2008-335020 2008-12-26

Publications (1)

Publication Number Publication Date
WO2010038740A1 true WO2010038740A1 (ja) 2010-04-08

Family

ID=42073501

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/066955 WO2010038740A1 (ja) 2008-10-03 2009-09-29 半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US8592240B2 (ja)
TW (1) TWI423471B (ja)
WO (1) WO2010038740A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014057748A1 (ja) * 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP5747110B1 (ja) * 2014-06-30 2015-07-08 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
KR101831726B1 (ko) * 2016-06-13 2018-02-23 주식회사 페타룩스 반도체 발광장치 및 제조방법
KR101948072B1 (ko) * 2018-01-29 2019-02-14 주식회사 페타룩스 전자소자 제조방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008205267A (ja) * 2007-02-21 2008-09-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593960B2 (ja) * 1990-11-29 1997-03-26 シャープ株式会社 化合物半導体発光素子とその製造方法
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
JP2002111058A (ja) 2000-09-28 2002-04-12 Fuji Photo Film Co Ltd 発光ダイオードおよび露光システム
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2006156454A (ja) 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法
KR100663749B1 (ko) 2005-04-28 2007-01-03 에피밸리 주식회사 발광소자 기판용 서셉터
JP5158833B2 (ja) 2006-03-31 2013-03-06 古河電気工業株式会社 窒化物系化合物半導体装置および窒化物系化合物半導体装置の製造方法。
JP2008177525A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196699A (ja) * 2000-01-13 2001-07-19 Sony Corp 半導体素子
JP2003165798A (ja) * 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP2003277195A (ja) * 2002-03-26 2003-10-02 Nec Corp Ｉｉｉ−ｖ族窒化物系半導体基板およびその製造方法
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP2005060195A (ja) * 2003-08-19 2005-03-10 Toyohashi University Of Technology 窒化物半導体基板及びその製造方法
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008205267A (ja) * 2007-02-21 2008-09-04 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ

Also Published As

Publication number Publication date
TW201017939A (en) 2010-05-01
US8592240B2 (en) 2013-11-26
US20110177642A1 (en) 2011-07-21
TWI423471B (zh) 2014-01-11

Similar Documents

Publication Publication Date Title
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US7888696B2 (en) Semiconductor light emitting device and a method for manufacturing the same
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
JP5195798B2 (ja) 半導体発光素子の製造方法
WO2010150501A1 (ja) 発光素子、その製造方法、ランプ、電子機器及び機械装置
TWI455352B (zh) 半導體發光元件之製造方法、半導體發光元件、電子機器及機器裝置
KR20110045056A (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
JP2010161354A (ja) 半導体発光素子用テンプレート基板、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法及び半導体発光素子
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
TW201638378A (zh) Ｉｉｉ族氮化物積層體及具有該積層體之發光元件
JP2014053611A (ja) 半導体バッファ構造体及びそれを含む半導体素子と、その製造方法
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
WO2010038740A1 (ja) 半導体発光素子の製造方法
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
KR101370742B1 (ko) 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법
JP3976723B2 (ja) 半導体素子およびその製造方法
WO2010073957A1 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2011071546A (ja) 化合物半導体ウェーハの製造方法
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2007324546A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、及び窒化ガリウム系化合物半導体発光素子、並びにランプ
JP2010092934A (ja) 半導体発光素子の製造方法
JP7205474B2 (ja) テンプレート基板、電子デバイス，発光デバイス，テンプレート基板の製造方法および電子デバイスの製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2010157609A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817772

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13121478

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09817772

Country of ref document: EP

Kind code of ref document: A1