TWI423471B - Manufacturing method of semiconductor light emitting element - Google Patents

Manufacturing method of semiconductor light emitting element Download PDF

Info

Publication number
TWI423471B
TWI423471B TW098133603A TW98133603A TWI423471B TW I423471 B TWI423471 B TW I423471B TW 098133603 A TW098133603 A TW 098133603A TW 98133603 A TW98133603 A TW 98133603A TW I423471 B TWI423471 B TW I423471B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
semiconductor layer
compound semiconductor
group iii
Prior art date
Application number
TW098133603A
Other languages
English (en)
Other versions
TW201017939A (en
Inventor
Katsuki Kusunoki
Original Assignee
Toyoda Gosei Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008258855A external-priority patent/JP2010092934A/ja
Priority claimed from JP2008335020A external-priority patent/JP2010157609A/ja
Application filed by Toyoda Gosei Kk filed Critical Toyoda Gosei Kk
Publication of TW201017939A publication Critical patent/TW201017939A/zh
Application granted granted Critical
Publication of TWI423471B publication Critical patent/TWI423471B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

半導體發光元件之製造方法
本發明係關於半導體發光元件之製造方法，而更詳細係關於具有III族化合物半導體層之半導體發光元件之製造方法。
一般，具有III-V族化合物半導體層等之化合物半導體層的半導體發光元件係於藍寶石單結晶等所成之基板上，將化合物半導體層進行成膜，更加設置正極或負極等之後，研削及研磨基板之被研削面，之後經由切斷成適當的形狀之時，作為發光元件晶片而加以製作。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2008-177525號公報
但當使用與構成半導體層之化合物半導體不同之材料所成之基板，於其基板上，將半導體層進行成膜時，有著經由基板與化合物半導體之熱膨脹係數的差，而對於基板產生有彎曲之問題。
當基板的彎曲量如此變大時，所得到之半導體發光元件的波長分布σ則變大，有著顯著增加製品之不良率的問題。如此之現象係當基板的直徑變大時，有變為顯著之傾向。
另外，知道有經由於基板上形成半導體層時之處理條件的內部應力產生，對於基板容易產生彎曲者。
本發明之目的係提供具有使用與構成半導體層之材料不同材料所成之基板，於其上方，將III族化合物半導體層進行成膜之工程，可減小所得到之半導體發光元件之發光波長的波長分布σ之半導體發光元件之製造方法。
如根據如此之本發明，提供屬於具有III族化合物半導體層之半導體發光元件之製造方法，其特徵乃具有於彎曲量H為±30μm之範圍，且具有直徑D與厚度d之基板上，將合計之厚度為8μm以上之III族化合物半導體層進行成膜之半導體層成膜工程；基板的直徑D與厚度d乃滿足下記數式(1)之關係的半導體發光元件之製造方法。
0.7×102 ≦(D/d)≦1.5×102 　(1)
在此，在適用本發明之半導體發光元件之製造方法中，III族化合物半導體層乃含有III族氮化物為佳。
另外，所使用之基板的直徑D乃50mm～155mm之範圍為佳，而基板之厚度d乃0.4mm～1.5mm之範圍為佳。
接著，在適用本發明之半導體發光元件之製造方法中，基板之彎曲量H乃選自0＜H≦30μm及-30μm≦H＜0之範圍為佳。
更且，其基板之彎曲量H乃選自-10μm＜H＜0之範圍為佳。
更且另外，基板的直徑D乃50mm～51mm之時，基板之彎曲量H乃選自0＜H≦30μm及-30μm≦H＜0之範圍為佳，而基板的直徑D乃100mm～102mm之時，基板之彎曲量H乃選自-10μm＜H＜0之範圍為佳。
另外，基板係由與III族化合物半導體不同之材料加以構成為佳。
更且，基板係由藍寶石加以構成為佳。
接著，在適用本發明之半導體發光元件之製造方法中，具有於基板與III族化合物半導體層之間，經由濺鍍法而將中間層進行成膜之中間層形成工程為佳。
另外，III族化合物半導體層係於基板上，依基底層，n型半導體層，發光層，p型半導體層的順序加以層積而成膜者為佳。
更且，III族化合物半導體層係經由有機金屬化學氣相沈積法而成膜於基板上為佳。
如根據本發明，提供屬於具有III族化合物半導體層之半導體發光元件之製造方法，其特徵乃具有於彎曲量H為-30μm≦H＜0之範圍，且具有直徑D與厚度d之基板上，將III族化合物半導體層進行成膜之半導體層成膜工程；基板的直徑D與厚度d乃滿足下記數式(1)之關係的半導體發光元件之製造方法。
0.7×102 ≦(D/d)≦1.5×102 　(1)
在此，在適用本發明之半導體發光元件之製造方法，III族化合物半導體層乃含有III族氮化物為佳。
另外，所使用之基板的直徑D乃50mm～155mm之範圍為佳，而基板之厚度d乃0.4mm～1.5mm之範圍為佳。
接著，在適用本發明之半導體發光元件之製造方法中，基板之彎曲量H乃選自-10μm＜H＜0之範圍為佳。
另外，基板係由與III族化合物半導體不同之材料加以構成為佳。
更且，基板係由藍寶石加以構成為佳。
接著，在適用本發明之半導體發光元件之製造方法中，具有於基板與III族化合物半導體層之間，經由濺鍍法而將中間層進行成膜之中間層形成工程為佳。
另外，III族化合物半導體層係於基板上，依基底層，n型半導體層，發光層，p型半導體層的順序加以層積而成膜者為佳。
更且，III族化合物半導體層係經由有機金屬化學氣相成長法而成膜於基板上為佳。
如根據本發明，在半導體發光元件之製造方法中，於與構成半導體層之材料不同之材料的基板上，將III族化合物半導體層進行成膜時，彎曲量H乃位在±30μm之範圍內，且經由使用基板的直徑D與厚度d之關係乃滿足前述數式(1)之基板之時，未受到在製造工程之複數的處理影響，而可製造在同一基板內之發光層的發光波長標準偏差σ(以下、有稱之波長分布情況、単位：nm)小的半導體晶圓(半導體發光元件)者。特別是，如根據本發明之半導體發光元件之製造方法，可將波長分布σ作為6nm以下，而作為5nm以下為佳。
以下，對於本發明之實施型態加以詳細說明。然而，本發明乃非限定於以下之實施型態者，在其要點範圍內，可進行種種變形之實施。另外，所使用之圖面係為了說明本實施型態的圖，並非表示實際的尺寸之構成。
(半導體發光元件)
在本實施型態所製造之半導體發光元件係通常，具有特定之基板，和成膜於基板上之化合物半導體層。作為構成化合物半導體層，係例如可舉出III-V族化合物半導體、II-VI族化合物半導體、IV-IV族化合物半導體等。在本實施型態中，III-V族化合物半導體為佳，而其中，III族氮化物化合物半導體為佳。以下，將具有III族氮化物化合物半導體之半導體發光元件舉例說明。
圖1乃說明在本實施型態所製造之半導體發光元件之一例的圖。如圖1所示，半導體發光元件1係於形成於基板11上之中間層12的上方，依序層積基底層13，n型半導體層14，發光層15，p型半導體層16，此等係構成III族化合物半導體層20。
更且，於p型半導體層16上層積透光性正極17，於其上方形成正極結合區18之同時，於n型半導體層14之n型接觸層14a的露出範圍14d，層積負極19。
在此，成膜於III族化合物半導體所成之基底層13上之n型半導體層14係具有n型接觸層14a及n型包覆層14b。發光層15係具有交互層積障壁層15a及井層15b之構造。p型半導體層16係層積有p型包覆層16a及p型接觸層16b。
在本發明中，成膜於基板11上之化合物半導體層(組合中間層12，基底層13及III族化合物半導體層20的層)30之厚度係至少8μm以上，理想為8.5μm以上，更理想為9μm以上。另外，其化合物半導體層30之厚度係15μm以下、理想為14μm以下、更理想為13μm以下。
當化合物半導體層30過度薄時，特別是基底層13及n型半導體層14之膜厚為薄時，在之後所層積之發光層15及p型半導體層16之結晶性變差之故，形成半導體發光元件1之時係有發光強度變弱的傾向。
(基板11)
基板11係由和III族氮化物化合物半導體不同之材料加以構成，於基板11上磊晶成長有III族氮化物半導體結晶。作為構成基板11之材料，係例如可舉出藍寶石、碳化矽(SiC)、矽、氧化鋅、氧化鎂、氧化錳、氧化鋯、氧化錳鋅鐵、氧化鎂鋁、氟化鋯、氧化鎵、氧化銦、氧化鋰鎵、氧化鋰鋁、氧化釹鎵、氧化鑭鍶鋁鉭、氧化鍶鈦、氧化鈦、鉿、鎢、鉬等。此等之中，藍寶石、碳化矽(SiC)為佳。
另外，基板11之表面係層積半導體層側的面(表面)與其相反側的面(背面)之表面粗度Ra(算術平均粗度)乃不同者為佳。特別是表面粗度Ra的關係係使用成為表面≦背面之基板即可。
(中間層12)
如前述，在本實施型態中，基板11係由和III族氮化物化合物半導體不同之材料加以構成。因此，如後述，將III族化合物半導體層20，經由有機金屬化學氣相沈積法(MOCVD)而進行成膜時，將發揮緩衝機能之中間層12設置於基板11上為佳。特別是中間層12係為單結晶構造之時，從緩衝機能的面則為理想。將具有單結晶構造的中間層12，成膜於基板11上之時，中間層12的緩衝機能則有效地產生作用，成膜於中間層12上方之基底層13與III族化合物半導體層20係成為具有良好配向之特性及結晶性之結晶膜。
中間層12係含有Al(鋁)為佳，而含有III族氮化物之AlN(氮化鋁)為更佳。作為構成中間層12之材料，如為以一般式AlGalnN所表現之III族氮化物半導體，並無特別加以限定。更加地，做為V族，亦可含有As或P。中間層12乃含有Al之組成的情況，作為GaAlN者為佳，而Al的組成乃50%以上為佳。
作為使用於基底層13之材料，係使用含有Ga之III族氮化物(GaN系化合物半導體)。特別是，AlGaN，或GaN為最佳。基底層13之膜厚係0.1μm以上、理想為0.5μm以上、更理想為1μm以上。
(n型半導體層14)
n型半導體層14係由n型包覆層14a及n型接觸層14b加以構成。作為n型包覆層14a，係與基底層13同樣地使用GaN系化合物半導體。另外，基底層13及構成n型包覆層14a之氮化鎵系化合物半導體係理想為同一組成者，而將此等合計的膜厚，設定為0.1μm~20μm，理想為0.5μm~15μm，更理想為1μm~12μm之範圍者。
n型接觸層14b係經由AlGN、GaN、GaInN等加以形成。另外，亦可做為此等之構造的異質接合或進行複數次層積的超晶格構造。對於作為GaInN之時，係期望作為較構成發光層15之井層15b之GaInN之帶隙為大者。n型包覆層14b之膜厚係為5nm~500nm之範圍為佳，更佳者為5~100nm之範圍。
(發光層15)
發光層15係由氮化鎵系化合物半導體所成之障壁層15a，和含有銦之氮化鎵系化合物半導體所成之井層15b乃交互重複而加以層積。更且，於發光層15之n型半導體層14側及p型半導體層16，各呈配置障壁層15a地層積而加以形成。在本實施型態中，發光層15係6層之障壁層15a和5層之井層15b乃交互重複而加以層積。另外，於發光層15之最上層及最下層，各配置有障壁層15a。更且，作為於各障壁層15a間配置有井層15b之構成。
作為障壁層15a，係例如，使用較含有銦之氮化鎵系化合物半導體所成之井層15b帶隙能量為大之Alc Ga1-c N(1≦c＜0.3)等之氮化鎵系化合物半導體者為佳。
另外，對於井層15b係做為含有銦之氮化鎵系化合物半導體，例如使用Ga1-s Ins N(1＜s＜0.4)等之氮化鎵銦者為佳。
做為井層15b之膜厚係並無特別加以限定，但可得到量子效果程度之膜厚，即，臨界膜厚範圍者為佳。例如，井層15b的膜厚係裡想為1nm~10nm之範圍者，而如為2nm~6nm之膜厚，更為理想。
(p型半導體層16)
p型半導體層16係由p型包覆層16a及p型接觸層16b加以構成。作為p型包覆層16a，理想為可舉出Ald Ga1-d N(0＜d≦0.4)。p型包覆層16a之膜厚係為1nm~400nm為佳，更佳者為5nm~100nm。
作為p型接觸層16b，係可舉出至少含有Ale Ga1-e N(0≦e＜0.5)而成之氮化鎵系化合物半導體層。p型接觸層16b之膜厚雖未特別加以限定，但為10nm~500nm為佳，更佳者為50nm~200nm。
(透光性正極17)
作為構成透光性正極17之材料，係例如可舉出ITO(In2 O3 -SnO2 )、AZO(ZnO-Al2 O3 )、IZO(In2 O3 -ZnO)、GZO(ZnO-Ga2 O3 )等之以往公知的材料。另外，透光性正極17的構造係並無特別加以限定，而使用以往公知的構造。透光性正極17係亦可呈被覆p型半導體層16上之全面地形成，而亦可形成為格子狀或樹形狀。
(正極結合區18)
作為形成於透光性正極17上之電極的正極結合區18，係例如由以往公知之Au、Al、Ni、Cu等之材料加以構成。正極結合區18的構造係並無特別加以限定，而採用以往公知的構造。
正極結合區18之膜厚乃100nm~1000nm之範圍內，而理想為300nm~500nm之範圍內。
(陰極19)
如圖1所示，陰極19係在於成膜於基板11上之中間層12及基底層13的上方，更加成膜之III族化合物半導體層20(n型半導體層14，發光層15及p型半導體層16)，呈接合於n型半導體層14之n型接觸層14a地加以形成。因此，在形成負極19時係經由去除p型半導體層16、發光層15及n型半導體層14之一部分之時，形成n型接觸層14a之露出範圍14d，於其上方形成形成負極19。
作為負極19之材料及構造，係從以往周知的各種組成及構造，可無任何限制加以採用。另外，負極19係經由在此技術領域所知的慣用手段，設置於n型接觸層14a之露出範圍14d。
(半導體發光元件之製造方法)
在本實施型態，半導體發光元件1係通常，於基板11上，將化合物半導體層30進行成膜(半導體層成膜工程)，接著，將基板11，研削至成為特定之厚度，之後切斷成適當的尺寸而加以形成。
首先，於具有特定直徑D與厚度d之藍寶石製之基板11上，經由以電漿而活性化含有V族元素之氣體與金屬材料而使其反應之時，將III族氮化物所成之中間層12進行成膜。接著，於成膜之中間層12上，依續層積基底層13，n型半導體層14，發光層15及p型半導體層16。
在本實施型態中，在形成化合物半導體層30時所使用之基板11的直徑D係通常，選自50mm～155mm之範圍。另外，基板11之厚度d係通常選自0.4mm~1.5mm，理想為0.4~1.2mm之範圍。
此時，在本實施型態中，所使用之基板11之彎曲量H乃選自±30μm之範圍。另外，基板11之彎曲量H乃選自0＜H≦30μm及-30μm≦H＜0之範圍為佳。更且，其基板11之彎曲量H乃選自-10μm＜H＜0之範圍為更佳。
在本實施型態中，當使用彎曲量H未達0(H＜0)之基板11時，磊晶成長於基板11上之基底層13或n型半導體層14等之結晶性則有提昇之傾向。因此，成長於n型半導體層14上之發光層15的在同一基板內之發光波長σ則變小，有著分割後的發光元件晶片的良品取得率提昇之傾向。
另外，在本實施型態中，基板11的直徑D乃50mm～51mm(約2英吋)程度之時，基板11之彎曲量H乃選自0＜H≦30μm及-30μm≦H＜0之範圍為佳。另外，基板11的直徑D乃100mm～102mm(約4英吋)程度之時，基板11之彎曲量H乃選自-10μm＜H＜0之範圍為佳。
在此，基板11之彎曲量H係指在將前述之化合物半導體層30成膜之前，作為經由雷射光斜射入干擾計(平坦度測定機)所測定之SORI值所定義。SORI值(SEMI規格依據：M1-0302)係指從基板11在非吸著之測定區域內的全測定點資料，算出基準平面(最小2乘平面)，作為來自其基準平面之最大值與最小值的差值。但此時，SORI值係因絕對值之故，彎曲方向係從鳥瞰圖或BOW值判斷。BOW值係將在非吸著之基板徑中心作為起點，對於從起點距離離最遠處而言，在其起點乃較基準平面(最小2乘平面)為上或下方附上符號。下的情況係成為負值。因此，對於基板11之彎曲方向乃凸狀之時係作為正值，凹狀的情況係作為負值。
接著，在本實施型態中，在形成化合物半導體層30時所使用之基板11的直徑D及厚度d係滿足下記數式(1)的關係。
0.7×102 ≦(D/d)≦1.5×102 　(1)
在本實施型態中，於與構成化合物半導體層30之材料不同之材料的基板上，將化合物半導體層30進行成膜時，經由選擇基板的直徑D與厚度d之關係乃滿足前述數式(1)之基板11之時，未受到在製造工程之複數的處理影響，而製造發光波長之波長分布σ小的化合物半導體晶圓。在此，化合物半導體晶圓係指於基板11上，將化合物半導體層30進行成膜之構成。
在此，在形成化合物半導體層30時所使用之基板11之直徑D與基板11之厚度d的比(D/d)過度小時，發光波長之波長分布σ係變動為小而安定，但因基板11其原材料使用量增加之故而成為基板11之成本上升要因。更且，經由後述之基板11之研削處理而研削的量增加之故，生產力有變差之傾向。
另外，當(D/d)過度大時，化合物半導體晶圓的彎曲量乃變大之故，發光波長之波長分布σ則變大，半導體發光元件1之產率有下降之傾向。更且，基板11之厚度d的不均乃即使在厚度的公差內，發光波長之波長分布σ亦產生變動，安定之化合物半導體晶圓的製造則變為困難。另外，化合物半導體晶圓之彎曲量變大時，在製造半導體發光元件1之過程中，成為光阻劑之曝光不佳，機器手臂運送錯誤，經由探針之電性特性測定之不安定化，雷射加工時之聚焦不安定化等之產率下降的要因。此情況，亦有縮小管理基板11之厚度的公差之方法，但基板11之製造則變為非常困難，成為成本提昇的要因。
在本實施型態中，於前述之基板11上，使III族氮化物半導體結晶磊晶成長時，中間層12係使用濺鍍法，將以電漿活性化而反應之原料成膜於基板11上者為佳(中間層形成工程)。在此，將V族元素作為氮素，將在令中間層12成膜時之氣體中的氮素之氣體分率，作為50%~99%以下之範圍同時，將中間層12作為單結晶組織而形成。由此，在短時間具有良好之結晶性的中間層12，作為具有特定向異性之配向膜而成膜於基板11上。其結果，於中間層12上，效率佳地成長結晶性良好之III族氮化物半導體。
在本實施型態中，將中間層12，經由濺鍍法而形成之後，於其上方，經由有機金屬化學氣相沈積法(MOCVD)，依續將基底層13，n型半導體層14，發光層15及p型半導體層16進行成膜者為佳。
在MOCVD法之中，作為載體氣體使用氫(H2 )或氮(N2 )、作為III族元素源之Ga源，使用三甲基鎵(TMG)或三乙基鎵(TEG)、作為Al源，使用三甲基鋁(TMA)或三乙基鋁(TEA)、作為In源，使用三甲基銦(TMI)或三乙基銦(TEI)、作為V族元素源之N源，使用氨(NH3 )或聯氨(N2 H4 )等。
做為摻雜劑係對於n型，作為Si原料，可利用甲矽烷(SiH4 )或乙矽烷(Si2 H6 )、作為Ge源料，使用鍺烷氣體(GeH4 )，四甲基鍺酸((CH3 )4 Ge)，四乙基鍺酸((C2 H5 )4 Ge)等之有機鍺酸化合物。
然而，氮化鎵係化合物半導體係除了Al、Ga、In以外，亦可作為含有其他III族元素之構成。又，因應必要而含有Ge、Si、Mg、Ca、Zn、Be等之摻雜元素亦可。更加地，不限於意圖性地添加之元素，而亦有包含依存於成膜條件等而必然性地含有之不純物，以及含於原料、反應管材質之微量不純物之時。
然而，在化合物半導體層30之中，將基底層13，經由MOCVD法形成之後，將n型接觸層14a及n型包覆層14b之各層，以濺鍍法形成，將其上方之發光層15，以MOCVD法形成，並且將構成p型半導體層16之p型包覆層16a及p型接觸層16b之各層，以反應性濺鍍法形成亦可。
於具有前述之直徑D及厚度d之基板11上，將中間層12，基底層13及化合物半導體層30進行成膜之後，於化合物半導體層30之p型半導體層16上，層積透光性正極17，於其上方，形成正極結合區18。更且，於形成於n型半導體層14之n型接觸層14a的露出範圍14d，形成設置有負極19之晶圓。
之後，將基板11之被研削面，研削及研磨至成為特定的厚度。在本實施型態中，經由約20分鐘程度之研削工程，研削晶圓之基板11，基板11之厚度係例如從約900μm減少至約120μm。更且，在本實施型態中，持續於研削工程，經由約15分鐘程度之研削工程，基板11之厚度係例如從約120μm研磨成至約80μm。
接著，調整基板11之厚度的晶圓係例如經由切斷成350μm角之正方形之時，形成於基板11上成膜中間層12，基底層13及化合物半導體層30之半導體發光元件1。
[實施例]
以下，依據實施例，更詳細說明本發明。但，本發明乃在不超過其主旨，並不限定於以下之實施例。
在本實施例所使用之藍寶石基板的彎曲量H，與從化合物半導體晶圓所得到之發光波長之分布(波長分布σ)的評估方法係如以下所述。
(1)藍寶石基板的彎曲量H
藍寶石基板的彎曲量H係經由雷射光斜射入干擾計(NIDEK公司製：平坦度測定機FT-17)而測定之SORI值進行評估。SORI值係將藍寶石基板吸付於平坦度測定機之吸盤，以從垂直傾斜於前方8度之狀態進行測定。測定係作為除了藍寶石基板之外緣1mm的(內側值1mm)範圍。
(2)從化合物半導體晶圓所得到之發光波長之分布(波長分布σ)
發光波長之波長分布σ的測定方法係雖無特別加以限定，但理想為使用PL Mapper(ACCENT公司製：RPM-Σ)而進行測定。
(實驗號碼1～實驗號碼10)
使用具有表1所示之直徑D與厚度d之藍寶石製之基板11，形成化合物半導體晶圓。首先，如圖1所示，於其基板11上，經由濺鍍法，將AlN所成之厚度0.05μm的中間層12進行成膜。於其上方，經由有機金屬化學氣相沈積法(MOCVD)，將未摻雜GaN所成之厚度8μm的基底層13，及Si摻雜GaN所成之厚度2μm的n型接觸層14a進行成膜，做成晶圓。
更且，於成膜之n型接觸層14a之上方，經由MOCVD法而形成In0.1 Ga0.9 N所成之厚度250nm的n型包覆層14b。接著，於n型包覆層14b上，層積5次Si摻雜GaN所成之厚度16nm的障壁層15a及In0.2 Ga0.8 N所成之厚度2.5nm之井層15b。並且，於最後設置障壁層15a，形成多重量子井構造之發光層15。
接著，於發光層15之上方，依序形成Mg摻雜Al0.07 Ga0.93 N所成之厚度10nm的p型包覆層16a，和Mg摻雜GaN所成之厚度150nm之p型接觸層16b。
然而，氮化鎵系化合物半導體層之層積係經由MOCVD法，在該技術領域所知之通常的條件下進行。
之後，經由前述之PL Mapper(ACCENT公司製：RPM-Σ)而測定波長分布σ，得到表1記載之結果。
接著，於GaN所成之p型接觸層16b上，形成IZO所成之厚度250nm之透光性正極17，之後，形成由SiO2 所成之保護膜等，實施在該技術領域所知之通常的處理，製造發光元件用之晶片。
從表1所示的結果，直徑D與厚度d乃滿足前述之數式(1)的關係，使用彎曲量H乃±30μm之範圍之基板11，且於基板11上，將合計厚度為8μm以上(10μm)之化合物半導體層30進行成膜而製作之化合物半導體晶圓(實驗號碼1～實驗號碼9)係了解到發光波長之波長分布σ乃顯示5nm以下之良好的數值者。
此情況，例如基板直徑d乃100mm之基板11的彎曲形狀乃較凸形狀之時(實驗號碼6，實驗號碼7)，凹形狀之時(實驗號碼4，實驗號碼5)者乃發光波長之波長分布σ有成為更好之傾向。
另外，D/d的值為小者乃發光波長之波長分布σ有成為更好之傾向。特別是在以同一直徑進行比較之時係為顯著(實驗號碼1與實驗號碼2之比較、實驗號碼3與實驗號碼4之比較、實驗號碼8與實驗號碼9之比較)。
在實驗號碼10中，即使彎曲量H乃±30μm之範圍，未滿足前述之數式(1)的關係，半導體晶圓之波長分布係呈無法測定程度產生大的混亂。
(實驗號碼11～實驗號碼17)
使用具有表2所示之彎曲量H、直徑D與厚度d之藍寶石製之基板11，經由與實驗號碼1同樣的操作而形成發光元件用之晶片。另外，與實驗號碼1同樣地，經由PL Mapper(ACCENT公司製：RPM-Σ)而測定波長分布σ。將結果示於表2。
從表2所示的結果，直徑D與厚度d乃滿足前述之數式(1)的關係，使用彎曲量H乃-30μm≦H＜0之範圍之基板11，且於基板11上，將合計厚度為10μm之化合物半導體層30進行成膜而製作之化合物半導體晶圓(實驗號碼11～實驗號碼17)係了解到發光波長之波長分布σ乃顯示5nm以下之良好的數值者。
另外，D/d的值為小者乃發光波長之波長分布σ有成為更好之傾向(實驗號碼12、實驗號碼14、實驗號碼15、實驗號碼17)。特別是在以同一直徑進行比較之時係為顯著(實驗號碼11與實驗號碼12之比較、實驗號碼13及實驗號碼14與實驗號碼15之比較、實驗號碼16與實驗號碼17之比較)。
1．．．半導體發光元件
11．．．基板
12．．．中間層
13．．．基底層
14．．．n型半導體層
15．．．發光層
16．．．p型半導體層
17．．．透光性正極
18．．．正極結合區
19．．．負極
20．．．III族化合物半導體層
30．．．化合物半導體層
圖1乃說明在本實施型態所製造之半導體發光元件之一例的圖。
1．．．半導體發光元件
11．．．基板
12．．．中間層
13．．．基底層
14．．．n型半導體層
14a．．．n型接觸層
14b．．．n型包覆層
14d．．．露出範圍
15．．．發光層
15a．．．交互層積障壁層
15b．．．井層
16．．．p型半導體層
16a．．．p型包覆層
16b．．．p型接觸層
17．．．透光性正極
18．．．正極結合區
19．．．負極
20．．．III族化合物半導體層
30．．．化合物半導體層

Claims (8)

  1. 一種半導體發光元件之製造方法，具有在於彎曲量H、直徑D及厚度d之基板上成膜III族化合物半導體層的半導體層成膜工程，其特徵乃具有：於前述半導體層成膜工程中，前述基板之前述彎曲量為-7.1μm至0之範圍，前述厚度為0.7mm以上1.5mm以下之範圍，前述III族化合物半導體層之合計厚度為8μm以上，前述基板的前述直徑D與前述厚度d乃滿足下記數式(1)之關係0.7×102 ≦(D/d)≦1.5×102 (1)。
  2. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述III族化合物半導體層乃含有III族氮化物者。
  3. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述基板的前述直徑D乃選自50mm~155mm之範圍者。
  4. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述基板係由與III族化合物半導體不同之材料加以構成者。
  5. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述基板係由藍寶石加以構成者。
  6. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，具有於前述基板與前述III族化合物半導體 層之間，經由濺鍍法而將中間層進行成膜之中間層形成工程者。
  7. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述III族化合物半導體層係於前述基板上，依基底層，n型半導體層，發光層，p型半導體層的順序加以層積而成膜者。
  8. 如申請專利範圍第1項記載之半導體發光元件之製造方法，其中，前述III族化合物半導體層係經由有機金屬化學氣相沈積法而成膜於前述基板上者。
TW098133603A 2008-10-03 2009-10-02 Manufacturing method of semiconductor light emitting element TWI423471B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008258855A JP2010092934A (ja) 2008-10-03 2008-10-03 半導体発光素子の製造方法
JP2008335020A JP2010157609A (ja) 2008-12-26 2008-12-26 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
TW201017939A TW201017939A (en) 2010-05-01
TWI423471B true TWI423471B (zh) 2014-01-11

Family

ID=42073501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133603A TWI423471B (zh) 2008-10-03 2009-10-02 Manufacturing method of semiconductor light emitting element

Country Status (3)

Country Link
US (1) US8592240B2 (zh)
TW (1) TWI423471B (zh)
WO (1) WO2010038740A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917004B2 (en) 2012-10-12 2018-03-13 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, and method for manufacturing group III nitride semiconductor device
US9929310B2 (en) 2013-03-14 2018-03-27 Applied Materials, Inc. Oxygen controlled PVD aluminum nitride buffer for gallium nitride-based optoelectronic and electronic devices
JP5747110B1 (ja) * 2014-06-30 2015-07-08 株式会社タムラ製作所 Ｇａ２Ｏ３系単結晶基板
KR101831726B1 (ko) * 2016-06-13 2018-02-23 주식회사 페타룩스 반도체 발광장치 및 제조방법
KR101948072B1 (ko) * 2018-01-29 2019-02-14 주식회사 페타룩스 전자소자 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2593960B2 (ja) * 1990-11-29 1997-03-26 シャープ株式会社 化合物半導体発光素子とその製造方法
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
JP2001196699A (ja) 2000-01-13 2001-07-19 Sony Corp 半導体素子
JP2002111058A (ja) 2000-09-28 2002-04-12 Fuji Photo Film Co Ltd 発光ダイオードおよび露光システム
JP2003165798A (ja) 2001-11-28 2003-06-10 Hitachi Cable Ltd 窒化ガリウム単結晶基板の製造方法、窒化ガリウム単結晶のエピタキシャル成長自立基板、及びその上に形成したデバイス素子
JP4932121B2 (ja) 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP2004168622A (ja) * 2002-11-22 2004-06-17 Kyocera Corp 単結晶サファイア基板およびその製造方法
JP3890416B2 (ja) 2003-08-19 2007-03-07 国立大学法人豊橋技術科学大学 窒化物半導体基板及びその製造方法
JP2006156454A (ja) 2004-11-25 2006-06-15 Sony Corp 結晶成長方法及び窒化ガリウム系化合物薄膜の製造方法
KR100663749B1 (ko) 2005-04-28 2007-01-03 에피밸리 주식회사 발광소자 기판용 서셉터
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2007088193A (ja) * 2005-09-22 2007-04-05 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP2008177525A (ja) 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003063897A (ja) * 2001-08-28 2003-03-05 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法
JP2007273814A (ja) * 2006-03-31 2007-10-18 Furukawa Electric Co Ltd:The シリコン基板及びその製造方法

Also Published As

Publication number Publication date
WO2010038740A1 (ja) 2010-04-08
US8592240B2 (en) 2013-11-26
TW201017939A (en) 2010-05-01
US20110177642A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
JP4637781B2 (ja) ＧａＮ系半導体発光素子の製造方法
JP4933130B2 (ja) ＧａＮ系半導体発光素子およびその製造方法
TWI427827B (zh) Manufacturing method of semiconductor light emitting element
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
US20090001407A1 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
TWI455352B (zh) 半導體發光元件之製造方法、半導體發光元件、電子機器及機器裝置
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
US20120097922A1 (en) Light emitting element, method of producing same, lamp, electronic equipment, and mechinical apparatus
WO2011004890A1 (ja) 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
JP5047516B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ
KR20080033545A (ko) 질화갈륨계 화합물 반도체 발광 장치 및 그 제조 방법
KR101369082B1 (ko) 반도체 발광 소자
TWI423471B (zh) Manufacturing method of semiconductor light emitting element
JP4959184B2 (ja) 窒化物系半導体発光素子の製造方法
US7982232B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
KR101852519B1 (ko) 광학 소자의 제조 방법
JP2004048076A (ja) 半導体素子およびその製造方法
JP6242238B2 (ja) 窒化物半導体多元混晶の製造方法
WO2010073957A1 (ja) 半導体発光素子の製造方法および半導体発光素子
JP2011071546A (ja) 化合物半導体ウェーハの製造方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI398016B (zh) 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法
JP2010092934A (ja) 半導体発光素子の製造方法
JP2010206230A (ja) ＧａＮ系半導体発光素子の製造方法およびランプ